RU168550U1

RU168550U1 - Устройство сдвига фазы на 90 градусов

Info

Publication number: RU168550U1
Application number: RU2016140223U
Authority: RU
Inventors: Евгений Борисович Колесников
Original assignee: Евгений Борисович Колесников
Priority date: 2016-10-12
Filing date: 2016-10-12
Publication date: 2017-02-08

Abstract

Полезная модель относится к электроизмерительной технике и может быть использована в различных радиотехнических устройствах, использующих квадратурное расщепление синусоидального сигнала, а также в счетчиках реактивной электрической энергии. Устройство содержит амплитудный детектор, два квадратора, сумматор, блок извлечения квадратного корня, управляемый усилитель, компаратор, логический элемент НЕ, два логических элемента ИЛИ-НЕ и RS-триггер. Отсутствие в полезной модели интеграторов, как инерционных элементов, позволяет повысить быстродействие устройства. Техническим результатом заявляемой полезной модели является повышение быстродействия устройства. 1 з.п. ф-лы, 3 ил.

Description

Полезная модель относится к электроизмерительной технике и может быть использована в различных радиотехнических устройствах, использующих квадратурное расщепление синусоидального сигнала, а также в счетчиках реактивной электрической энергии.

Известно устройство сдвига фазы на 90° [Авторское свидетельство СССР №1511705 МПК G01R 25/04, G01R 25/00, опубл. 30.09.1989 г.], содержащее фазосдвигающий элемент, фазовый детектор, интегратор, управляемый делитель напряжения и сумматор, причем вход интегратора соединен с выходом фазового детектора, один из входов которого соединен с входом фазосдвигающего элемента, являющегося входом устройства, выход сумматора является выходом устройства и соединен со вторым входом фазового детектора, а входы сумматора - соответственно с выходами с выходами фазосдвигающего элемента и управляемого делителя напряжения, а управляющий вход - с выходом интегратора.

Недостатком данного устройства является невысокая его точность, обусловленная тем, что оно не обеспечивает равенства амплитуд входного и выходного напряжений в широком диапазоне частот.

Наиболее близким аналогом к предлагаемой полезной модели является устройство сдвига фазы на 90° [Авторское свидетельство СССР №1800386 МПК G01R 25/04, G01R 25/00, опубл. 07.03.1993 г.], содержащее фазосдвигающий элемент, управляемый по модулю и знаку коэффициента передачи делитель напряжения, три сумматора, два фазовых детектора, два интегратора и управляемый усилитель, причем вход устройства соединен с входами фазосдвигающего элемента, управляемого делителя напряжения, первыми входами второго и третьего сумматоров и первого фазового детектора, вход первого интегратора соединен с выходом первого фазового детектора, выходы фазосдвигающего элемента и управляемого делителя напряжения соединены с входами первого сумматора, выход которого соединен с входами первого фазового детектора и управляемого усилителя, выход которого соединен с выходом устройства и вторыми входами второго и третьего сумматоров, выходы которых соединены с входами второго фазового детектора, выход которого через второй интегратор соединен с управляющим входом управляемого усилителя.

Данное техническое решение выбрано в качестве прототипа.

Недостатком данного устройства низкое быстродействие в переходных режимах из-за наличия интеграторов, используемых в качестве регуляторов амплитуды и фазы.

Техническим результатом заявляемой полезной модели является повышение быстродействия устройства за счет исключения из схемы интеграторов, как инерционных элементов.

Указанный технический результат достигается тем, что в известное устройство сдвига фазы на 90°, содержащее сумматор и управляемый усилитель, выход которого является выходом устройства, дополнительно введены амплитудный детектор, два квадратора, блок извлечения квадратного корня, нуль-детектор, логический элемент НЕ, два логических элемента ИЛИ-НЕ и RS-триггер, причем вход устройства соединен с входами амплитудного детектора, компаратора и первого квадратора, выход которого соединен с инвертирующим входом сумматора, выход которого через блок извлечения квадратного корня соединен с входами нуль-детектора и управляемого усилителя, управляющий вход которого соединен с выходом RS-триггера, R-вход которого соединен с выходом первого логического элемента ИЛИ-НЕ, второй вход которого соединен с выходом логического элемента НЕ, выход амплитудного детектора через второй квадратор присоединен к неинвертирующему входу сумматора, выход компаратора соединен с входом логического элемента НЕ и вторым входом второго логического элемента ИЛИ-НЕ, выход которого соединен с S-входом RS-триггера, а выход нуль-детектора соединен с первыми входами первого и второго логических элементов ИЛИ-НЕ. Управляемый усилитель содержит операционный усилитель, пять резисторов и биполярный транзистор, причем первые выводы первого и второго резисторов подключены к инвертирующему входу операционного усилителя, выход которого соединен со вторым выводом второго резистора и с выходом управляемого усилителя, вход которого соединен со вторым выводом первого резистора и первым выводом третьего резистора, второй вывод которого соединен с коллектором биполярного транзистора и первым выводом четвертого резистора, второй вывод которого соединен с неинвертирующим входом операционного усилителя, а управляющий вход управляемого усилителя через пятый резистор соединен с базой биполярного транзистора, эмиттер которого соединен с шиной нулевого потенциала.

Существенными отличиями предлагаемого устройства являются введение амплитудного детектора, двух квадраторов, блока извлечения квадратного корня, компаратора, нуль-детектора, логического элемента НЕ, двух логических элементов ИЛИ-НЕ и RS-триггера. Совокупность элементов и связей между ними обеспечивают достижение положительного эффекта - повышение быстродействия устройства.

Сущность полезной модели поясняется чертежами. На фиг. 1 приведена функциональная схема устройства, на фиг. 2 - схема управляемого усилителя, на фиг. 3 - временные диаграммы напряжений u_вх, u₁-u₉, u_вых.

Устройство (фиг. 1) содержит амплитудный детектор 1, первый 2 и второй 3 квадраторы, сумматор 4, блок извлечения квадратного корня 5, управляемый усилитель 6, компаратор 7, логический элемент НЕ 9, логические элементы ИЛИ-НЕ 10, 11 и RS-триггер 12. Управляемый усилитель 6 (фиг. 2) содержит операционный усилитель 13, резисторы 15-18 и биполярный транзистор 19.

Устройство работает следующим образом.

Входное синусоидальное напряжение переменного тока u_вх=U_{m вх}sinωt (фиг. 3) подается на входы амплитудного детектора 1, первого квадратора 2 и компаратора 7. Напряжение, равное амплитуде входного напряжения U_{m вх}, с выхода амплитудного детектора 1 после возведения в квадрат вторым квадратором 3 поступает на неинвертирующий вход сумматора 4. Одновременно на выходе первого квадратора 2 формируется напряжение

, равное квадрату входного u_вх, и подается на инвертирующий вход сумматора 4, на выходе которого получаем напряжение u₂.

После извлечения квадратного корня в блоке извлечения квадратного корня 5 на входе управляемого усилителя 6 формируется напряжение u₃, соответствующее модулю напряжения U_{m вх}cosωt.

Нуль-детектор 8 формирует узкие импульсы u₄ в моменты времени, соответствующие достижению напряжения u₃ напряжения близкого к нулю (фиг. 3), и эти импульсы подаются на первые входы логических элементов ИЛИ-НЕ 10 и 11.

Компаратор 7 совместно с логическим элементом НЕ 9 формируют две противофазные последовательности прямоугольных импульсов u₅ и u₆, которые поступают на вторые входы соответственно логических элементов ИЛИ-НЕ 11, 10 и разрешают поочередное прохождение через них импульсов с выхода нуль-детектора 8.

Импульсы u₈ выхода логического элемента ИЛИ-НЕ 11 подаются на S-вход RS-триггера 12 и производят его установку, а импульсы u₇ с выхода логического элемента ИЛИ-НЕ 10 подаются на R-вход RS-триггера 12 и производят его сброс. В результате на выходе RS-триггера 12 формируются прямоугольные импульсы u₉, которые поступают на управляющий вход управляемого усилителя 6 и коммутируют его биполярный транзистор 19 (фиг. 2).

Причем, когда транзистор 19 закрыт при отсутствии напряжения u₉ на выходе RS-триггера 12, коэффициент усиления управляемого усилителя 6 определяется выражением:

где R₁₄, R₁₅ - сопротивления резисторов соответственно 14, 15.

А, когда транзистор 19 открыт при наличии напряжения u₉ на выходе RS-триггера 12, коэффициент усиления управляемого усилителя 6 определяется выражением:

.

Для обеспечения заданной работы управляемого усилителя 6 сопротивления R₁₄-R₁₇ резисторов 14-17 выбираются равными. При этом, когда транзистор 19 закрыт, управляемый усилитель 6 работает как неинвертирующий усилитель с коэффициентом усиления равным K_U+=1. А, когда транзистор 19 открыт, управляемый усилитель 6 работает как инвертирующий усилитель с коэффициентом усиления равным K_U-=-1. Сопротивление R₁₈ резистора 18 выбирается исходя из допустимого тока базы транзистора 19.

В результате каждая вторая полуволна напряжения u₃ инвертируется, и на выходе управляемого усилителя 6 и устройства формируется напряжение u_вых, изменяющееся по гармоническому закону:

Таким образом, выходное напряжение u_вых устройства сдвинуто по фазе на угол 90° по отношению к фазе входного напряжения u_вх.

Отсутствие в заявляемой полезной модели интеграторов, как инерционных элементов, позволяет достигнуть технического результата - повышение быстродействия устройства.

При практической реализации предлагаемого устройства амплитудный детектор 1 можно выполнить по одной из известных схем (А.Дж. Пейтон, В. Волш. Аналоговая электроника на операционных усилителях. - М.: БИНОМ, 1994, стр. 292, рис. 11.17; стр. 304, рис. 11.29). В качестве квадраторов 2, 3 можно использовать перемножители сигналов на микросхеме К525ПС3, объединив при этом ее информационные входы х и y. Сумматор 4 представляет собой обычный дифференциальный (параллельный) сумматор на операционном усилителе (ОУ). В качестве блока извлечения квадратного корня 5 можно использовать схему на ОУ, включив квадратор в цепь его отрицательной обратной связи. Компаратор 7 можно выполнить на микросхеме К554СА3. В качестве нуль-детектора 8 можно использовать компаратор на ОУ с уровнем опорного напряжения близким к нулю. В качестве логических элементов НЕ 9, ИЛИ-НЕ 10,11 и RS-триггера 12 можно использовать микросхемы серии К561. В качестве биполярного транзистора 19 можно применить любой маломощный транзистор n-р-n-типа.

Claims

1. Устройство сдвига фазы на 90°, содержащее сумматор и управляемый усилитель, выход которого является выходом устройства, отличающееся тем, что в него дополнительно введены амплитудный детектор, два квадратора, блок извлечения квадратного корня, компаратор, нуль-детектор, логический элемент НЕ, два логических элемента ИЛИ-НЕ и RS-триггер, причем вход устройства соединен с входами амплитудного детектора, компаратора и первого квадратора, выход которого соединен с инвертирующим входом сумматора, выход которого через блок извлечения квадратного корня соединен с входами нуль-детектора и управляемого усилителя, управляющий вход которого соединен с выходом RS-триггера, R-вход которого соединен с выходом первого логического элемента ИЛИ-НЕ, второй вход которого соединен с выходом логического элемента НЕ, выход амплитудного детектора через второй квадратор присоединен к неинвертирующему входу сумматора, выход компаратора соединен с входом логического элемента НЕ и вторым входом второго логического элемента ИЛИ-НЕ, выход которого соединен с S-входом RS-триггера, а выход нуль-детектора соединен с первыми входами первого и второго логических элементов ИЛИ-НЕ.

2. Устройство сдвига фазы на 90° по п. 1, отличающееся тем, что управляемый усилитель содержит операционный усилитель, пять резисторов и биполярный транзистор, причем первые выводы первого и второго резисторов подключены к инвертирующему входу операционного усилителя, выход которого соединен со вторым выводом второго резистора и выходом управляемого усилителя, вход которого соединен со вторым выводом первого резистора и первым выводом третьего резистора, второй вывод которого соединен с коллектором биполярного транзистора и первым выводом четвертого резистора, второй вывод которого соединен с неинвертирующим входом операционного усилителя, а управляющий вход управляемого усилителя через пятый резистор соединен с базой биполярного транзистора, эмиттер которого соединен с шиной нулевого потенциала.