RU168550U1

RU168550U1 - 90 DEGREES PHASE SHIFT DEVICE

Info

Publication number: RU168550U1
Application number: RU2016140223U
Authority: RU
Inventors: Евгений Борисович Колесников
Original assignee: Евгений Борисович Колесников
Priority date: 2016-10-12
Filing date: 2016-10-12
Publication date: 2017-02-08

Abstract

Полезная модель относится к электроизмерительной технике и может быть использована в различных радиотехнических устройствах, использующих квадратурное расщепление синусоидального сигнала, а также в счетчиках реактивной электрической энергии. Устройство содержит амплитудный детектор, два квадратора, сумматор, блок извлечения квадратного корня, управляемый усилитель, компаратор, логический элемент НЕ, два логических элемента ИЛИ-НЕ и RS-триггер. Отсутствие в полезной модели интеграторов, как инерционных элементов, позволяет повысить быстродействие устройства. Техническим результатом заявляемой полезной модели является повышение быстродействия устройства. 1 з.п. ф-лы, 3 ил.The utility model relates to electrical engineering and can be used in various radio engineering devices using quadrature splitting of the sinusoidal signal, as well as in meters of reactive electrical energy. The device contains an amplitude detector, two quadrators, an adder, a square root extraction unit, a controlled amplifier, a comparator, a logical element NOT, two logical elements OR-NOT and an RS-trigger. The absence of integrators as inertial elements in the utility model makes it possible to increase the speed of the device. The technical result of the claimed utility model is to increase the speed of the device. 1 s.p. f-ly, 3 ill.

Description

Полезная модель относится к электроизмерительной технике и может быть использована в различных радиотехнических устройствах, использующих квадратурное расщепление синусоидального сигнала, а также в счетчиках реактивной электрической энергии.The utility model relates to electrical engineering and can be used in various radio engineering devices using quadrature splitting of the sinusoidal signal, as well as in meters of reactive electrical energy.

Известно устройство сдвига фазы на 90° [Авторское свидетельство СССР №1511705 МПК G01R 25/04, G01R 25/00, опубл. 30.09.1989 г.], содержащее фазосдвигающий элемент, фазовый детектор, интегратор, управляемый делитель напряжения и сумматор, причем вход интегратора соединен с выходом фазового детектора, один из входов которого соединен с входом фазосдвигающего элемента, являющегося входом устройства, выход сумматора является выходом устройства и соединен со вторым входом фазового детектора, а входы сумматора - соответственно с выходами с выходами фазосдвигающего элемента и управляемого делителя напряжения, а управляющий вход - с выходом интегратора.A device for phase shift by 90 ° [USSR Author's Certificate No. 1511705 IPC G01R 25/04, G01R 25/00, publ. 09/30/1989], containing a phase-shifting element, a phase detector, an integrator, a controlled voltage divider and an adder, the input of the integrator connected to the output of the phase detector, one of the inputs of which is connected to the input of the phase-shifting element, which is the input of the device, the output of the adder is the output of the device and connected to the second input of the phase detector, and the inputs of the adder, respectively, with the outputs with the outputs of the phase-shifting element and the controlled voltage divider, and the control input with the output of the integrator.

Недостатком данного устройства является невысокая его точность, обусловленная тем, что оно не обеспечивает равенства амплитуд входного и выходного напряжений в широком диапазоне частот.The disadvantage of this device is its low accuracy, due to the fact that it does not provide equal amplitudes of the input and output voltages in a wide frequency range.

Наиболее близким аналогом к предлагаемой полезной модели является устройство сдвига фазы на 90° [Авторское свидетельство СССР №1800386 МПК G01R 25/04, G01R 25/00, опубл. 07.03.1993 г.], содержащее фазосдвигающий элемент, управляемый по модулю и знаку коэффициента передачи делитель напряжения, три сумматора, два фазовых детектора, два интегратора и управляемый усилитель, причем вход устройства соединен с входами фазосдвигающего элемента, управляемого делителя напряжения, первыми входами второго и третьего сумматоров и первого фазового детектора, вход первого интегратора соединен с выходом первого фазового детектора, выходы фазосдвигающего элемента и управляемого делителя напряжения соединены с входами первого сумматора, выход которого соединен с входами первого фазового детектора и управляемого усилителя, выход которого соединен с выходом устройства и вторыми входами второго и третьего сумматоров, выходы которых соединены с входами второго фазового детектора, выход которого через второй интегратор соединен с управляющим входом управляемого усилителя.The closest analogue to the proposed utility model is a 90 ° phase shift device [USSR Author's Certificate No. 180000386 IPC G01R 25/04, G01R 25/00, publ. 03/07/1993], containing a phase-shifting element controlled modulo and sign of the transmission coefficient, a voltage divider, three adders, two phase detectors, two integrators and a controlled amplifier, the input of the device being connected to the inputs of the phase-shifting element controlled by the voltage divider, the first inputs of the second and the third adders and the first phase detector, the input of the first integrator is connected to the output of the first phase detector, the outputs of the phase-shifting element and the controlled voltage divider are connected to the inputs of the a new adder, the output of which is connected to the inputs of the first phase detector and a controlled amplifier, the output of which is connected to the output of the device and the second inputs of the second and third adders, the outputs of which are connected to the inputs of the second phase detector, the output of which is connected to the control input of the controlled amplifier through the second integrator.

Данное техническое решение выбрано в качестве прототипа.This technical solution is selected as a prototype.

Недостатком данного устройства низкое быстродействие в переходных режимах из-за наличия интеграторов, используемых в качестве регуляторов амплитуды и фазы.The disadvantage of this device is the low speed in transient conditions due to the presence of integrators used as amplitude and phase regulators.

Техническим результатом заявляемой полезной модели является повышение быстродействия устройства за счет исключения из схемы интеграторов, как инерционных элементов.The technical result of the claimed utility model is to increase the speed of the device by eliminating integrators from the circuit as inertial elements.

Указанный технический результат достигается тем, что в известное устройство сдвига фазы на 90°, содержащее сумматор и управляемый усилитель, выход которого является выходом устройства, дополнительно введены амплитудный детектор, два квадратора, блок извлечения квадратного корня, нуль-детектор, логический элемент НЕ, два логических элемента ИЛИ-НЕ и RS-триггер, причем вход устройства соединен с входами амплитудного детектора, компаратора и первого квадратора, выход которого соединен с инвертирующим входом сумматора, выход которого через блок извлечения квадратного корня соединен с входами нуль-детектора и управляемого усилителя, управляющий вход которого соединен с выходом RS-триггера, R-вход которого соединен с выходом первого логического элемента ИЛИ-НЕ, второй вход которого соединен с выходом логического элемента НЕ, выход амплитудного детектора через второй квадратор присоединен к неинвертирующему входу сумматора, выход компаратора соединен с входом логического элемента НЕ и вторым входом второго логического элемента ИЛИ-НЕ, выход которого соединен с S-входом RS-триггера, а выход нуль-детектора соединен с первыми входами первого и второго логических элементов ИЛИ-НЕ. Управляемый усилитель содержит операционный усилитель, пять резисторов и биполярный транзистор, причем первые выводы первого и второго резисторов подключены к инвертирующему входу операционного усилителя, выход которого соединен со вторым выводом второго резистора и с выходом управляемого усилителя, вход которого соединен со вторым выводом первого резистора и первым выводом третьего резистора, второй вывод которого соединен с коллектором биполярного транзистора и первым выводом четвертого резистора, второй вывод которого соединен с неинвертирующим входом операционного усилителя, а управляющий вход управляемого усилителя через пятый резистор соединен с базой биполярного транзистора, эмиттер которого соединен с шиной нулевого потенциала.The specified technical result is achieved by the fact that in the known device phase shift of 90 °, containing an adder and a controlled amplifier, the output of which is the output of the device, an amplitude detector, two quadrators, a square root extractor, a zero detector, a logic element NOT, two are additionally introduced logical elements OR-NOT and RS-trigger, and the input of the device is connected to the inputs of the amplitude detector, comparator and the first quadrator, the output of which is connected to the inverting input of the adder, the output of which is through the square root extraction lock is connected to the inputs of the null detector and the controlled amplifier, the control input of which is connected to the output of the RS-trigger, the R-input of which is connected to the output of the first logical element OR NOT, the second input of which is connected to the output of the logical element NOT, the amplitude output the detector through the second quadrator is connected to the non-inverting input of the adder, the output of the comparator is connected to the input of the logic element NOT and the second input of the second logical element OR-NOT, the output of which is connected to the S-input RS-three ger, and the output-zero detector is coupled to first inputs of first and second logic elements OR-NO. The controlled amplifier contains an operational amplifier, five resistors and a bipolar transistor, and the first outputs of the first and second resistors are connected to the inverting input of the operational amplifier, the output of which is connected to the second output of the second resistor and to the output of the controlled amplifier, the input of which is connected to the second output of the first resistor and the first the output of the third resistor, the second output of which is connected to the collector of the bipolar transistor and the first output of the fourth resistor, the second output of which is connected with a non-inverting input of the operational amplifier, and the control input of the controlled amplifier through the fifth resistor is connected to the base of the bipolar transistor, the emitter of which is connected to the zero potential bus.

Существенными отличиями предлагаемого устройства являются введение амплитудного детектора, двух квадраторов, блока извлечения квадратного корня, компаратора, нуль-детектора, логического элемента НЕ, двух логических элементов ИЛИ-НЕ и RS-триггера. Совокупность элементов и связей между ними обеспечивают достижение положительного эффекта - повышение быстродействия устройства.Significant differences of the proposed device are the introduction of an amplitude detector, two quadrators, a square root extraction unit, a comparator, a zero detector, a logical element NOT, two logical elements OR-NOT and RS-trigger. The combination of elements and the relationships between them provide a positive effect - improving the performance of the device.

Сущность полезной модели поясняется чертежами. На фиг. 1 приведена функциональная схема устройства, на фиг. 2 - схема управляемого усилителя, на фиг. 3 - временные диаграммы напряжений u_вх, u₁-u₉, u_вых.The essence of the utility model is illustrated by drawings. In FIG. 1 shows a functional diagram of the device, in FIG. 2 is a diagram of a controlled amplifier; FIG. 3 - time diagrams of voltages u _in , u ₁ -u ₉ , u _out .

Устройство (фиг. 1) содержит амплитудный детектор 1, первый 2 и второй 3 квадраторы, сумматор 4, блок извлечения квадратного корня 5, управляемый усилитель 6, компаратор 7, логический элемент НЕ 9, логические элементы ИЛИ-НЕ 10, 11 и RS-триггер 12. Управляемый усилитель 6 (фиг. 2) содержит операционный усилитель 13, резисторы 15-18 и биполярный транзистор 19.The device (Fig. 1) contains an amplitude detector 1, first 2 and second 3 quadrators, an adder 4, a square root extraction unit 5, a controlled amplifier 6, a comparator 7, a logical element NOT 9, logical elements OR NOT 10, 11 and RS- trigger 12. The controlled amplifier 6 (Fig. 2) contains an operational amplifier 13, resistors 15-18 and a bipolar transistor 19.

Устройство работает следующим образом.The device operates as follows.

Входное синусоидальное напряжение переменного тока u_вх=U_{m вх}sinωt (фиг. 3) подается на входы амплитудного детектора 1, первого квадратора 2 и компаратора 7. Напряжение, равное амплитуде входного напряжения U_{m вх}, с выхода амплитудного детектора 1 после возведения в квадрат вторым квадратором 3 поступает на неинвертирующий вход сумматора 4. Одновременно на выходе первого квадратора 2 формируется напряжение

, равное квадрату входного u_вх, и подается на инвертирующий вход сумматора 4, на выходе которого получаем напряжение u₂.The input sinusoidal voltage of the alternating current u _in = U _{m in} sin sint (Fig. 3) is supplied to the inputs of the amplitude detector 1, the first square 2 and the comparator 7. A voltage equal to the amplitude of the input voltage U _{m in} from the output of the amplitude detector 1 after squaring the second quadrator 3 is supplied to the non-inverting input of the adder 4. Simultaneously, a voltage is generated at the output of the first quadrator 2

Equal to the square of the input u _Rin and applied to the inverting input of the adder 4, which receives the output voltage u _2.

После извлечения квадратного корня в блоке извлечения квадратного корня 5 на входе управляемого усилителя 6 формируется напряжение u₃, соответствующее модулю напряжения U_{m вх}cosωt.After extraction of the square root in the block of extraction of the square root 5 at the input of the controlled amplifier 6, a voltage u ₃ corresponding to the voltage module U _{m in} cosωt is generated.

Нуль-детектор 8 формирует узкие импульсы u₄ в моменты времени, соответствующие достижению напряжения u₃ напряжения близкого к нулю (фиг. 3), и эти импульсы подаются на первые входы логических элементов ИЛИ-НЕ 10 и 11.The zero detector 8 generates narrow pulses u ₄ at time instants corresponding to the achievement of voltage u _{3 of a} voltage close to zero (Fig. 3), and these pulses are fed to the first inputs of OR gates 10 and 11.

Компаратор 7 совместно с логическим элементом НЕ 9 формируют две противофазные последовательности прямоугольных импульсов u₅ и u₆, которые поступают на вторые входы соответственно логических элементов ИЛИ-НЕ 11, 10 и разрешают поочередное прохождение через них импульсов с выхода нуль-детектора 8.The comparator 7 together with the logical element HE 9 form two antiphase sequences of rectangular pulses u ₅ and u ₆ , which are fed to the second inputs of the logical elements OR-NOT 11, 10, respectively, and allow the sequential passage of pulses through them from the output of the zero detector 8.

Импульсы u₈ выхода логического элемента ИЛИ-НЕ 11 подаются на S-вход RS-триггера 12 и производят его установку, а импульсы u₇ с выхода логического элемента ИЛИ-НЕ 10 подаются на R-вход RS-триггера 12 и производят его сброс. В результате на выходе RS-триггера 12 формируются прямоугольные импульсы u₉, которые поступают на управляющий вход управляемого усилителя 6 и коммутируют его биполярный транзистор 19 (фиг. 2).The pulses u _{8 of the} output of the OR-NOT 11 logic element are supplied to the S-input of the RS-flip-flop 12 and install it, and the pulses u ₇ from the output of the logical element OR-NOT 10 are fed to the R-input of the RS-flip-flop 12 and reset. As a result, rectangular pulses u ₉ are formed at the output of the RS flip-flop 12, which are fed to the control input of the controlled amplifier 6 and commute its bipolar transistor 19 (Fig. 2).

Причем, когда транзистор 19 закрыт при отсутствии напряжения u₉ на выходе RS-триггера 12, коэффициент усиления управляемого усилителя 6 определяется выражением:Moreover, when the transistor 19 is closed in the absence of voltage u ₉ at the output of the RS-trigger 12, the gain of the controlled amplifier 6 is determined by the expression:

где R₁₄, R₁₅ - сопротивления резисторов соответственно 14, 15.where R ₁₄ , R ₁₅ - resistance of the resistors, respectively, 14, 15.

А, когда транзистор 19 открыт при наличии напряжения u₉ на выходе RS-триггера 12, коэффициент усиления управляемого усилителя 6 определяется выражением:And, when the transistor 19 is open when there is a voltage u ₉ at the output of the RS flip-flop 12, the gain of the controlled amplifier 6 is determined by the expression:

.

Для обеспечения заданной работы управляемого усилителя 6 сопротивления R₁₄-R₁₇ резисторов 14-17 выбираются равными. При этом, когда транзистор 19 закрыт, управляемый усилитель 6 работает как неинвертирующий усилитель с коэффициентом усиления равным K_U+=1. А, когда транзистор 19 открыт, управляемый усилитель 6 работает как инвертирующий усилитель с коэффициентом усиления равным K_U-=-1. Сопротивление R₁₈ резистора 18 выбирается исходя из допустимого тока базы транзистора 19.To ensure the specified operation of the controlled amplifier 6 of the resistance R ₁₄ -R _{17 of the} resistors 14-17 are selected equal. Moreover, when the transistor 19 is closed, the controlled amplifier 6 operates as a non-inverting amplifier with a gain equal to K _{U +} = 1. And, when the transistor 19 is open, the controlled amplifier 6 operates as an inverting amplifier with a gain equal to K _U- = -1. The resistance R _{18 of the} resistor 18 is selected based on the permissible base current of the transistor 19.

В результате каждая вторая полуволна напряжения u₃ инвертируется, и на выходе управляемого усилителя 6 и устройства формируется напряжение u_вых, изменяющееся по гармоническому закону:As a result, every second half-wave of voltage u _{3 is} inverted, and the voltage u _o is formed at the output of the controlled amplifier 6 and the device, which varies according to a harmonic law:

Таким образом, выходное напряжение u_вых устройства сдвинуто по фазе на угол 90° по отношению к фазе входного напряжения u_вх.Thus, the output voltage u of the _output device is phase-shifted by an angle of 90 ° with respect to the phase of the input voltage u _in .

Отсутствие в заявляемой полезной модели интеграторов, как инерционных элементов, позволяет достигнуть технического результата - повышение быстродействия устройства.The absence in the claimed utility model of integrators as inertial elements allows to achieve a technical result - improving the speed of the device.

При практической реализации предлагаемого устройства амплитудный детектор 1 можно выполнить по одной из известных схем (А.Дж. Пейтон, В. Волш. Аналоговая электроника на операционных усилителях. - М.: БИНОМ, 1994, стр. 292, рис. 11.17; стр. 304, рис. 11.29). В качестве квадраторов 2, 3 можно использовать перемножители сигналов на микросхеме К525ПС3, объединив при этом ее информационные входы х и y. Сумматор 4 представляет собой обычный дифференциальный (параллельный) сумматор на операционном усилителе (ОУ). В качестве блока извлечения квадратного корня 5 можно использовать схему на ОУ, включив квадратор в цепь его отрицательной обратной связи. Компаратор 7 можно выполнить на микросхеме К554СА3. В качестве нуль-детектора 8 можно использовать компаратор на ОУ с уровнем опорного напряжения близким к нулю. В качестве логических элементов НЕ 9, ИЛИ-НЕ 10,11 и RS-триггера 12 можно использовать микросхемы серии К561. В качестве биполярного транзистора 19 можно применить любой маломощный транзистор n-р-n-типа.In the practical implementation of the proposed device, the amplitude detector 1 can be performed according to one of the known schemes (A.J. Peyton, V. Walsh. Analog electronics on operational amplifiers. - M .: BINOM, 1994, p. 292, Fig. 11.17; p. 304, Fig. 11.29). As squares 2, 3, you can use the signal multipliers on the K525PS3 chip, combining its information inputs x and y. The adder 4 is a conventional differential (parallel) adder on an operational amplifier (op amp). As a block for extracting the square root 5, you can use the op amp circuit by including the quad in its negative feedback circuit. The comparator 7 can be performed on the chip K554CA3. As a null detector 8, you can use a comparator on the op-amp with a reference voltage level close to zero. As logical elements NOT 9, OR NOT 10,11 and RS-trigger 12, you can use chips of the K561 series. As the bipolar transistor 19, any npnp type low power transistor can be used.

Claims

1. The device phase shift by 90 °, containing an adder and a controlled amplifier, the output of which is the output of the device, characterized in that it additionally includes an amplitude detector, two quadrators, a square root extraction unit, a comparator, a zero detector, a logic element NOT, two logical elements OR-NOT and RS-trigger, moreover, the input of the device is connected to the inputs of the amplitude detector, comparator and the first quadrator, the output of which is connected to the inverting input of the adder, the output of which is through the square extraction unit of the root is connected to the inputs of the null detector and the controlled amplifier, the control input of which is connected to the output of the RS-flip-flop, the R-input of which is connected to the output of the first logical element OR-NOT, the second input of which is connected to the output of the logical element NOT, the output of the amplitude detector through the second quadrator is connected to the non-inverting input of the adder, the output of the comparator is connected to the input of the logical element NOT and the second input of the second logical element OR-NOT, the output of which is connected to the S-input of the RS-trigger, and the output is zero-detectors the torus is connected to the first inputs of the first and second logical elements OR NOT.

2. The phase shift device 90 ° according to claim 1, characterized in that the controlled amplifier contains an operational amplifier, five resistors and a bipolar transistor, the first terminals of the first and second resistors connected to the inverting input of the operational amplifier, the output of which is connected to the second terminal of the second resistor and the output of a controlled amplifier, the input of which is connected to the second terminal of the first resistor and the first terminal of the third resistor, the second terminal of which is connected to the collector of the bipolar transistor and the first output ohm fourth resistor, whose second terminal is connected to the noninverting input of the operational amplifier and the control input of the amplifier managed through the fifth resistor connected to the base of the bipolar transistor, the emitter of which is connected to zero potential bus.