RU225745U1

RU225745U1 - Делитель частоты гармонического сигнала

Info

Publication number: RU225745U1
Application number: RU2024106519U
Authority: RU
Inventors: Евгений Борисович Колесников
Original assignee: Евгений Борисович Колесников
Filing date: 2024-03-06
Publication date: 2024-05-06

Abstract

Полезная модель относится к области радиоэлектроники и может быть использована в различных радиотехнических устройствах, требующих деление частоты на два. Техническим результатом полезной модели является повышение точности делителя частоты гармонического сигнала. Устройство содержит амплитудный детектор, блок деления, фазосмещатель, блок вычитания, источник постоянного напряжения, блок масштабирования, блок извлечения квадратного корня, переключатель полярности, компаратор, счетный триггер, перемножитель. Вход делителя частоты соединен с входом амплитудного детектора, входом компаратора и первым входом блока деления. Выход блока деления через фазосмещатель соединен с первым входом блока вычитания. Выход блока вычитания соединен с входом блока масштабирования. Выход блока масштабирования через блок извлечения квадратного корня соединен с входом переключателя полярности. Выход переключателя полярности соединен с первым входом перемножителя. Выход перемножителя является выходом делителя частоты. Выход источника постоянного напряжения соединен со вторым входом блока вычитания. Выход амплитудного детектора соединен со вторыми входами блока деления и перемножителя. Выход компаратора соединен с входом счетного триггера. Выход счетного триггера соединен с управляющим входом переключателя полярности. 2 ил.

Description

Полезная модель относится к области радиоэлектроники и может быть использована в различных радиотехнических устройствах, требующих деление частоты на два.

Известен делитель частоты гармонического сигнала [Ризкин И.Х. Умножители и делители частоты. М.: «Связь», 1966, с. 12-15, рис. 3.2,а], содержащий нелинейный элемент и счетчик периодов входного колебания.

Это устройство имеет высокий уровень паразитных составляющих выходного сигнала.

Наиболее близким аналогом к предлагаемой полезной модели является делитель частоты гармонического сигнала [Авторское свидетельство СССР №668062 МПК Н03В 19/12, опубл. 15.06.1979 г.], содержащий блок извлечения квадратного корня, перемножитель сигналов, дискриминатор нулевого уровня, счетный триггер, источник постоянного напряжения, равного амплитуде входного сигнала и сумматор сигналов, входы которого соединены с входом делителя частоты и источником постоянного напряжения, а выход соединен с входом блок извлечения квадратного корня, выход которого соединен с входами пермножителя сигналов непосредственно и через последовательно соединенные дискриминатор нулевого уровня и счетный триггер.

Данное техническое решение выбрано в качестве прототипа.

Устройство позволяет существенно снизить уровень паразитных гармонических составляющих выходного сигнала. Однако недостатком данного делителя частоты является невысокая его точность, обусловленная тем, что он не обеспечивает равенства амплитуд входного и выходного напряжений в рабочем диапазоне значений входного сигнала. Кроме того, в нем амплитуда входного сигнала задается источником постоянного напряжения, а не измеряется автоматически. Это ограничивает работоспособность делителя частоты только амплитудой входного сигнала, равной заданной.

Техническим результатом заявляемой полезной модели является повышение точности делителя частоты гармонического сигнала.

Указанный технический результат достигается тем, что в известный делитель частоты гармонического сигнала, содержащий блок извлечения квадратного корня, источник постоянного напряжения, перемножитель и счетный триггер, отличающийся тем, что в него дополнительно введены амплитудный детектор, блок деления, фазосмещатель, блок вычитания, блок масштабирования, переключатель полярности и компаратор, причем вход делителя частоты соединен с входом амплитудного детектора, входом компаратора и первым входом блока деления, выход которого через фазосмещатель соединен с первым входом блока вычитания, выход которого соединен с входом блока масштабирования, выход которого через блок извлечения квадратного корня соединен с входом переключателя полярности, выход которого соединен с первым входом перемножителя, выход которого является выходом делителя частоты, выход источника постоянного напряжения соединен со вторым входом блока вычитания, выход амплитудного детектора соединен со вторым входами блока деления и перемножителя, а выход компаратора соединен с входом счетного триггера, выход которого соединен с управляющим входом переключателя полярности.

Существенными отличиями предлагаемого устройства являются введение амплитудного детектора, блока деления, фазосмещателя, блока вычитания, блока масштабирования, переключателя полярности, компаратора и организация новых связей между элементами устройства. Совокупность элементов и связей между ними обеспечивают достижение положительного эффекта - повышение точности делителя частоты гармонического сигнала.

Сущность полезной модели поясняется чертежами. На фиг. 1 приведена функциональная схема устройства, на фиг. 2 - временные диаграммы напряжений U_вх, u₂-u₄, u₆-u₉ и u_вых.

Устройство (фиг. 1) содержит амплитудный детектор 1, блок деления 2, фазосмещатель 3, блок вычитания 4, источник постоянного напряжения 5, блок масштабирования 6, блок извлечения квадратного корня 7, переключатель полярности 8, компаратор 9, счетный триггер 10, перемножитель 11.

Устройство работает следующим образом. Входное синусоидальное напряжение переменного тока u_вх=U_mвхsinωt с частотой со подается на вход амплитудного детектора 1, первый вход блока деления 2 и вход компаратора 9.

После деления входного напряжения u_вх на его амплитуду u₁=U_{m вх}, формируемую амплитудным детектором 1, в блоке деления 2, на его выходе формируется напряжение u₂=sinωt с единичной амплитудой, которое поступает на вход фазосмещателя 3 (фиг. 2).

На выходе фазосмещателя 3 формируется напряжение u₃, сдвинутое по фазе относительно u_вх на угол 90° в сторону опережения u₃=cosωt (фиг. 2).

Полученное напряжение u₃ вычитается в блоке вычитания 4 из единичного сигнала, сформированного источником постоянного напряжения 5. В результате на выходе блока вычитания 4 формируется напряжение u₄=1-cosωt. После ослабления сигнала в два раза в блоке масштабирования 6, имеющего коэффициент передачи K_n=0,5, на его выходе формируется напряжение u_в

После извлечения квадратного корня в блоке квадратного корня 7 из напряжения u_в, согласно тригонометрическому тождеству, на его выходе формируется напряжение u₇, имеющее форму двухполупериодного выпрямления и частоту ω/2 (фиг. 2)

Это напряжение u₇ поступает на вход переключателя полярности 8, который имеет коэффициент передачи равный единице и позволяет изменять полярность входного сигнала под действием напряжения u₉ на его управляющем входе.

Одновременно компаратор 9 формирует на своем выходе последовательность прямоугольных импульсов u₈ частотой ω, которые подаются на вход счетный триггера 10. Выходные импульсы компаратор 9 поступают на вход счетного триггера 10, на выходе которого формируются периодическая последовательность импульсов u₉ частотой ω/2, которые поступают на управляющий вход переключателя полярности 8 (фиг. 2).

Напряжение u₉ управляет блоком переключения полярности 8 таким образом, что при отсутствии импульса на выходе счетного триггера 10, напряжение u₇ передается блоком 8 без изменения полярности, а при наличии импульса - инвертируется (фиг. 2).

В результате на выходе переключателя полярности 8 формируется синусоидальное напряжение u_вых с единичной амплитудой частотой ω/2 в два раза меньшей частоты ω входного напряжения u_вх (фиг. 2):

В перемножителе 11 производится умножение напряжения u₁₀ на u₁, тем самым происходит восстановление амплитуды входного напряжения U_mвх и на его выходе и на выходе делителя частоты формируется синусоидальное напряжение u_вых (фиг. 2):

Таким образом, выходное напряжение делителя частоты имеет амплитуду равную амплитуде входного напряжения U_mвх частоту ω/2 в два раза меньшую частоты ω входного напряжения, следовательно, имеет место деление частоты на два.

При практической реализации предлагаемого делителя частоты. Амплитудный детектор 1 можно выполнить по одной из известных схем (А. Дж. Пейтон, В. Волш. Аналоговая электроника на операционных усилителях. - М.: БИНОМ, 1994, стр. 292, рис. 11.17; стр. 304, рис. 11.29). Блок деления 2 можно выполнить на операционном усилителе (ОУ), включив перемножитель сигналов на микросхеме К525ПС3 в цепь его отрицательной обратной связи. Фазосмещатель 3 можно выполнить по схеме (Патент РФ №127554, НОЗВ 27/00. Формирователь квадратурных сигналов, опубл. 27.04.2013 г.). Блок вычитания 4 представляет собой обычный параллельный сумматор на ОУ. Источник постоянного напряжения 5 представляет собой обычный источник стабильного напряжения. Блок масштабирования 6 представляет собой неинвертирующий усилитель на ОУ с коэффициентом усилении 0,5. В качестве блока извлечения квадратного корня 7 можно использовать схему на ОУ, включив квадратор на перемножителе К525ПС3 в цепь его отрицательной обратной связи. Блок переключения полярности 8 можно выполнить по схеме (Хоровиц П. и Хилл У. Искусство схемотехники. - М.: БИНОМ, 2014, стр. 190, рис. 4.14), использовав в качестве ключа транзистор. Компаратор 9 можно выполнить на микросхеме К554СА3. В качестве счетного триггера 10 можно использовать обычный Т-триггер. Перемножитель 11 представляет собой перемножитель напряжений на микросхеме КР525ПС3.

Claims

Делитель частоты гармонического сигнала, содержащий блок извлечения квадратного корня, источник постоянного напряжения, перемножитель и счетный триггер, отличающийся тем, что в него дополнительно введены амплитудный детектор, блок деления, фазосмещатель, блок вычитания, блок масштабирования, переключатель полярности и компаратор, причем вход делителя частоты соединен с входом амплитудного детектора, входом компаратора и первым входом блока деления, выход которого через фазосмещатель соединен с первым входом блока вычитания, выход которого соединен с входом блока масштабирования, выход которого через блок извлечения квадратного корня соединен с входом переключателя полярности, выход которого соединен с первым входом перемножителя, выход которого является выходом делителя частоты, выход источника постоянного напряжения соединен со вторым входом блока вычитания, выход амплитудного детектора соединен со вторыми входами блока деления и перемножителя, а выход компаратора соединен с входом счетного триггера, выход которого соединен с управляющим входом переключателя полярности.