PT2056468E - Método e aparelho de processamento de dados - Google Patents

Description

1

DESCRIÇÃO "MÉTODO E APARELHO DE PROCESSAMENTO DE DADOS" Âmbito da Invenção A presente invenção refere-se a um aparelho operável para processamento de dados para mapear símbolos de dados recebidos de um número predeterminado de sinais de subportadora de símbolos de Multiplexação Ortogonal por Divisão de Frequência (OFDM) num fluxo de saída de símbolos.

Formas de realização da presente invenção podem fornecer um recetor OFDM.

Antecedentes da Invenção A norma europeia de Radiodifusão Vídeo Digital-Terrestre (DVB-T) utiliza Multiplexação Ortogonal por Divisão de Frequência (OFDM) para comunicar dados que representam imagens de vídeo e de som para os recetores, através da transmissão de um sinal de radiodifusão. São conhecidos por serem dois modos para a norma DVB-T que são conhecidos como o modo 2k e 8k. 0 modo 2k proporciona 2048 subportadoras enquanto que o modo 8k proporciona 8192 subportadoras. Similarmente para a norma europeia de Radiodifusão Vídeo Digital Portátil (DVB-H) tem sido fornecido um modo 4k, em que o número de subportadoras é 4096 .

De modo a melhorar a integridade dos dados transmitidos utilizando DVB-T ou DVB-H um intercalador de símbolos é fornecido de modo a intercalar símbolos de dados 2 de entrada à medida que estes símbolos são mapeados em sinais de subportadoras de um símbolo OFDM. Tal intercalador de símbolos compreende uma memória intercalada em combinação com um gerador de endereços. 0 gerador de endereços gera um endereço para cada um dos símbolos de entrada, cada endereço indicando um dos sinais de subportadora do símbolo OFDM no qual o dado do símbolo deverá ser mapeado. Para o modo 2k e o modo 8k foi divulgado uma disposição na norma DVB-T para a geração dos endereços para o mapeamento. Da mesma forma para o modo 4k da norma DVB-H, um arranjo para gerar endereços para o mapeamento foi fornecido e um gerador de endereços para implementar este mapeamento é divulgado no pedido de Patente Europeia 04251667.4. O gerador de endereços compreende um registo de deslocamento de realimentação linear que é operável para gerar uma sequência binária pseudo-aleatória e um circuito de permutação. O circuito de permutação permuta a ordem do conteúdo do registo de deslocamento de realimentação linear de forma a gerar um endereço. O endereço fornece uma indicação da posição em memória gerando um endereço. O endereço fornece uma indicação do local em memória no qual um símbolo de dados recebidos de uma das subportadoras OFDM deve ser armazenado na memória intercaladora, de forma a mapear os símbolos recebidos a partir dos sinais de subportadora do símbolo OFDM num fluxo de símbolos de saída. De acordo com um desenvolvimento adicional da norma de transmissão Radiodifusão Vídeo Digital-Terrestre, conhecida como DVB-T2, tem sido proposto que modos adicionais para a comunicação dos dados sejam fornecidos. Um problema técnico é assim apresentado no fornecimento de uma implementação eficiente de um intercalamento para cada modo, que irá proporcionar um bom desempenho reduzindo ao mesmo tempo o custo de implementação. 3

Em um artigo intitulado "A Novel, High Speed,, Reconfirgurable De Mapper - Symbol De-interleaver Architecture for DVB-T" por Howarth L et al é divulgado um transmissor adequado para DVB-T que está disposto para mapear palavras de bits de dados de uma fonte de entrada em símbolos de modulação e intercalar os símbolos de modulação sobre as subportadoras dos símbolos OFDM. 0 intercalador inclui uma memória intercaladora para escrever os símbolos de modulação do fluxo de entrada de origem para a memória intercaladora, antes do mapeamento dos símbolos de modulação da memória intercaladora para as subportadoras dos símbolos OFDM. Também é divulgado um recetor que inclui um símbolo de desintercalador para mapeamento dos símbolos de modulação recebidos dos símbolos OFDM num fluxo de símbolos de saída, através da leitura dos símbolos de modulação para dentro e produção de uma memória intercaladora.

Sumário da Invenção

De acordo com um aspeto da presente invenção é fornecido um aparelho operável de processamento de dados para mapear símbolos de dados recebidos de um número predeterminado de sinais de subportadoras dos símbolos de Multiplexação Ortogonal por Divisão de Frequência OFDM em um fluxo de símbolos de saída, o número predeterminado de sinais de subportadoras sendo determinado de acordo com um de uma pluralidade de modos de operação e sendo os símbolos de dados divididos em primeiros conjuntos de símbolos de dados e segundos conjuntos de símbolos de dados. 0 aparelho de processamento de dados compreende um intercalador operável para realizar um processo de intercalamento ímpar que intercala os primeiros conjuntos de símbolos de dados a partir dos sinais de subportadora dos primeiros símbolos OFDM em um fluxo de símbolos de saída e um processo de 4 intercalação par que intercala os segundos conjuntos de símbolos de dados a partir dos sinais de subportadora dos segundos símbolos OFDM no fluxo de símbolos de saída. 0 processo de intercalamento ímpar inclui escrever os primeiros conjuntos de símbolos de dados recuperados a partir dos sinais de subportadora dos primeiros símbolos OFDM em uma memória intercaladora de acordo com uma ordem definida por um código de permutação, e ler os primeiros conjuntos de símbolos de dados a partir da memória intercaladora de acordo com uma ordem sequencial para o fluxo de símbolos de saída. 0 processo de intercalamento par inclui escrever os segundos conjuntos de símbolos de dados recuperados a partir dos sinais de subportadoras dos segundos símbolos OFDM para a memória intercaladora de acordo com uma ordem sequencial, e ler os segundos conjuntos de símbolos de dados a partir da memória intercaladora de acordo com uma ordem definida pelo código de permutação para o fluxo de símbolos de saída, de tal forma que enquanto os símbolos de dados do primeiro conjunto estão a ser lidos a partir de locais na memória intercaladora, os símbolos de dados do segundo conjunto podem ser escritos nos locais de onde acabaram de ser lidos e quando os símbolos de dados do segundo conjunto estão a ser lidos dos locais na memória intercalada, os símbolos de dados de um seguinte primeiro conjunto podem ser escritos nos locais de onde acabaram de ser lidos. Quando o modo de modulação é um modo que inclui metade, ou menos de metade, do número de sinais de subportadora do que o número total de subportadoras nos símbolos OFDM para transportar os símbolos de dados que podem ser acomodados pela memória intercaladora, o aparelho de processamento de dados é operável para intercalar os símbolos de dados de ambos os conjuntos, primeiro e segundo, de acordo com o processo de intercalamento ímpar. 5

Os primeiros simbolos OFDM podem ser símbolos OFDM ímpares e os segundos símbolos OFDM podem ser símbolos OFDM pares.

Em alguns transmissores OFDM convencionais e receptores, os quais operam de acordo com os modos 2k e 8k para DVB-T e o modo 4k para DVB-H, são utilizados dois processos de intercalamento de símbolos no transmissor e no recetor, um para símbolos OFDM pares e um para símbolos OFDM ímpares. No entanto, análises mostraram que os esquemas de intercalamento projetados para os símbolos in ter cal adores 2k e 8k para DVB-T e de símbolos intercaladores 4k para DVB-H funcionam melhor para símbolos ímpares do que para símbolos pares. Formas de realização da presente invenção são dispostas de modo a que apenas o processo de intercalamento de símbolos ímpares seja utilizado, a menos que o emissor/receptor esteja no modo com o número máximo de subportadoras. Portanto, quando o número de símbolos de dados que podem ser transportados pelas subportadoras de um símbolo OFDM em um de uma pluralidade de modos de operação é menor que, ou igual a metade do número de símbolos de dados, os quais podem ser transportados num modo de operação que fornece o maior número de dados carregando os sinais de subportadora por símbolo OFDM, então um intercalador do transmissor e o receptor do símbolos OFDM é disposto para intercalar os símbolos de dados de ambos os primeiro e segundo conjuntos, utilizando o processo de intercalamento ímpar. Uma vez que o intercalamento está a intercalar os símbolos de dados de ambos os primeiros e segundos conjuntos dos símbolos de dados em símbolos OFDM utilizando o processo de intercalamento ímpar, o intercalador utiliza diferentes partes da memória intercaladora para escrever e ler os símbolos de dados. Assim, em comparação com o exemplo no qual o intercalador utiliza o processo de intercalamento 6 ímpar e o processo de intercalamento par para intercalar o primeiro e segundo conjuntos de símbolos de dados em sucessivos primeiros e segundos símbolos OFDM, que utiliza a memória disponível, a quantidade de capacidade de memória utilizada é duas vezes o número de símbolos de dados que podem ser transportados através de um símbolo OFDM para apenas o intercalamento ímpar. Isto é comparado com um requisito de memória de uma vez o número de símbolos de dados os quais podem ser transportados em um símbolo de OFDM no modo com o maior número de símbolos de dados por símbolo OFDM utilizando ambos os processos de intercalamento pares e ímpares. No entanto, o número de subportadoras por símbolo OFDM, para este modo de operação máximo é duas vezes a capacidade do segundo maior número de subportadoras por símbolo OFDM de qualquer outro modo de operação com o segundo maior número de subportadoras por símbolo OFDM.

Por conseguinte, de acordo com alguns exemplos, a dimensão mínima da memória intercaladora pode ser fornecida em conformidade com o número máximo de símbolos de dados de entrada que podem ser transportados sobre as subportadoras dos símbolos OFDM que estão disponíveis para transportar os símbolos de dados em qualquer dos modos de operação.

Em algumas das formas de realização, o modo de operação que proporciona o número máximo de subportadoras por símbolo OFDM é um modo de 32K. Os outros modos podem incluir um, ou mais dos modos 2k, 4k, 8k e 16k. Assim, tal como será entendido a partir da explicação em cima, no modo de 32K os processos de intercalamento ímpares e pares são utilizados para intercalar os símbolos de dados, de modo a que o tamanho da memória intercaladora possa ser apenas o suficiente para contribuir para os símbolos de dados de 32K. No entanto, para o modo de 16K e qualquer um dos 7 outros modos, então apenas o processo de intercalamento ímpar é utilizado, de modo que com o modo de 16K é necessário um tamanho de memória equivalente dos símbolos 32K, com o modo 4K é necessário um tamanho de memória equivalente dos símbolos 8K e com o modo de 2k é necessário um tamanho equivalente da memória dos símbolos de 4K.

Em alguns exemplos, um código de permutação diferente é utilizado para realizar a intercalação sucessiva de símbolos OFDM. A utilização de diferentes códigos de permutação de sucessivos símbolos OFDM pode proporcionar uma vantagem em que o aparelho de processamento de dados é operável para intercalar os símbolos de dados recebidos a partir dos sinais de subportadora de cada um dos símbolos OFDM apenas através da leitura dos símbolos de dados na memória, numa ordem determinada em conformidade com o conjunto de endereços gerados pelo gerador de endereços e fazendo a leitura dos símbolos de dados a partir da memória numa ordem sequencial. Vários aspetos e características da presente invenção estão definidos nas reivindicações anexas. Aspetos adicionais da presente invenção incluem um método de mapeamento dos símbolos recebidos de um número predeterminado de sinais de subportadoras de uma Multiplexação Ortogonal por Divisão de Frequência (OFDM) em um fluxo de saída de símbolos, bem como um recetor.

Breve Descrição dos Desenhos

Formas de realização da presente invenção serão agora descritas a título de exemplo apenas com referência aos desenhos anexos, em que as partes são fornecidas com números de referência correspondentes, e em que: 8 A Figura 1 é um diagrama de blocos esquemático de um transmissor OFDM que pode ser utilizado, por exemplo, com a norma DVB-T2; A Figura 2 é um diagrama de blocos esquemático de partes do transmissor mostrado na Figura 1, no qual um mapeador de símbolos e um fabricante de quadro ilustra a operação de um intercalador; A Figura 3 é um diagrama de blocos esquemático do intercalador de símbolos mostrado na Figura 2; A Figura 4 é um diagrama de blocos esquemático de uma memória intercaladora mostrada na Figura 3 e o correspondente símbolo desintercalador no recetor; A Figura 5 é um diagrama de blocos esquemático de um gerador de endereços mostrado na Figura 3 para o modo 16k; A Figura 6 (a) é um diagrama que ilustra resultados de um intercalador utilizando o gerador de endereços mostrado na Figura 5 para os símbolos OFDM pares e a Figura 6 (b) é um diagrama ilustrando os resultados da simulação de conceção para símbolos OFDM ímpares, enquanto que a Figura 6(c) é um diagrama ilustrando resultados comparativos para um gerador de endereços que utiliza um código de permutação diferente para símbolos OFDM pares e a Figura 6 (d) é um diagrama correspondente para símbolos OFDM ímpares; A Figura 7 é um diagrama de blocos esquemático de um recetor de OFDM, o qual pode ser utilizado, por exemplo, com a norma DVB-T2; A Figura 8 é um diagrama de blocos esquemático de um desintercalador de símbolos que aparece na Figura 7; 9 A Figura 9 (a) é um diagrama ilustrando os resultados de um intercalador utilizando o gerador de endereços mostrado na Figura 5 para simbolos OFDM pares e a Figura 9 (b) é um diagrama ilustrando os resultados de simbolos OFDM impares. As Figuras 9 (a) e 9 (b) mostram gráficos da distância na saída intercalador de subportadoras que estavam adjacentes na entrada do intercalador; A Figura 10 fornece um diagrama de blocos esquemático do intercalador de símbolos mostrado na Figura 3, ilustrando um modo de operação em que a intercalação é realizada apenas de acordo com um modo de intercalação ímpar; e A Figura 11 fornece um diagrama de blocos esquemático do desintercalador de símbolos mostrado na Figura 8, ilustrando um modo de operação em que a intercalação é realizada somente em conformidade com o modo de intercalação ímpar.

Descrição das Formas de Realização Preferidas

Tem sido proposto que o número de modos, que estão disponíveis dentro da norma DVB-T2, deve ser alargado para incluir um modo lk, um modo 16k e um modo 32k. A seguinte descrição é fornecida para ilustrar a operação de um intercalador de símbolos em conformidade com a presente técnica, embora se venha a reconhecer que o intercalador de símbolos pode ser utilizado com outros modos e outras normas DVB. A Figura 1 apresenta um exemplo de diagrama de blocos de um transmissor OFDM Codificado (COFDM) que pode ser utilizado, por exemplo, para transmitir imagens de vídeo e sinais de áudio de acordo com a norma DVB-T2. Na Figura 1, 10 uma fonte de programa gera dados para serem transmitidos pelo transmissor COFDM. Um codificador de video 2, um codificador de áudio 4 e um codificador de dados 6 geram dados de video, áudio e outros a serem transmitidos que são alimentados para um programa multiplexador 10. A saída do programa de multiplexador 10 forma um fluxo multiplexado com outra informação necessária para comunicar os dados de vídeo, áudio e outros. O multiplexador 10 fornece um fluxo num canal de ligação 12. Poderá haver muitos tais fluxos multiplexados que são alimentados em ramos diferentes A, B, etc. Para simplificar, somente o ramo A será descrito.

Como mostrado na Figura 1 um transmissor COFDM 20 recebe o fluxo em uma adaptação do multiplexador e de blocos de dispersão de energia 22. A adaptação do multiplexador e o bloco de dispersão de energia 22 torna os dados aleatórios e alimenta os dados apropriados para um codificador da correção de erros sem canal de retorno 24 que realiza a codificação da correção de erros do fluxo. Um intercalador de bit 26 é fornecido para intercalar os bits de dados codificados que para o exemplo da DVB-T2 é a saída do codificador LDCP/BCH. A saída do intercalador de bit 26 é alimentada a um bit no mapeador da constelação 28, que mapeia grupos de bits para um ponto de constelação, que deverá ser utilizado para transportar os bits de dados codificados. As saídas dos bits no mapeador da constelação 28 são etiquetas de pontos da constelação que representam componentes reais e imaginários. As etiquetas de pontos da constelação representam símbolos de dados formados a partir de dois ou mais bits dependendo do esquema de modulação utilizado. Estas serão referidas como células de dados. Estas células de dados são passadas através de um intercalador temporal 30 cujo efeito é o de intercalar células de dados resultantes de várias palavras de código LDPC. 11

As células de dados são recebidas por um fabricante de quadro 32, com células de dados produzidas pelo ramo B etc na Figura 1, por meio de outros canais 31. 0 fabricante de quadro 32 forma então muitas células de dados em sequências a serem transmitidos em símbolos COFDM, onde um símbolo COFDM compreende um certo número de células de dados, cada célula de dados sendo mapeada sobre uma das subportadoras. 0 número de subportadoras vai depender do modo de operação do sistema, que pode incluir um dos modos lk, 2k, 4k, 8k, 16k ou 32k, cada um dos quais fornece um número diferente de subportadoras de acordo com, por exemplo a tabela seguinte:

Modo Subportadoras 1K 756 2K 1512 4K 3024 8K 6048 16K 12096 32K 24192

Número de subportadoras Adaptadas de DVB-T/H

Assim em um exemplo, o número de subportadoras para o modo de 16k é doze mil e noventa e seis. Para o sistema DVB-T2, o número de subportadoras por símbolo OFDM pode variar, dependendo do número de pilotos e outras transportadoras reservadas. Assim, na DVB-T2, ao contrário da norma DVB-T, o número de subportadoras para o transporte de dados não é fixo. As empresas de radiodifusão podem selecionar um dos modos operacionais desde lk, 2k, 4k, 8k, 16k, 32k, cada um fornecendo um intervalo de subportadoras para dados por símbolo OFDM, sendo o máximo disponível para cada um desses modos 1024, 2048, 4096, 8192, 16384, 32768, 12 respetivamente. Em DVB-T2 um quadro de camada física é composto por muitos símbolos OFDM. Tipicamente, o quadro inicia-se com um ou mais preâmbulos ou símbolos P2 OFDM, que são então seguidos de um número de símbolos OFDM de carregamento de transporte. A extremidade da camada física do quadro é caracterizada por uma estrutura de símbolos de encerramento. Para cada modo de operação, o número de subportadoras pode ser diferente para cada tipo de símbolo. Adicionalmente, esta pode variar para cada um conforme a extensão da largura de banda selecionada, se a reserva de tom está ativada e conforme o padrão de subportadora piloto que foi selecionado. Como tal, a generalização de um determinado número de subportadoras por símbolo OFDM é difícil. No entanto, o intercalador de frequência de cada modo pode intercalar qualquer símbolo cujo número de subportadoras seja mais pequeno que, ou o mesmo que, o número máximo disponível de subportadoras para os modos fornecidos. Por exemplo, no modo lk, o intercalador iria trabalhar para símbolos com o número de subportadoras sendo menor do que, ou igual a, 1024 e para o modo 16k, com o número de subportadoras sendo menor do que, ou igual a, 16384. A sequência de células de dados a serem transportadas em cada símbolo COFDM é então passada para o intercalador de símbolos 33. O símbolo COFDM é gerado por um bloco fabricante de símbolos COFDM 37, que introduz os sinais piloto e de sincronização alimentados a partir de um piloto e de um sinal incorporado anteriormente 36. Um modulador OFDM 38 forma então o símbolo OFDM no domínio temporal que é fornecido a um processador de inserção de guarda 40 para gerar um intervalo de guarda entre os símbolos e então para um conversor de digital para analógico 42 e finalmente para um amplificador RF dentro de um RF de frente 44 para 13 eventual radiodifusão pelo transmissor COFDM a partir de uma antena 46.

Fornecer um modo de 16k

Para criar um novo modo de 16K, por exemplo, diversos elementos devem ser definidos, um dos quais é o intercalador de simbolos 16K, 33. 0 bit para o mapeamento da constelação 28, o intercalador de simbolos 33 e o fabricante do quadro 32 são mostrados em maior detalhe na Figura 2.

Como explicado em cima, a presente invenção fornece um mecanismo para proporcionar um mapeamento quase ótimo dos simbolos de dados para os sinais de subportadoras OFDM. De acordo com o exemplo da técnica, o intercalador de simbolos é fornecido para efectuar o mapeamento ótimo de simbolos de dados de entrada para os sinais de subportadoras COFDM, de acordo com um código de permutação e um polinómio gerador, o que foi confirmado por análises de simulação.

Como mostrado na Figura 2, um exemplo ilustrado mais detalhado do binário para o mapeamento da constelação do símbolo 28 e 32 do fabricante do quadro é fornecido para ilustrar uma forma de realização exemplificativa da presente técnica. Os bits de dados recebidos a partir do intercalador de binário 26 através de um canal 62 são agrupados em conjuntos de bits para serem mapeados sobre uma célula de dados, de acordo com um número de bits por símbolo fornecidos pelo esquema de modulação. Os grupos de bits que formam uma palavra de dados, são alimentados em paralelo via canais de dados 64 para um processador de mapeamento 66. 0 processador de mapeamento 66 seleciona então um dos símbolos de dados, de acordo com um mapeamento pré-atribuído. 0 ponto de constelação, é representado por 14 um componente real e um componente imaginário que é fornecido para o canal de saída 29 como um de um conjunto de entradas para o construtor de quadro 32. 0 fabricante do quadro 32 recebe as células de dados a partir do binário para o mapeamento da constelação 28 através do canal 29, em conjunto com células de dados de outros canais 31. Após a construção de um quadro de muitas sequências celulares COFDM, as células de cada símbolo COFDM são então escritas em uma memória intercaladora 100 e lidas da memória intercaladora 100 de acordo com os endereços de escrita e endereços de leitura gerados por um gerador de endereços 102. De acordo com a ordem de escrita e leitura, a intercalação das células de dados é conseguida através da geração de endereços apropriados. A operação do gerador de endereços 102 e a memória intercaladora 100 serão descritos mais detalhadamente em breve com referência às Figuras 3, 4 e 5. As células de dados intercaladas são então combinadas com símbolos piloto e de sincronização recebidos a partir de um piloto e de um sinal incorporado anteriormente 36 num fabricante de símbolos OFDM 37, para formar o símbolo COFDM, que é alimentado para o modulador OFDM 38, como explicado em cima.

Intercalador A Figura 3 fornece um exemplo de partes do intercalador de símbolos 33, o que ilustra a presente técnica para intercalação de símbolos. Na Figura 3, as células de dados de entrada do fabricante do quadro 32 são escritos na memória intercaladora 100. As células de dados são escritas na memória intercaladora 100 de acordo com um endereço de escrita alimentado a partir do gerador de endereços 102, num canal 104, e lidas a partir da memória intercaladora 100 de acordo com um endereço de leitura 15 alimentado a partir do gerador de endereços 102, num canal 106. O gerador de endereços 102 gera o endereço de escrita e o endereço de leitura como explicado em baixo, dependendo se o símbolo COFDM seja par ou ímpar, o qual é identificado a partir de um sinal alimentado a partir de um canal 108, e dependendo de um modo selecionado, o qual é identificado a partir de um alimentador de sinal de um canal 110. Como explicado, o modo pode ser um de um modo lk, modo 2k, modo 4k, modo 8k, modo 16k ou um modo 32k. Conforme explicado em baixo, o endereço de escrita e o endereço de leitura são gerados de maneira diferente para símbolos OFDM ímpares e pares, conforme explicado, fazendo referência à Figura 4, que proporciona um exemplo de implementação da memória intercaladora 100. Como será explicado, a intercalação é realizada de forma diferente para símbolos COFDM ímpares e pares os quais são sucessivamente os primeiros e segundos símbolos COFDM.

No exemplo mostrado na Figura 4, a memória intercaladora é mostrada para compreender uma parte superior 100 que ilustra o funcionamento da memória intercaladora no transmissor e uma parte inferior 340 que ilustra o funcionamento da memória de desintercalação no receptor. O intercalador 100 e o desintercalador 340 são mostrados juntos na Figura 4, a fim de facilitar a compreensão do seu funcionamento. Como mostrado na Figura 4 uma representação da comunicação entre o intercalador 100 e o desintercalador 340 através de outros dispositivos e através de um canal de transmissão foi simplificada e representada como uma secção 140 entre o intercalador 100 e o desintercalador 340. O funcionamento do intercalador 100 é descrito nos parágrafos seguintes:

Embora a Figura 4 forneça uma ilustração de apenas quatro células de dados de entrada para um exemplo de 16 quatro sinais de subportadoras de um símbolo COFDM, será entendido que a técnica ilustrada na Figura 4 pode ser estendida a um maior número de subportadoras, tais como 756 para o modo de lk, 1512 para o modo 2k, 3024 para o modo de 4k e 6048 para o modo 8k, 12096 para o modo de 16k e 24192 para o modo de 32k. O endereço de entrada e saída da memória intercaladora 100 apresentada na Figura 4 é mostrado para símbolos ímpares e pares. Para um símbolo COFDM par, as células de dados são tomadas a partir do canal de entrada 77 e escritas na memória intercaladora 124.1 em conformidade com uma sequência de endereços 120 gerada para cada símbolo COFDM pelo gerador de endereços 102. Os endereços de escrita são aplicados para o símbolo par de modo que, como ilustrado, a intercalação é efetuada pela mistura da escrita em endereços. Portanto, para cada símbolo intercalado y(h(q)) = y'(q).

Para símbolos ímpares é utilizada a mesma memória intercaladora 124.2. No entanto, como mostrado na Figura 4, para o símbolo ímpar, a ordem escrita 132 está na mesma sequência de endereço utilizada para ler o anterior símbolo par 126. Esta característica permite que as implementações do intercalador de símbolos ímpares e pares usem apenas uma memória de intercalador 100 desde que a operação de leitura para um determinado endereço seja executada antes da escrita em operação. As células de dados escritas na memória intercaladora 124 durante os símbolos ímpares são então lidas numa sequência 134 gerada pelo gerador de endereços 102 para o seguinte símbolo par COFDM e assim por diante. Assim, apenas um endereço é gerado por símbolo, com a leitura e escrita para o símbolo ímpar/par COFDM a serem realizadas simultaneamente. 17

Em resumo, como representado na Figura 4, uma vez que o conjunto de endereços H(q), foi calculado para todas as subportadoras ativas, o vetor de entrada Y '= (YO', Y1', Y2',... YNmax-1') é processado para produzir o vector intercalado Y = (yO, Yl, Y2,... YNtnax-1) definido por: YH(q)=y'q para símbolos pares para q=0,...,Nmax-1 yq=Y'H(q) para símbolos ímpares para q=0,...,Nmax-1 Por outras palavras, para símbolos pares OFDM as palavras de entrada são escritas num modo permutado numa memória e lida de volta de uma forma sequencial, enquanto que para símbolos ímpares, estes são escritos sequencialmente lidos de volta permutadamente. No caso em cima, a permutação H(q) é definida pela seguinte tabela: q 0 12 3 H (q) Ϊ 3 Õ 2

Tabela 1: permutação para o caso simples em que Nmax=4

Como mostrado na Figura 4, o desintercalador 340 funciona para inverter a intercalação aplicada pelo intercalador 100, aplicando o mesmo conjunto de endereços conforme gerado por um gerador de endereços equivalente, mas aplicando os endereços de escrita e leitura inversos. Como tal, para os símbolos pares, os endereços de escrita em 342 estão em ordem sequencial, enquanto que os endereços lidos 344 são fornecidos pelo gerador de endereços. Correspondentemente, para os símbolos ímpares, a ordem de escrita 346 é determinada a partir do conjunto de endereços gerado pelo gerador de endereços, ao passo que a leitura 348 está em ordem sequencial. 18

Geração de Endereços para o Modo de 16k

Um diagrama de blocos esquemático do algoritmo utilizado para gerar a função de permutação H(q) é representado na Figura 5 para o modo de 16k.

Uma implementação do gerador de endereços 102 para o modo de 16k é apresentada na Figura 5. Na Figura 5, um registo de deslocamento de realimentação linear é formado por treze etapas de registo 200 e uma porta-xor 202 que está ligado às etapas do registo de deslocamento 200, de acordo com um gerador polinomial. Portanto, de acordo com o conteúdo do registo de deslocamento 200 o binário seguinte do registo de deslocamento é fornecido desde a saída da porta-xor 202 por disjunção exclusiva do conteúdo de registos de deslocamento R[0], R[l], R[4], R[5], R[9], R[11 ] , de acordo com o polinómio gerador:

R'i[12]=R'i_1[0]©R'i_1[l]C 'i_! [4]®R'i_! [5]©R'i_! [9]θ R'i_! [11]

De acordo com o polinómio gerador uma sequência binária pseudo-aleatória é gerada a partir do conteúdo do registo de deslocamento 200. No entanto, a fim de gerar um endereço para o modo 16k, tal como ilustrado, um circuito de permutação 210 é fornecido que permuta de forma eficaz a ordem dos bits dentro do registo de deslocamento 200.1 a partir de uma ordem R'±[n] até uma ordem R±[n] na saída do circuito de permutação 210. Treze bits da saída do circuito de permutação 210 são então alimentados num canal de ligação 212 ao qual é adicionado um bit mais significativo por meio de um canal 214 que é fornecido por um circuito de comutação 218. Um endereço de catorze bits é assim gerado no canal 212. No entanto, a fim de assegurar a autenticidade de um endereço, um circuito de verificação de 19 endereço 216 analisa o endereço gerado para determinar se excede um valor máximo pré-determinado. 0 valor máximo predeterminado pode corresponder ao número máximo de sinais de subportadora, os quais estão disponíveis para os símbolos de dados no interior do símbolo COFDM, disponíveis para o modo que está a ser utilizado. No entanto, o intercalador para o modo 16k pode também ser utilizado em outros modos, para que o gerador de endereços 102 possa também ser utilizado para o modo 2k, modo 4k, modo 8k e modo 16k por ajustamento de acordo com o número máximo de endereços válidos. O gerador de endereços de modo 16K também poderia ser usado para o modo de 32 K, através da geração de um primeiro conjunto de endereços de até 16K, e depois gerando um segundo conjunto de endereços com um deslocamento fixo para mapear dados de símbolos nos transportadores restantes de um espaço de endereço de 16K a 32K.

Se o endereço gerado supera o valor máximo pré-determinado então é gerado um sinal de controlo pela unidade de verificação de endereço 216 e alimentado através de um canal de ligação 220 a uma unidade de controlo 224. Se o endereço gerado supera o valor máximo pré-determinado então este endereço é rejeitado e regenera-se um novo endereço para o símbolo particular.

Para o modo 16k, uma palavra de bits (Nr-1) R'i é definida, com Nr = log2 Mmax, onde Mmax = 16384 usando um LFSR (Registo de Deslocamento de Realimentação Linear). sao:

Os polinómios utilizados para Modo 16K:R'i[12] =Rf ±~i [O] ©RVi [ 11 gerar esta sequência ®R'±-i[4]Br'í-i[5]® 20 R'í-i[ 9]0 R' 1-1 [ 11 ] onde i varia desde 0 até Mmax_1

Assim que uma palavra R'i, tenha sido gerada, a palavra R'i, passa por uma permutação para produzir outra (Nr-1) palavra de bits denominada R±. R± é derivada de R'i pelas permutações de bits dadas como se segue:

Posições de bit R'i 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições de bit R'i 8 4 3 2 0 11 1 5 12 10 6 7 9

Permutação de btis para o modo 16K

Como um exemplo, isto significa que, para o modo 16K, o número de bits 12 de R'i, é enviado na posição de bit número 8 de R±. O endereço H(q) é então derivado de Ri mediante a seguinte equação:

H(q) = (i mod2) 2N-·' A parte (imod2).2Nr 1 da equaçao anterior é representada na Figura 5 pelo bloco de articulação T 218.

Uma verificação de endereço é então executada em H(q) para verificar se o endereço gerado está dentro da gama de endereços aceitáveis: se (H(q)<Nmax, em que Nmax=12096, por exemplo, está no modo 16K, então o endereço é válido. Se o endereço não é válido, a unidade de controlo é informada e tentará gerar um novo H(q) incrementando o índice i. A função do bloco de comutação é ter a certeza que nós não geramos um endereço que exceda Nmax duas vezes seguidas. Com efeito, se um valor superior foi gerado, isto significa que o MSB (isto é, os bits de comutação) do endereço H(q) 21 era um. Assim, o valor seguinte gerado terá um conjunto MSB definido para zero, garantindo a produção de um endereço válido.

As equações a seguir resumem o comportamento global e ajudam a compreender a estrutura de laço do algoritmo: Q=0 para (i=0; i<Mmax; i=i + l) { H(q) = a<i»<l2)-2 ' +2-Ri0) 2J: j=0 se H(q) <Nmax>q=q+l; }

Análise Apoiando o Gerador de Endereços para o Modo 16k A selecção do gerador polinomial e o código de permutação explicados em cima para o gerador de endereço 102 para o modo 16k foi identificado após análise da simulação do desempenho relativo do intercalador. O desempenho relativo do intercalador foi avaliado utilizando uma capacidade relativa do intercalador para separar os símbolos sucessivos ou uma "qualidade intercaladora". Conforme explicado em cima, efetivamente a intercalação deve ser realizada para ambos os símbolos ímpares e pares, de modo a utilizar uma memória intercaladora única. A medida relativa da qualidade de intercalador é determinada através da definição de uma distância D (em número de subportadoras). Um critério C é escolhido para identificar um número de subportadoras que estão à distância < D na saída do intercalador que estavam a uma distância < D na entrada do intercalador, o número de subportadoras para cada distância D sendo então ponderados com respeito à distância relativa. O critério C é avaliado para ambos os 22 símbolos COFDM pares e ímpares. Minimizar C produz um intercalador de qualidade superior. ] l onde: Npar(d) e Nimpar(d) são o número de subportadoras em um símbolo par e ímpar respetivamente à saída do intercalador, que permanecem dentro do espaçamento da subportadora d de cada um.

Análise do intercalador identificado em cima para o modo 16k para um valor de D = 5 mostrado na Figura 6 (a) para os símbolos COFDM par e na Figura 6(b) para o símbolo COFDM ímpar. De acordo com a análise em cima, o valor de C para o código de permutação identificado em cima para o modo 16k produziu um valor de C = 22.43, que é o número ponderado de subportadoras com símbolos que são separados por cinco ou menos na saída de acordo com a equação em cima foi 22.43.

Uma análise correspondente é fornecida para um código de permutação alternativo, mesmo para os símbolos COFDM na Figura 6(c) para símbolos COFDM ímpares na Figura 6 (d). Como pode ser visto em comparação com os resultados ilustrados nas Figuras 6 (a) e 6(b), há mais componentes presentes que representam símbolos separados por distâncias pequenas, tais como D = 1 e D = 2, quando comparado com os resultados mostrados na Figura 6 (a) e 6(b), ilustrando que o código de permutação identificado em cima para o intercalador de símbolos de modo 16k produz um intercalador de qualidade superior. 23 Códigos de Permutação Alternativa

Os seguintes nove possíveis códigos alternativos (posições de bits [n]Ri, em gue η = 1 a 9), foram encontrados para fornecer um intercalador de símbolos com uma boa gualidade, como determinado pelo critério C em cima identificado.

Posições de bit R'i 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições de bit [1]R i 7 12 5 8 9 1 2 3 4 10 6 11 0 Posições de bit [2] R i 8 5 4 9 2 3 0 1 6 11 7 12 10 Posições de bit [3 ] R i 7 5 6 9 11 2 3 0 8 4 1 12 10 Posições de bit [ 4 ] R i 11 5 10 4 2 1 0 7 12 8 9 6 3 Posições de bit [ 5 ] R i 3 9 4 10 0 6 1 5 8 11 7 2 12 Posições de bit [6 ] R i 4 6 3 2 0 7 1 5 8 10 12 9 11 Posições de bit [7]R i 10 4 3 2 1 8 0 6 7 9 11 5 12 Posições de bit [ 8 ] R i 10 4 11 3 7 1 5 0 2 12 8 6 9 Posições de bit [9 ] R i 2 4 11 9 0 10 1 7 8 6 12 3 5

Permutação de bits para o modo 16K

Receptor A Figura 7 ilustra uma forma de exemplo de um recetor que pode ser utilizado com a técnica presente. Como mostrado na Figura 7, um sinal COFDM é recebido por uma antena 300 e detetado por um sintonizador 302 e convertido numa forma digital por um conversor analógico-para-digital 304. Um processador de remoção de intervalo de guarda 306 remove o intervalo de guarda de um símbolo COFDM recebido, antes que os dados sejam recuperados do símbolo COFDM utilizando um processador de transformação de Fourier rápida (TFR) 308 em combinação com um avaliador de canal e um processador de correção 310, em cooperação com uma unidade de descodificação de sinalização integrada 311, de acordo com técnicas conhecidas. Os dados desmodulados são recuperados a partir de um mapeador 312 e alimentados para um desintercalador de símbolos 314, o qual opera para efetuar o mapeamento inverso do símbolo de dados recebido para voltar a gerar um fluxo de símbolos de saída com os dados desintercalados. 0 desintercalador de símbolos 314 é formado a partir de um aparelho de processamento de dados, como mostrado na Figura 7, com uma memória intercaladora 540 e um gerador de endereços 542. A memória intercaladora é como mostrado na Figura 4 e funciona, como já foi explicado em cima, para efetuar a desintercalação utilizando conjuntos de endereços gerados pelo gerador de endereços 542. O gerador de endereços 542 é formado como se mostra na Figura 8 e é disposto para gerar endereços correspondentes para mapear os símbolos de dados recuperados de cada sinal de subportadoras COFDM, para um fluxo de símbolos de saída.

As restantes partes do recetor COFDM mostradas na Figura 7 são fornecidas para realizar a descodificação de correção de erros 318, para corrigir erros e recuperar uma estimativa dos dados de origem.

Uma vantagem proporcionada pela presente técnica, tanto para o recetor como para o transmissor, é que um intercalador de símbolos e um desintercalador de símbolos operando nos recetores e transmissores podem ser comutados entre os modos lk, 2k, 4k, 8k, 16k e 32k pela mudança de polinómios geradores e da ordem de permutação. Assim o gerador de endereços 542 mostrado na Figura 8, inclui uma entrada 544, fornecendo uma indicação do modo, bem como uma entrada 546 indicando se existem símbolos COFDM ímpares/pares. Uma implementação flexível é assim fornecida porque um intercalador e um desintercalador de símbolos podem ser formados como mostrado nas Figuras 3 e 8, com um gerador de endereços, tal como ilustrado na Figura 5. 0 gerador de endereços pode, por conseguinte, ser adaptado 25 aos diferentes modos alterando os polinómios geradores e as ordens de permutação indicadas para cada um dos modos. Por exemplo, isto pode ser efetuado utilizando uma modificação do software. Alternativamente, em outras formas de realização, pode ser detetado um sinal incorporado indicando o modo da transmissão DVB-T2 no recetor na unidade de processamento de sinalização incorporada 311 e utilizado para configurar automaticamente o desintercalador de símbolos de acordo com o modo detetado.

Alternativamente, como mencionado em cima, intercaladores diferentes podem ser utilizados com diferentes modos, adaptando simplesmente o número máximo válido de endereços, de acordo com os modos que serão utilizados.

Utilização Ótima de Intercaladores ímpares

Como mostrado na Figura 4, dois processos de intercalação de símbolos, um para símbolos COFDM pares e um para símbolos COFDM ímpares permite que a quantidade de memória utilizada durante a intercalação seja reduzida. No exemplo mostrado na Figura 4, a ordem de escrita para o símbolo ímpar é a mesma que a ordem para a leitura para o símbolo par, portanto, enquanto um símbolo ímpar está a ser lido a partir da memória, um símbolo par pode ser gravado no local de onde se acabou de ler; posteriormente, quando esse símbolo par é lido a partir da memória, o símbolo ímpar seguinte pode ser escrito na localização de onde se acabou de ler.

Como mencionado em cima, durante uma análise experimental do desempenho dos intercaladores (usando o critério C como definido em cima) e, por exemplo, mostrado na Figura 9 (a) e Figura 9(b), descobriu-se que os regimes 26 de intercalação concebidos para os intercaladores de símbolos 2k e 8k para DVB-T e o intercalador de símbolos 4k para DVB-H funcionam melhor para símbolos ímpares do que para símbolos pares. Assim, a partir de resultados de avaliação de desempenho dos intercaladores, por exemplo, como ilustrado pelas Figuras 9 (a) e 9(b), foi revelado que os intercaladores ímpares funcionam melhor do que os intercaladores pares. Isto pode ser visto comparando a Figura 9(a), que mostra os resultados de um intercalador para símbolos pares e a Figura 6(b) que ilustra os resultados para símbolos ímpares: pode ver-se que a distância média na saída do intercalador de subportadoras que estavam adjacentes à entrada de intercalador é maior para um intercalador para símbolos ímpares do que para um intercalador para símbolos par.

Como será entendido, a quantidade de memória intercaladora necessária para implementar uma intercalação de símbolos é dependente do número de símbolos de dados a ser mapeado sobre os símbolos de portadoras COFDM. Assim, um modo de intercalação de símbolos 16k exige metade da memória necessária para implementar um modo de intercalação de símbolos 32k e do mesmo modo, a quantidade de memória necessária para implementar uma intercalação de símbolos de 8k é metade do que é exigido para implementar uma intercalação 16k. Portanto um transmissor ou recetor que esteja disposto para aplicar um intercalador de símbolos de um modo, o qual define o número máximo de símbolos de dados que possam ser transportados por símbolo OFDM, então esse recetor ou transmissor irá incluir memória suficiente para implementar dois processos de intercalação ímpar para qualquer outro modo, o que fornece metade ou menos de metade do número de subportadoras por símbolo OFDM nesse dado modo máximo. Por exemplo, um recetor ou transmissor incluindo um intercalador de 32K terá memória suficiente 27 para acomodar dois processos de intercalaçao ímpares 16K, cada um com sua própria memória 16K.

Por conseguinte, a fim de explorar o melhor desempenho dos processos de intercalação ímpares, um intercalador de símbolos capaz de acomodar vários modos de modulação pode ser disposto de modo a que apenas um processo de intercalação de símbolos ímpares é utilizado se num modo que compreende metade, ou menos de metade, do número de subportadoras em um modo máximo, o que representa o número máximo de subportadoras por símbolo OFDM. Este modo máximo, por conseguinte, define o tamanho máximo de memória. Por exemplo, num transmissor/recetor capaz do modo 32K, quando funciona num modo com menos portadoras (ou seja, 16K, 8K, 4K ou 1K) então em vez de empregar processos distintos de intercalação de símbolos ímpares e pares, dois intercaladores ímpares seriam utilizados.

Uma ilustração de uma adaptação do intercalador de símbolos 33, o qual é mostrado na Figura 3, quando a intercalação de símbolos de dados de entrada para as subportadoras de símbolos OFDM, no modo de intercalação ímpar apenas é mostrado na Figura 10. O intercalador de símbolos 33.1 corresponde exatamente ao intercalador de símbolos 33, como mostrado na Figura 3, exceto que o gerador de endereços 102.1 é adaptado para somente executar o processo de intercalação ímpar. Para o exemplo mostrado na Figura 10, o intercalador de símbolos 33.1 está a operar num modo em que o número de símbolos de dados que pode ser transportado por símbolo OFDM é inferior a metade da quantidade máxima que pode ser transportada através de um símbolo OFDM, num modo de operação com o maior número de subportadoras por símbolo OFDM. Como tal, o intercalador de símbolos 33.1 foi disposto para partição da memória intercaladora 100. Para a presente ilustração mostrada na 28

Figura 10 então a memória intercaladora 100 é dividida em duas partes 401, 402. Como uma ilustração do intercalador de símbolos 33.1 que opera num modo em que os símbolos de dados são mapeados para os símbolos OFDM utilizando o processo de intercalação impar, a Figura 10 proporciona uma visão alargada de cada metade da memória intercaladora 401, 402. Essa visão alargada fornece uma ilustração do modo de intercalação ímpar como representado para o lado do transmissor para quatro símbolos A, B, C, D reproduzidos da Figura 4. Assim como mostrado na Figura 10, para conjuntos sucessivos, primeiro e segundo, de símbolos de dados, os símbolos de dados são gravados na memória intercaladora 401, 402 numa ordem sequencial e lidos de acordo com os endereços gerados pelo gerador de endereços 102 em uma ordem permutada de acordo com os endereços gerados pelo gerador de endereços, como explicado anteriormente. Assim, tal como ilustrado na Figura 10, uma vez que um processo de intercalação ímpar está a ser executado por conjuntos sucessivos de primeiro e segundo conjuntos de símbolos de dados, a memória intercaladora deve ser dividida em duas partes. Os símbolos a partir de um primeiro conjunto de símbolos de dados são gravados numa primeira metade da memória intercaladora 401 e símbolos de um segundo conjunto de símbolos de dados são escritos numa segunda parte da memória intercaladora 402, porque o intercalador de símbolos já não é capaz de reutilizar as mesmas peças da memória intercaladora de símbolos como pode ser acomodado quando se opera num modo de intercalação par e ímpar.

Um exemplo correspondente do intercalador no recetor, que aparece na Figura 8 mas adaptado para funcionar com um processo de intercalação ímpar apenas é mostrado na Figura 11. Como mostrado na Figura 11, a memória intercaladora 540 é dividida em duas metades 410, 412 e o gerador de endereços 542 é adaptado para escrever símbolos de dados na 29 memória intercaladora e ler dados de símbolos a partir da memória intercaladora em partes respetivas da memória 410, 402 para conjuntos sucessivos de símbolos de dados para implementar um processo de intercalação unicamente ímpar. Portanto, em correspondência com a representação mostrada na Figura 10, a Figura 11 mostra o mapeamento do processo de intercalação, o qual é executado no recetor e ilustrado na Figura 4 como uma visão alargada que opera em ambas as primeira e segunda metades da memória intercaladora 410, 412. Assim, um primeiro conjunto de símbolos de dados são gravados numa primeira parte da memória intercaladora 410 numa ordem permutada definida de acordo com os endereços gerados pelo gerador de endereços 342, como ilustrado pela ordem de escrita nos símbolos de dados que fornece uma sequência de escrita de 1, 3, 0, 2. Como ilustrado, os símbolos de dados são então lidos da primeira parte da memória intercaladora 410 numa ordem sequencial recuperando assim a sequência original A, B, C, D.

Correspondentemente, um segundo conjunto subsequente de símbolos de dados que são recuperados a partir de um sucessivo símbolo de OFDM são escritos na segunda metade da memória intercaladora 412 de acordo com os endereços gerados pelo gerador de endereços 342 numa ordem permutada e ler os dados do fluxo de saída numa ordem sequencial.

Em um exemplo os endereços gerados para um primeiro conjunto de símbolos de dados para escrever na primeira metade da memória intercaladora 410 pode ser reutilizado para escrever um segundo conjunto subsequente de símbolos de dados para a memória intercaladora 412. Correspondentemente, o transmissor pode também reutilizar endereços gerados para uma metade do intercalador para um primeiro conjunto de símbolos de dados para a leitura de um 30 segundo conjunto de símbolos de dados que foram escritos na segunda metade da memória em ordem sequencial.

Utilizando uma Sequência de Permutações

Em um exemplo o gerador de endereços pode aplicar um código de permutação diferente a partir de um conjunto de códigos de permutação para sucessivos símbolos OFDM. Utilizando uma sequência de permutas no intercalador do gerador de endereço reduz a probabilidade de que qualquer bit de dados de entrada para o intercalador nem sempre module a mesma subportadora no símbolo OFDM. Num outro exemplo, dois geradores de endereços podem ser utilizados, um gerando endereços para o primeiro conjunto de símbolos de dados e a primeira metade da memória e o outro gerando uma sequência diferente de endereços para o segundo conjunto de símbolos de dados e a segunda metade da memória. Os dois geradores de endereço podem diferir na sua escolha de código de permutação a partir da tabela de boas permutas em cima, por exemplo.

Por exemplo, uma sequência cíclica pode ser utilizada, de modo a que um código de permutação diferente de um conjunto de códigos de permutação numa sequência é utilizado para sucessivos símbolos OFDM e de seguida repetido. Esta sequência cíclica pode ser, por exemplo, de comprimento dois ou quatro. Para o exemplo do intercalador de símbolos 16K de uma sequência de dois códigos de permutação que são sujeitas ao ciclo por símbolo de OFDM poderia ser, por exemplo: 84320 11 15 12 10 679 7953 11 1402 12 10 86 enquanto que uma sequência de quatro códigos de permutação pode ser: 31 84320 11 15 12 10 679 7953 11 1402 12 10 86 6 11 752301 10 8 12 94 5 12 903 10 24678 11 1 A comutação de um código de permutação para o outro poderia ser efetuada em resposta a uma mudança no sinal Ímpar/Par indicado no canal de controlo 108. Como resposta, a unidade de controlo 224 muda o código de permutação no circuito de código de permutação 210 através da linha de controlo 111.

Para o exemplo de um intercalador de símbolos lk, dois códigos de permutação podem ser: 432105678 325014786 enquanto que os quatro códigos de permutação podem ser: 432105678 325014786 753826140 168253407

Outras combinações de sequências podem ser possíveis para as transportadoras 2k, 4k e 8k ou na verdade na transportadora 0.5k. Por exemplo, os seguintes códigos de permutação para cada um dos 0.5k, 2k, 4k e 8k fornecem boa descorrelação dos símbolos e podem ser utilizados ciclicamente para gerar o deslocamento para o endereço gerado por um gerador de endereço para cada um dos respetivos modos:

Modo 2k: 0751826934* 4832901567 32 8390215746 7048369152

Modo 4k: 7 10 581249036** 627 10 8034195 95423 10 10687 14 10 39726508

Modo 8k: 5 11 30 10 8692417* 10 8542910673 11 11 69847210 10 53 83 11 79156402 10

Para os códigos de permutação indicados em cima, os primeiros dois poderiam ser utilizados num ciclo de duas sequências, enquanto que todos os quatro poderiam ser utilizados para um ciclo de sequência de quatro. Além disso, algumas sequências adicionais de quatro códigos de permutação, que se sucedem para proporcionar o desvio em um gerador de endereços para produzir uma boa descorrelação nos símbolos intercalados (alguns são comuns ao anterior) são apresentadas de seguida:

Modo 0.5k: 37461205 42573016 53604127 61052743

Modo 2k: 0751826934* 3270158496 4832901567 33 33 4 73952106

Modo 4k: 7 10 5 8 1 2 4 9 0 3 6 ** 6 2 7 10 8 0 3 4 1 9 5 10 3 4 1 2 7 0 6 8 5 9 0 8 9 5 10 4 6 3 2 1 7 Modo 8k : 5 11 3 0 10 8 6 9 2 4 17 8 10 7 6 0 5 2 1 3 9 4 11 11 3 6 9 2 7 4 10 5 10 8 10 8 1 7 5 6 0 11 4 2 9 3

*estas são as permutações na norma DVB-T **estas são as permutações na norma DVB-H

Exemplos de geradores de endereços, e correspondentes intercaladores para os modos 2k, 4k e 8k são divulgados no pedido de patente de invenção europeia número 04251667.4. Um gerador de endereços para o modo 0.5k é divulgado no nosso co-pedido pendente com número de pedido de patente do Reino Unido 0722553.5. Vários aspetos adicionais nas caracteristicas da presente invenção estão definidos nas reivindicações independentes. Várias modificações podem ser feitas às formas de realização descritas em cima, sem se afastar do âmbito da presente invenção. Em particular, a representação de exemplo do polinómio gerador e da ordem de permutação que foram utilizadas para representar aspetos da invenção não se destinam a ser limitativos e abrangem formas equivalentes do polinomial gerador e da ordem de permutação. 34

Tal como será apreciado o transmissor e o recetor mostrados nas Figuras 1 e 7, respetivamente, são fornecidos como ilustração apenas e não se pretende que sejam limitativos. Por exemplo, será apreciado que a posição do intercalador de símbolos e do desintercalador, no que diz respeito, por exemplo, ao intercalador de bits e ao mapeador e desmapeador, podem ser alterados. Tal como será apreciado o efeito do intercalador e desintercalador é inalterado pela sua posição relativa, embora o intercalador possa estar a intercalar os símbolos I/Q em vez de vetores v-bit. Uma mudança correspondente pode ser feita no recetor. Por conseguinte, o intercalador e desintercalador podem estar a funcionar sobre diferentes tipos de dados e podem ser posicionados de forma diferente para a posição descrita nas formas de realização do exemplo.

Tal como explicado em cima os códigos de permutação e o gerador polinomial do intercalador que tem sido descrito com referência a uma implementação de um modo particular, podem ser igualmente aplicados a outros modos, alterando o endereço máximo predeterminado permitido de acordo com o número de portadores para esse modo.

De acordo com uma implementação de um transmissor está incluído um aparelho de processamento de dados operável para mapear símbolos de dados de entrada a serem transmitidos para um número predeterminado de sinais de subportadoras de símbolos de Multiplexação Ortogonal por Divisão de Frequência OFDM, sendo o número predeterminado de sinais de subportadoras determinado de acordo com um de uma pluralidade de modos de operação e os símbolos de dados de entrada incluindo os primeiros conjuntos de símbolos de entrada de dados e os segundos conjuntos de símbolos de dados de entrada. 0 aparelho de processamento de dados compreende um intercalador operável para realizar um 35 processo de intercalação ímpar que intercala os primeiros conjuntos de símbolos de dados de entrada nos sinais de subportadoras dos primeiros símbolos OFDM e um processo de intercalação par que intercala os conjuntos de segundos símbolos de dados de entrada sobre os sinais de subportadoras dos segundos símbolos OFDM. 0 processo de intercalação ímpar inclui escrever os primeiros conjuntos de símbolos de dados de entrada em uma memória intercaladora de acordo com uma ordem sequencial dos primeiros conjuntos de símbolos de dados de entrada, e fazer uma leitura dos primeiros conjuntos de símbolos de dados a partir da memória intercaladora para os sinais de subportadora de primeiros símbolos OFDM, de acordo com uma ordem definida por um código de permutação. 0 processo de intercalação par inclui escrever os segundos conjuntos de símbolos de dados de entrada na memória intercaladora de acordo com uma ordem definida pelo código de permutação, e fazer uma leitura dos segundos conjuntos de símbolos de dados a partir da memória intercaladora sobre os sinais de subportadoras dos segundos símbolos OFDM em conformidade com uma ordem sequencial, de tal forma que enquanto os símbolos de dados de entrada a partir do primeiro conjunto são lidos a partir de locais na memória intercaladora, os símbolos de dados de entrada a partir do segundo conjunto podem ser escritos nos locais de onde acabaram de ser lidos e quando os símbolos de dados de entrada do segundo conjunto estão a ser lidos a partir dos locais na memória intercaladora, os símbolos de dados de entrada do seguinte primeiro conjunto podem ser escritos nos locais de onde acabaram de ser lidos. Quando o modo de modulação é um modo que inclui metade, ou menos de metade, do número de sinais de subportadoras do que um número total de subportadoras nos símbolos OFDM para transportar os símbolos de dados de entrada que podem ser acomodados pela memória intercaladora, o aparelho de processamento de dados é 36 operável para intercalar os símbolos de dados de entrada a partir do primeiro e segundo conjunto em conformidade com o processo de intercalação ímpar sobre os primeiro e segundo símbolos OFDM.

Como mencionado em cima, formas de realização da presente invenção encontram aplicação com normas DVB, tais como DVB-T, DVB-T2 e DVB-H. Por exemplo, formas de realização da presente invenção podem ser utilizadas num transmissor ou num recetor operando em conformidade com a norma DVB-T2, tal como especificado em conformidade com a norma ETSI EN 302 755, embora se venha a observar que a presente invenção não está limitada a aplicação com DVB e pode ser estendida para outros padrões de emissão ou receção, tanto fixa como móvel. Em outros exemplos de formas de realização da presente invenção encontra-se aplicação com o padrão de transmissão por cabo, conhecido como DVB-C2.

Lisboa, 25 de Julho de 2013.

Claims (20)

1 REIVINDICAÇÕES 1. Um aparelho de processamento de dados operável para mapear símbolos de dados recebidos a partir de um número predeterminado de sinais de subportadoras de símbolos de Multiplexação Ortogonal por Divisão de Frequência OFDM para um fluxo de símbolos de saída, sendo o número predeterminado de sinais de subportadoras determinado de acordo com um de uma pluralidade de modos de operação e sendo os símbolos de dados divididos em primeiros conjuntos de dados de símbolos e em segundos conjuntos de símbolos de dados, o aparelho de processamento de dados que compreende um intercalador (314) operável para realizar um processo de intercalação ímpar que intercala os primeiros conjuntos de símbolos de dados dos sinais de subportadoras de primeiros símbolos OFDM para um fluxo de símbolos de saídas de um processo de intercalação par que intercala os conjuntos de segundos símbolos de dados a partir dos sinais de subportadoras dos segundos símbolos OFDM para o fluxo de símbolos de saída, o processo de intercalação ímpar incluindo escrita dos primeiros conjuntos de símbolos de dados recuperados a partir dos sinais de subportadoras dos primeiros símbolos OFDM para uma memória intercaladora (540) em conformidade com uma ordem definida por um código de permutação, e leitura dos primeiros conjuntos de símbolos de dados da memória intercaladora (540) em conformidade com uma ordem sequencial para o fluxo de símbolos de saída, o processo de intercalação ímpar incluindo escrita dos segundos conjuntos de símbolos de dados recuperados a partir dos sinais de subportadoras dos segundos símbolos OFDM para a memória intercaladora (540), de acordo com uma ordem sequencial, e 2 leitura dos segundos conjuntos de símbolos de dados a partir da memória intercaladora (540), de acordo com uma ordem definida pelo código de permutação para o fluxo de símbolos de saída, de tal modo que, enquanto os símbolos de dados do primeiro conjunto estão a ser lidos a partir de locais na memória intercaladora (540), os símbolos de dados a partir do segundo conjunto podem ser gravados nos locais de onde se acabou de ler e quando os símbolos de dados do segundo conjunto são lidos a partir de locais da memória intercaladora (540), os símbolos de dados de um seguinte primeiro conjunto podem ser gravados nos locais de onde se acabou de ler, em que quando o modo de operação é um modo que inclui metade ou menos de metade do número de sinais de uma subportadora do que um número total de subportadoras nos símbolos OFDM para transportar os símbolos de dados que podem ser acomodados pela memória intercaladora (540), o aparelho de processamento de dados é operável para intercalar os símbolos de dados de ambos os primeiro e segundo conjuntos apenas em conformidade com o processo de intercalação ímpar.

2. Um aparelho de processamento de dados como reivindicado na reivindicação 1, em que o intercalador (314) inclui um controlador (544, 546), um gerador de endereços e a memória intercaladora (540), o controlador (544, 546) sendo operável para controlar o gerador de endereços (542) para gerar endereços, durante o processo de intercalação ímpar para escrever os primeiros conjuntos de símbolos de dados a partir dos sinais de subportadoras dos primeiros símbolos OFDM para a memória intercaladora (540) em conformidade com uma ordem definida pelo código de permutação, e durante o processo de intercalação par para a leitura dos segundos conjuntos de símbolos de dados a 3 partir da memória intercaladora (540) em conformidade com uma ordem definida pelo código de permutação para o fluxo de símbolos de saída.

3. Um aparelho de processamento de dados como reivindicado na reivindicação 1 ou 2, em que o gerador de endereço (542) inclui um registador de deslocamento de realimentação linear (200), incluindo um número predeterminado de etapas de registo e sendo operável para gerar uma sequência de bits pseudo-aleatória de acordo com um gerador polinomial, um circuito de permutação (216) operável para receber o conteúdo das etapas de registo de deslocamento e para permutar os bits presentes nas etapas de registo em conformidade com o código de permutação para formar o endereço de uma das subportadoras OFDM, e uma unidade de controlo (224) operável em combinação com um circuito de verificação de endereços (216) para voltar a gerar um endereço quando um endereço gerado excede um máximo predeterminado de endereços válidos, sendo o endereço válido máximo predeterminado definido de acordo com o modo de operação.

4. Um aparelho de processamento de dados como reivindicado na reivindicação 1, 2 ou 3, em que a dimensão mínima da memória intercaladora (540) pode ser fornecida de acordo com o número máximo de símbolos de dados de entrada que podem ser transportados sobre as subportadoras dos símbolos OFDM que se encontram disponíveis para transportar os símbolos de dados de entrada em qualquer um dos modos de operação.

5. Um aparelho de processamento de dados como reivindicado em qualquer uma das reivindicações 1 até 4, em que quando se opera no modo de operação que fornece o 4 número máximo de subportadoras por símbolo OFDM, o intercalador (314) é operável para utilizar a memória intercaladora disponível (540) em conformidade com o processo de intercalação ímpar e os processos de intercalação par para o efeito de leitura de símbolos de dados a partir de locais da memória intercaladora (540) e escrevendo símbolos de dados a partir dos locais de onde se acabou de ler, e quando a operação em qualquer outro modo em que o número de subportadoras é metade ou menos de metade do número de subportadoras para o transporte dos símbolos de dados por símbolo OFDM, o intercalador (314) é operável no processo de intercalação ímpar para ler os primeiros conjuntos de símbolos de dados a partir dos primeiros locais na memória intercaladora (540) e para gravar os segundos conjuntos de símbolos de dados na memória intercaladora (540), em segundas locais, sendo os segundos locais diferentes dos primeiros locais.

6. Um aparelho de processamento de dados como reivindicado na reivindicação 5, em que o modo de operação que fornece o número máximo de subportadoras por símbolo OFDM é um modo de 32K.

7. Um aparelho de processamento de dados como reivindicado na reivindicação 6, em que os outros modos incluem um ou mais dos modos 2k, 4k, 8k e 16k.

8. Um aparelho de processamento de dados como reivindicado em qualquer das reivindicações anteriores, em que o aparelho de processamento de dados tem a funcionalidade de alterar o código de permutação que é utilizado para formar os endereços de um símbolo OFDM para outro. 5

9. Um método de mapeamento de símbolos de dados recebidos a partir um número predeterminado de sinais de subportadoras de símbolos de Multiplexação Ortogonal por Divisão de Frequência OFDM para um fluxo de símbolos de saída, sendo o número predeterminado de sinais de subportadoras determinado de acordo com um de uma pluralidade de modos de operação e os símbolos de dados compreendendo os primeiros conjuntos de dados de símbolos e os segundos conjuntos de dados de símbolos, compreendendo o método intercalação, em conformidade com um processo de intercalação ímpar que intercala os primeiros conjuntos de símbolos de dados a partir dos sinais de subportadoras dos primeiros símbolos OFDM para o fluxo de símbolos de saídas em conformidade com um processo de intercalação par que intercala os segundos conjuntos de símbolos de dados a partir dos sinais de subportadoras dos segundos símbolos OFDM para o fluxo de símbolos de saída, o processo de intercalação ímpar incluindo escrita dos primeiros conjuntos de símbolos de dados recuperados a partir dos sinais de subportadoras dos primeiros símbolos OFDM numa memória intercaladora em conformidade com uma ordem definida por um código de permutação, e leitura dos primeiros conjuntos de símbolos de dados a partir da memória intercaladora de acordo com uma ordem sequencial para o fluxo de símbolos de saída, o processo de intercalação par incluindo escrita dos segundos conjuntos de símbolos de dados recuperados a partir dos sinais de subportadoras dos segundos símbolos OFDM para a memória intercaladora (540) em conformidade com uma ordem sequencial, e leitura dos segundos conjuntos de símbolos de dados a partir da memória intercaladora (540) em conformidade com uma ordem definida pelo código de permutação para o fluxo 6 de símbolos de saída, de tal modo que enquanto os símbolos de dados a partir dos primeiros conjuntos estão a ser lidos a partir de locais da memória intercaladora (540), os símbolos de dados do segundo conjunto podem ser escritos nos locais de onde se acabou de ler e quando os símbolos de dados do segundo conjunto são lidos a partir de locais na memória intercaladora (540), os símbolos de dados de um seguinte primeiro conjunto pode ser escrita para os locais de onde se acabou de ler , em que quando o modo de operação é um modo que inclui metade ou menos de metade do número de sinais de subportadoras de um número total de subportadoras nos símbolos OFDM para transportar os símbolos de dados que podem ser acomodados pela memória intercaladora (540), o intercalador compreende a intercalação de símbolos de dados de ambos os primeiro e segundo conjuntos apenas em conformidade com o processo de intercalação ímpar.

10. Um método tal como reivindicado na reivindicação 9, em que o intercalador inclui gerar endereços utilizando um gerador de endereços (542) durante o processo de intercalação ímpar para escrever o primeiro ou o primeiro e segundo conjuntos de símbolos de dados recuperados a partir dos sinais de subportadoras dos primeiros símbolos OFDM para a memória intercaladora (540) em conformidade com uma ordem definida pelo código de permutação, e utilizar os endereços gerados (542) durante o processo par de intercalação para a leitura dos segundos conjuntos de símbolos de dados segundos a partir da memória intercaladora (540) em conformidade com uma ordem definida pelo código de permutação para o fluxo de símbolos de saída. 7

11. Um método tal como reivindicado na reivindicação 9 ou 10, em que a geração dos endereços utiliza o gerador de endereços (542) inclui gerar uma sequência de bits pseudo-aleatória com um registador de deslocamento linear de realimentação (200), incluindo um número predeterminado de etapas de registo e um polinómio gerador, permutar os bits presentes nas etapas de registo em conformidade com o código de permutação para formar o endereço de uma das subportadoras OFDM, e re-geração de um endereço quando um endereço gerado excede um endereço válido máximo predeterminado, sendo o endereço válido máximo predeterminado fixado de acordo com o modo de operação.

12. Um método tal como reivindicado na reivindicação 9, 10 ou 11, em que uma dimensão mínima da memória intercaladora (540) pode ser fornecida de acordo com o número máximo de símbolos de dados de entrada que podem ser transportados nas subportadoras dos símbolos OFDM que estão disponíveis para transportar os símbolos de dados de entrada em qualquer um dos modos de operação.

13. Um método como reivindicado em qualquer das reivindicações 9 a 12, em que a intercalação inclui quando se opera no modo de operação que fornece o número máximo de subportadoras por símbolo OFDM, utilizando a memória intercaladora disponível (540) em conformidade com o processo de intercalação ímpar e o processo de intercalação par para o efeito de leitura dos símbolos de dados a partir de locais na memória intercaladora (540) e a escrita de símbolos de dados na memória intercaladora (540) a partir dos locais onde se acabou de ler de, e quando se opera em qualquer outro modo no qual o número de subportadoras seja metade ou menos de metade do número de subportadoras para transportar os símbolos de dados por símbolo OFDM, intercalando em conformidade com o processo de intercalação ímpar para ler os primeiros conjuntos de símbolos de dados a partir dos primeiros locais na memória intercaladora (540), e para escrever os segundos conjuntos de dados de símbolos na memória intercaladora (540) nos segundos locais, sendo os segundos locais diferentes dos primeiros locais.

14. Um método tal como reivindicado na reivindicação 13, em gue o modo de operação gue fornece o número máximo de subportadoras por símbolo OFDM é um modo de 32K.

15. Um método tal como reivindicado na reivindicação 14, em que outros modos incluem um ou mais modos 2k, 4k, 8k e 16k.

16. Um método como reivindicado em qualquer das reivindicações de 9 a 15, compreendendo a alteração do código de permutação para formar os endereços de um símbolo OFDM para outro.

17. Um recetor para receção de dados utilizando Multiplexação Ortogonal por Divisão de Frequência OFDM, o recetor incluindo um aparelho de processamento de dados de acordo com qualquer uma das reivindicações de 1 a 8.

18. Um recetor de acordo com a reivindicação 17, em que o recetor é operável para receber os dados em conformidade com uma norma de Radiodifusão Vídeo Digital, como o Radiodifusão Vídeo Digital-Terrestre, a norma de Radiodifusão Vídeo Digital-Portátil ou a norma Radiodifusão Vídeo Digital -Terrestre2. 9

19. Um método para receber dados a partir de símbolos modulados por Multiplexação Ortogonal por Divisão de Frequência OFDM, o método incluindo receção de um número predeterminado de símbolos de dados a partir de um número predeterminado de sinais de subportadoras a partir de cada um dos símbolos OFDM para formar um fluxo de símbolos de saída, sendo o número predeterminado de sinais de subportadoras determinado em conformidade com um de uma pluralidade de modos de operação e os símbolos de dados compreendendo primeiros conjuntos de símbolos de dados e segundos conjuntos de símbolos de dados, e mapeamento de símbolos de dados para o fluxo de saída de dados em conformidade com o método de acordo com qualquer das reivindicações 9 a 16.

20. Um método de receção como reivindicado na reivindicação 19, em que a receção do número predeterminado de símbolos de dados a partir do símbolo OFDM é operável para receber dados de acordo com um norma de Radiodifusão Vídeo Digital tal como a Radiodifusão Vídeo Digital-Terrestre, a norma de Radiodifusão Vídeo Digital-Portátil ou a norma Radiodifusão Vídeo Digital -Terrestre2. Lisboa, 25 de Julho de 2013.