[go: up one dir, main page]

EA014629B1 - Устройство и способ обработки данных - Google Patents

Устройство и способ обработки данных Download PDF

Info

Publication number
EA014629B1
EA014629B1 EA200802077A EA200802077A EA014629B1 EA 014629 B1 EA014629 B1 EA 014629B1 EA 200802077 A EA200802077 A EA 200802077A EA 200802077 A EA200802077 A EA 200802077A EA 014629 B1 EA014629 B1 EA 014629B1
Authority
EA
Eurasian Patent Office
Prior art keywords
symbols
data
accordance
sets
ofdm
Prior art date
Application number
EA200802077A
Other languages
English (en)
Other versions
EA200802077A1 (ru
Inventor
Мэтью Пол Атол Тейлор
Сэмюель Асанбенг Атунгсири
Джон Николас Уилсон
Original Assignee
Сони Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0721269.9A external-priority patent/GB2454193B/en
Priority claimed from GB0721271A external-priority patent/GB2454195A/en
Application filed by Сони Корпорейшн filed Critical Сони Корпорейшн
Publication of EA200802077A1 publication Critical patent/EA200802077A1/ru
Publication of EA014629B1 publication Critical patent/EA014629B1/ru

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/003Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044Allocation of payload; Allocation of data channels, e.g. PDSCH or PUSCH
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2739Permutation polynomial interleaver, e.g. quadratic permutation polynomial [QPP] interleaver and quadratic congruence interleaver
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276Interleaving address generation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782Interleaver implementations, which reduce the amount of required interleaving memory
    • H03M13/2785Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6522Intended application, e.g. transmission or communication standard
    • H03M13/6552DVB-T2
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H40/00Arrangements specially adapted for receiving broadcast information
    • H04H40/18Arrangements characterised by circuits or components specially adapted for receiving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2626Arrangements specific to the transmitter only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2649Demodulators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/582Pseudo-random number generators
    • G06F7/584Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/24Systems for the transmission of television signals using pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Hardware Redundancy (AREA)
  • Cosmetics (AREA)

Abstract

Устройство обработки данных выполнено с возможностью отображать символы входных данных, предназначенных для передачи, в заданное количество сигналов поднесущих ортогональных мультиплексированных с частотным разделением ОМЧР символов. Заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы и входные символы данных разделяют на первые наборы входных символов данных и вторые наборы входных символов данных. Устройство обработки данных содержит перемежитель, выполненный с возможностью обработки нечетного перемежения, при которой выполняют перемежение первых наборов входных символов данных на сигналах поднесущей первых символов ОМЧР, и обработки четного перемежения, при которой осуществляют перемежение вторых наборов входных символов данных на сигналах поднесущей вторых символов ОМЧР, так что когда символы входных данных из первого набора считывают из мест расположения в запоминающем устройстве перемежителя, символы входных данных из второго набора могут быть записаны в места расположения, из которых только что было произведено считывание, и когда символы входных данных из второго набора считывают из мест расположения в запоминающем устройстве перемежителя, символы входных данных из следующего первого набора могут быть записаны в места расположения, из которых только что было произведено считывание. Кроме того, когда режим модуляции представляет собой режим, который включает в себя половину или меньше чем половину количества сигналов поднесущих, чем общее количество поднесущих в символах ОМЧР, для переноса символов входных данных, которые могут быть размещены с помощью запоминающего устройства перемежителя, устройство обработки данных выполнено с возможностью перемежать символы входных данных как для первого, так и для второго наборов, в соответствии с обработкой нечетного перемежения на первые и вторые символы ОМЧР.

Description

Настоящее изобретение относится к устройству обработки данных, которое во время работы отображает входные символы на сигналы поднесущих ортогонально мультиплексированных с частотным разделением (ΟΓΌΜ, ОМЧР) символов.
Настоящее изобретение также относится к устройству обработки данных, которое во время работы отображает символы, принятые из заданного количества сигналов поднесущих символов ОМЧР на выходной поток символов.
Варианты воплощения настоящего изобретение позволяют получить передатчик/приемник ОМЧР. Уровень техники
В стандарте Цифрового наземного телевизионного вещания (ΌνΒ-Τ, ЦНТВ) используется ортогональное мультиплексирование с частотным разделением каналов (ОМЧР), для передачи данных, представляющих видеоизображения и звуки, в приемники через радиосигналы широковещательной передачи. Как известно, существуют две модели для стандарта ЦНТВ, которые известны как режим 2к и 8к. Режим 2к обеспечивает 2048 поднесущих, в то время как в режиме 8к предусматривается 8192 поднесущих. Аналогично, для стандарта Цифрового телевизионного вещания для мобильных телефонов (ΌνΒ-Η, ЦТВМ) был предусмотрен режим 4к, в котором количество поднесущих составляет 4096.
Для улучшения целостности данных, передаваемых с использованием ЦНТВ или ЦТВМ, предусмотрен перемежитель символов для перемежения символов входных данных, и эти символы отображают на сигналы поднесущих символа ОМЧР. Такой перемежитель символов содержит запоминающее устройство перемежителя в комбинации с генератором адреса. Генератор адреса генерирует адрес для каждого из входных символов, причем каждый адрес обозначает один из сигналов поднесущих символа ОМЧР, на которые следует отображать символ данных. Для режима 2к и для режима 8к были раскрыты компоновки генерирования адресов в стандарте ЦНТВ для отображения. Аналогично, для режима 4к в стандарте ЦТВМ была предусмотрена компоновка генерирования адресов для отображения, и генератор адреса для воплощения этого отображения раскрыт в заявке на европейской патент 04251667.4.
Генератор адреса содержит линейный сдвиговый регистр с обратной связью, который во время работы генерирует псевдослучайную последовательность битов и схему перестановки. Схема перестановки выполняет перестановку порядка содержания линейного сдвигового регистра с обратной связью для генерирования адреса. Адрес обеспечивает показатель для одной из поднесущих ОМЧР для переноса символа входных данных, сохраненного в запоминающем устройстве перемежителя, для отображения входных символов на сигналы поднесущих символа ОМЧР. Аналогично, генератор адреса в приемнике выполнен с возможностью генерирования адресов запоминающего устройства перемежителя для сохранения символов данных, принимаемых из поднесущих символов ОМЧР, для считывания символов данных и формирования выходного потока данных.
В соответствии с дополнительным развитием стандарта Цифрового наземного телевизионного вещания, известного как ЦНТВ2, было предложено предусмотреть дополнительные режимы для передачи данных. Таким образом, возникает техническая проблема при обеспечении эффективного воплощения перемежителя для каждого режима, который мог бы обеспечить хорошие рабочие характеристики, при уменьшении затрат на воплощение.
Сущность изобретения
В соответствии с аспектом настоящего изобретения предложено устройство обработки данных, которое выполнено с возможностью отображать входные символы данных, предназначенные для передачи, на заданное количество сигналов поднесущих ортогонально мультиплексированных с частотным разделением (ОМЧР) символов. Заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы, и входные символы данных разделяют на первые наборы входных символов данных и вторые наборы входных символов данных. Устройство обработки данных содержит перемежение, которое во время работы выполняет обработку нечетного перемежения, которое выполняет перемежение первых наборов входных символов данных на сигналы поднесущих первых символов ОМЧР, и обработку четного перемежения, которое перемежает вторые наборы символов входных данных на сигналы поднесущих вторых символов ОМЧР. Обработка нечетного перемежения включает в себя: записывают первые наборы символов входных данных в запоминающее устройство перемежителя в соответствии с порядком следования первых наборов символов входных данных, и считывают первые наборы символов данных из запоминающего устройства перемежителя на сигналы поднесущих первых символов ОМЧР в соответствии с порядком, определенным кодом перестановки. Обработка четного перемежения включает в себя: записывают вторые наборы символов входных данных в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и считывают вторые наборы символов данных из запоминающего устройства перемежителя на сигналы поднесущих вторых символов ОМЧР в соответствии с порядком следования. В то время как символы входных данных из первого набора считывают из мест расположения в запоминающем устройстве перемежителя, символы входных данных из второго набора могут быть записаны в места расположения, из которых только что было произведено считывание, и когда символы входных данных из второго набора считывают из мест расположения в запоминающее устройстве перемежителя, символы входных данных из следующего пер
- 1 014629 вого набора могут быть записаны в места расположения, из которых только что было произведено считывание. Кроме того, когда режим модуляции представляет собой режим, который включает в себя половину или меньше, чем половину количества сигналов поднесущих, чем максимальное количество поднесущих в символах ОМЧР, предназначенных для переноса символов входных данных в любом режиме, устройство обработки данных во время работы выполняет перемежение символов входных данных, как из первого, так и из второго наборов в соответствии с обработкой нечетного перемежения на первые и вторые символы ОМЧР.
Первые символы ОМЧР могут быть нечетными символами ОМЧР, и вторые символы ОМЧР могут быть четными символами ОМЧР.
В некоторых обычных передатчиках и приемниках ОМЧР, которые работают в соответствии с режимами 2к и 8к для ЦНТВ, и в соответствии с режимом 4к для ЦТВМ, используют две обработки перемежения символов в передатчике и приемнике; одну для четных символов ΘΕΜΌ и вторую для нечетных символов ΘΕΜΌ. Однако анализ показал, что схемы перемежения, разработанные для перемежителей символов 2к и 8к для ЦНТВ и перемежителя символов 4к для ЦТВМ работают лучше для нечетных символов, чем для четных символов. Варианты воплощения настоящего изобретения выполнены таким образом, что используется только обработка перемежения нечетных символов, если только передатчик/приемник находится в режиме с максимальным количеством поднесущих. Поэтому, когда количество символов данных, которые могут быть перенесены поднесущими символа ОМЧР в одном из множества режимов работы, меньше, чем половина количества символов данных, которые могут быть перенесены в режиме работы, в котором используется наибольшее количество сигналов поднесущих, переносящих данные, на символ ОМЧР, тогда перемежитель передатчика и приемника символов ОМЧР выполнен с возможностью перемежения символов данных, как в первом, так и во втором наборах, используя обработку нечетного перемежения. Поскольку перемежитель выполняет перемежение символов данных, как первого, так и второго наборов символов данных на символы ОМЧР, используя обработку нечетного перемежения, перемежитель использует разные части запоминающего устройства перемежителя для записи в и считывания из них символов данных. Таким образом, при сравнении с примером, в котором перемежитель использует обработку нечетного перемежения и обработку четного перемежения для перемежения первого и второго наборов символов данных на последовательные первые и вторые символы ОМЧР, в которых используется доступная память, используется в два раза большая емкость запоминающего устройства, чем для количества символов данных, которые могут быть перенесены символами ОМЧР только при нечетном перемежении. Это сравнимо с требованиями к запоминающему устройству с однократным количеством символов данных, которые могут быть перенесены с символом ОМЧР в режиме с наибольшим количеством символов данных на символ ОМЧР, используя обработки как четного, так и нечетного перемежения. Однако количество поднесущих на символ ОМЧР для этого максимального рабочего режима в два раза больше емкости, требуемой для следующего наибольшего количества поднесущих на символ ОМЧР для любого другого режима работы со следующим наибольшим количеством поднесущих на символ ОМЧР.
В некоторых примерах, поэтому, минимальный размер памяти перемежителя может быть предусмотрен в соответствии с максимальным количеством символов входных данных, которые могут быть перенесены по поднесущим символов ОМЧР, которые доступны для переноса символов входных данных в любом из режимов работы.
В некоторых вариантах воплощения режим работы, который обеспечивает максимальное количество поднесущих на символ ОМЧР, представляет собой режим 32к. Другие режимы могут включать в себя один или больше из режимов 2к, 4к, 8к и 16к. Таким образом, как следует понимать из приведенного выше пояснения, в режиме 32к обработку четного и нечетного перемежений используют для перемежения символов данных, таким образом, что размер запоминающего устройства перемежителя может быть достаточным для учета 32к символов данных. Однако тогда для режима 16к и любого из других режимов используют только обработку нечетного перемежения таким образом, что в режиме 16к требуется емкость запоминающего устройства эквивалентная для 32к символов, в режиме 4к требуется емкость запоминающего устройства эквивалентная 8к символов, и в режиме 2к требуется емкость запоминающего устройства, эквивалентная 4к символов.
В некоторых примерах разный код перестановки используется для выполнения перемежения для последовательных символов ОМЧР. Использование разных кодов перестановки для последовательных символов ОМЧР позволяет обеспечить преимущество, состоящее в том, что устройство обработки данных во время работы выполняет перемежение символов входных данных, которые должны быть переданы поднесущими символов ОМЧР или приняты из сигналов поднесущих для каждого из символов ОМЧР, только с использованием обработки нечетного перемежения. Поэтому в передатчике устройство обработки данных во время работы выполняет перемежение символов входных данных на сигналы поднесущих символов ОМЧР путем считывания символов данных в запоминающее устройство в порядке следованиям, и считывания символов данных из запоминающего устройства перемежителя в порядке, определенном в соответствии с набором адресов, сгенерированных генератором адреса. В приемнике устройство обработки данных во время работы выполняет перемежение символов входных данных на
- 2 014629 сигналы поднесущих символов ОМЧР, путем считывания в запоминающее устройство символов данных, принятых из поднесущих символов ОМЧР в порядке, определенном в соответствии с набором адресов, сгенерированных генератором адреса, и путем считывания из запоминающего устройства в поток выходных данных в порядке следования.
Различные аспекты и свойства настоящего изобретения определены в приложенной формуле изобретения. Дополнительные аспекты настоящего изобретения включают в себя устройство и способ обработки данных, работающие для отображения символов, принимаемых из заданного количества сигналов поднесущих для ортогонально мультиплексированного с частотным разделением (ОМЧР) символа в выходной поток символов, а также к передатчику и приемнику.
Краткое описание чертежей
Варианты воплощения настоящего изобретения будут описаны ниже только в качестве примера со ссылкой на прилагаемые чертежи, на которых одинаковые детали обозначены соответствующими номерами ссылочных позиций, и на которых на фиг. 1 показана блок-схема передатчика ОМЧР, который можно использовать, например, со стандартом ЦНТВ2;
на фиг. 2 - блок-схема части передатчика, представленного на фиг. 1, на которой блок отображения символов и построитель фрейма иллюстрируют работу перемежителя;
на фиг. 3 - блок-схема перемежителя символов, представленного на фиг. 2;
на фиг. 4 - блок-схема запоминающего устройства перемежителя, представленного на фиг. 3, и соответствующего блока устранения перемежения символов в приемнике;
на фиг. 5 - блок-схема генератора адреса, представленного на фиг. 3, для режима 16к;
на фиг. 6(а) - схема, иллюстрирующая результаты для перемежителя, использующего генератор адреса, представленный на фиг. 5, для четных символов ОМЧР, и на фиг. 6(Ь) - схема, иллюстрирующая результаты моделирования конструкции для нечетных символов ОМЧР, в то время как на фиг. 6(с) показана схема, иллюстрирующая сравнительные результаты для генератора адреса с использованием другого кода перестановки для четных символов ОМЧР, и на фиг. 6(6) - соответствующая схема для нечетных символов ОМЧР;
на фиг. 7 - блок-схема приемника ОМЧР, который можно использовать, например, со стандартом ЦНТВ2;
на фиг. 8 - блок-схема перемежителя символов, который можно видеть на фиг. 7;
на фиг. 9(а) - схема, иллюстрирующая результаты для перемежителя, использующего генератор адреса, показанный на фиг. 5 для четных символов ОМЧР, и на фиг. 9(Ь) - схема, иллюстрирующая результаты для нечетных символов ОМЧР. На фиг. 9(а) и 9(Ь) показаны графики расстояния на выходе перемежителя между поднесущими, которые расположены рядом друг с другом на входе перемежителя;
на фиг. 10 - блок-схема перемежителя символов, показанного на фиг. 3, иллюстрирующая режим работы, в котором перемежение выполняют в соответствии только с режимом нечетного перемежения; и на фиг. 11 - блок-схема перемежителя символа, представленного на фиг. 8, иллюстрирующая режим работы, в котором выполняют перемежение в соответствии только с режимом нечетного перемежения.
Подробное описание изобретения
Было предложено расширить ряд режимов, которые доступны в стандарте ЦНТВ2, так, чтобы они включали в себя режим 1к, режим 16к и режим 32к. Следующее описание предусмотрено для иллюстрации работы перемежителя символов в соответствии с настоящим описанием, хотя будет понятно, что перемежитель символов можно использовать в других режимах и для других стандартов ΌνΒ.
На фиг. 1 предоставлен пример блок-схемы ОМЧР кодированного передатчика, который можно использовать, например, для передачи видео изображения и звуковых сигналов в соответствии со стандартом ЦНТВ2. На фиг. 1 источник программы генерирует данные, предназначенные для передачи передатчиком СОРОМ (КОМЧР). Видеокодер 2 и аудиокодер 4, и кодер 6 данных генерируют видео, аудио и другие данные для передачи, которые подают в мультиплексор 10 программы. Выход мультиплексора 10 программы формирует мультиплексированный поток с другой информацией, требуемой для передачи видео, аудио и других данных. Мультиплексор 10 обеспечивает поток по соединительному каналу 12. Здесь может присутствовать множество таких мультиплексированных потоков, которые подают в различные ответвления А, В и т.д. Для простоты описано только ответвление А.
Как показано на фиг. 1, передатчик 20 СОМЧР принимает поток в блоке 22 адаптации и распределения энергии мультиплексора. Блок 22 адаптации и распределения энергии мультиплексора вносит элемент случайности в данные и передает соответствующие данные в кодер 24 прямой коррекции ошибок, который выполняет кодирование коррекции ошибок потока. Перемежитель 26 битов предусмотрен для перемежения кодированных битов данных, которые для примера ЦНТВ2 представляют собой выход кодера БОСР/ВСН (ПЧНП/БЧХ, код проверки на четность с низкой плотностью/код Бозе-ЧоудхуриХоквингема). Выход из перемежителя 26 битов подают в блок 28 отображения битов на совокупность, который отображает группы битов в точке совокупности, которую требуется использовать для передачи битов кодированных данных. Выходы блока 28 отображения битов на совокупность представляют собой метки на точках совокупности, которые представляют действительные и мнимые компоненты. Метки
- 3 014629 точки совокупности представляют символы данных, сформированные из двух или больше битов, в зависимости от используемой схемы модуляции. Они будут называться здесь ячейками данных. Эти ячейки данных передают через перемежитель 30 по времени, работа которого состоит в перемежении ячеек данных, полученных из множества кодовых слов ПЧНП.
Ячейки данных принимают построитель 32 фрейма, и эти ячейки данных получают на ответвлении В и т.д. на фиг. 1, через другие каналы 31. Построитель 32 фрейма затем формирует множество ячеек данных в последовательности, которые должны быть переданы по символам СОМЧР, где символы СОМЧР содержат множество ячеек данных, и каждая ячейка данных отображается на одну из поднесущих. Количество поднесущих зависит от режима работы системы, который может включать в себя один из режима 1к, 2к, 4к, 8к, 16к или 32к, для каждого из которых требуется разное количество поднесущих в соответствии, например, со следующей таблицей:
Режим Количество поднесущих
756
1512
3024
6048
16К 12096
32К 24192
Количество поднесущих, принятое в ЦНТВ/М
Таким образом, в одном примере количество поднесущих для режима 16к составляет двенадцать тысяч девяносто шесть. Для системы ЦНТВ2 количество поднесущих на символ ОМЧР может изменяться в зависимости от количества пилотных и других зарезервированных поднесущих. Таким образом, в ЦНТВ2, в отличие от ЦНТВ, количество поднесущих для переноса данных не фиксировано. Широковещательные станции могут выбирать один из следующих режимов работы: 1к, 2к, 4к, 8к, 16к, 32к, каждый из которых обеспечивает определенный диапазон поднесущих для данных на символ ОМЧР, при этом максимум, доступный для каждого из этих режимов, составляет 1024, 2048, 4096, 8192, 16384, 32768, соответственно. В ЦНТВ2 фрейм физического уровня состоит из множества символов ОМЧР. Типично фрейм начинается с одной или больше преамбулы или Р2 символов ОМЧР, после которых следует некоторое количество символов ОМЧР, несущих полезную нагрузку. Конец фрейма физического уровня помечен символами, замыкающими фрейм. Для каждого режима работы количество поднесущих может отличаться для каждого типа символа. Кроме того, оно может изменяться для каждого из них, в зависимости от того, выбрано ли расширение полосы пропускания; разрешено ли некоторое резервирование тона и в соответствии с чем была выбрана структура пилотных поднесущих. При этом обобщение конкретного количества поднесущих на символ ОМЧР является трудноосуществимым. Однако перемежитель частоты для каждого режима может перемежать любой символ, количество поднесущих которого меньше, чем или равно максимально доступному количеству поднесущих для данного режима. Например, в режиме 1к, перемежитель может работать для символов с количеством поднесущих, меньшим или равным 1024, и для режима 16к с количеством поднесущих, меньшим или равным 16384.
Последовательность ячеек данных, которые переносятся в каждом символе КОМЧР, затем передают в перемежитель 33 символа. Символ КОМЧР затем генерируют с помощью блока 37 построителя символа КОМЧР, который вводит пилотные сигналы и сигналы синхронизации, подаваемые из формирователя 36 пилотного и внедренного сигнала. Модулятор 38 ОМЧР затем формирует символ ОМЧР в области времени, который передает в процессор 40 вставки защиты для генерирования интервала защиты между символами, и затем в цифровой и аналоговый преобразователь 42 и, наконец, в усилитель радиочастоты в блоке 44 предварительной КТ (РЧ, радиочастотной) обработки для передачи, в конечном итоге, передатчиком КОМЧР через антенну 46.
Предоставление режима 16к
Для формирования нового режима 16к должны быть определены, например, несколько элементов, один из которых представляет собой перемежитель 33 символа 16к. Блок 28 отображения бита на совокупность, перемежитель 33 символа и построитель 32 фрейма более подробно показаны на фиг. 2.
Как пояснялось выше, настоящее изобретение обеспечивает возможность предоставления квазиоптимального отображения символов данных на сигналы поднесущей ОМЧР. В соответствии с примерной технологией, предусмотрен перемежитель символов, который выполняет оптимальное отображение символов входных данных на сигналы поднесущей КОМЧР в соответствии с кодом перестановки и полиномом генератора, который был проверен путем анализа с помощью моделирования.
На фиг. 2 представлена более подробная примерная иллюстрация блока 28 отображения бита на совокупность символа и построителя 32 фрейма для иллюстрации примерного варианта воплощения настоящей технологией. Биты данных, принятые из перемежителя 26 битов через канал 62, группируют в наборы битов, которые требуется отобразить на ячейку данных, в соответствии с количеством битов на
- 4 014629 символ, предусмотренным схемой модуляции. Группы битов, которые формируют слово данных, подают параллельно через каналы 64 передачи данных в процессор 66 отображения. Процессор 66 отображения затем выбирает один из символов данных, в соответствии с заранее назначенным отображением. Точка совокупности представлена действительным и мнимым компонентами, которые подают во входной канал 29, как один из наборов входных данных для построителя 32 фрейма.
Построитель 32 фрейма принимает ячейки данных из блока 28 отображения бита на совокупность через канал 29 вместе с ячейками данных из других каналов 31. После построения фрейма из множества последовательностей ячейки КОМЧР ячейку каждого символа КОМЧР затем записывают в запоминающее устройство 100 перемежителя и считывают из запоминающего устройства 100 перемежителя, в соответствии с адресами записи и адресами считывания, генерируемыми генератором 102 адреса. В соответствии с порядком записи и считывания получают перемежение ячеек данных путем генерирования соответствующих адресов. Работа генератора 102 адреса и запоминающего устройства 100 перемежителя будут более подробно описаны ниже, со ссылкой на фиг. 3, 4 и 5. Ячейки данных после перемежения затем комбинируют с пилотными символами и символами синхронизации, принятыми из формирователя 36 пилотного и внедренного сигнала в построителе 37 символов ОМЧР, для формирования символа КОМЧР, который подают в модулятор 38 ОМЧР, как пояснялось выше.
Перемежитель
На фиг. 3 предоставлен пример частей перемежителя 33 символов, который иллюстрирует настоящую технологию перемежения символов. На фиг. 3 ячейки входных данных из построителя 32 фрейма записывают в запоминающее устройство 100 перемежителя. Ячейки данных записывают в запоминающее устройство 100 перемежителя в соответствии с адресом записи, который поступает из генератора 102 адреса по каналу 104, и считывают из запоминающего устройства 100 перемежителя в соответствии со считанным адресом, поданным из генератора 102 адреса по каналу 106. Генератор 102 адреса генерирует адрес записи и адрес считывания, как поясняется ниже, в зависимости от того, является ли символ КОМЧР нечетным или четным, что идентифицируется по сигналу, подаваемому из канала 108, и в зависимости от выбранного режима, который идентифицируют по сигналу, поступающему из канала 110. Как пояснялось выше, режим может представлять один из режима 1к, режима 2к, режима 4к, режима 8к, режима 16к или режима 32к. Как поясняется ниже, адрес записи и адрес считывания генерируют поразному для четных и нечетных символов ОМЧР, как пояснялось со ссылкой на фиг. 4, которая предоставляет собой пример воплощения запоминающего устройства 100 перемежителя. Как пояснялось выше, перемежение выполняют по-разному для четных и нечетных символов КОМЧР, которые представляют собой последовательные первый и второй символы КОМЧР.
В примере, показанном на фиг. 4, запоминающее устройство перемежителя показано, как содержащее верхнюю часть 100, иллюстрирующую работу запоминающего устройства перемежителя в передатчике, и нижнюю часть 340, которая иллюстрирует работу запоминающего устройства перемежителя в приемнике. Перемежитель 100 и блок 340 устранения перемежения показаны вместе на фиг. 4, для наглядности при описании их работы. Как показано на фиг. 4, представление связи между перемежителем 100 и блоком 340 устранения перемежения через другие устройства и через канал передачи было упрощено и представлено как секция 140 между перемежителем 100 и блоком 340 устранения перемежения. Работа перемежителя 100 описана в следующих параграфах.
Хотя на фиг. 4 представлен пример только четырех ячеек входных данных их для примера четырех сигналов поднесущей символа КОМЧР, следует понимать, что методика, иллюстрируемая на фиг. 4, может быть расширена на большее количество поднесущих, например, на 756 для режима 1к, 1512 для режима 2к, 3024 для режима 4к и 6048 для режима 8к, 12096 для режима 16к и 24192 для режима 32к.
Входная и выходная адресация запоминающего устройства 100 перемежителя, показанного на фиг. 4, представлены для четных и нечетных символов. Для четных символов КОМЧР ячейки данных отбирают из входного канала 77 и записывают в запоминающее устройство перемежителя 124.1, в соответствии с последовательностью адресов 120, сгенерированной для каждого символа КОМЧР с помощью генератора 102 адреса. Адреса записи применяют для четного символа таким образом, что, как представлено, перемежение выполняют путем перестановки адресов записи. Поэтому, для каждого символа после перемежения у(й(ц)) = у'(ц).
Для нечетных символов используют то же запоминающее устройство 124.2 перемежителя. Однако, как показано на фиг. 4, для нечетных символов порядок 132 записи представляет собой ту же последовательность адресов, использовавшуюся для считывания предыдущего четного символа 126. Это свойство позволяет воплотить перемежитель для четных и нечетных символов так, что в нем будет использоваться только одно запоминающее устройство 100 перемежителя, в котором предусмотрена операция считывания, выполняемая для заданного адреса перед операцией записи. Ячейки данных, записанные в запоминающее устройство 124 перемежителя во время нечетных символов, затем считывают в последовательности 134, генерируемой генератором 102 адреса для следующего символа КОМЧР и так далее. Таким образом, генерируют только один адрес на символ, при этом считывание в запоминающее устройство и запись из запоминающего устройства для нечетных/четных символов КОМЧР выполняют одновременно.
В общем, как представлено на фиг. 4, после того, как будет рассчитан набор адресов Н(ц) для всех
- 5 014629 активных поднесущих, входной вектор Υ' = (у0', у\, у'2 ... у·-..·,,,,,,· - 1') обрабатывают для получения вектора Υ = (у0, У12 -Уитах-1) перемежения, определенного по:
уН (с.|) = у'с.| для четных символов для с.| = 0,..., N,„.,,.-1 ус.| = у'Н (с.|) для нечетных символов для с.| = 0,,..., N,„.,,.-1
Другими словами, для четных символов ОМЧР входные слова записывают с перестановкой в запоминающее устройство и последовательно считывают, в то время как для нечетных символов, их записывают последовательно и считывают с перестановкой. В описанном выше случае перестановка Н(с.|) определена следующей таблицей:
Таблица 1. Перестановка для простого случая, когда Ν,,,,,,. =4
ч 0 1 2 3
Н(ч) 1 3 0 2
Как показано на фиг. 4, блок 340 устранения перемежения во время работы выполняет обработку, обратную обработке перемежения, применяющейся в перемежителе 100, применяя тот же набор адресов, который был сгенерирован эквивалентным генератором адреса, но применяя адреса записи в запоминающее устройство и считывания из запоминающего устройства в обратном порядке. При этом, для четных символов, адреса 342 записи в запоминающее устройство представляют собой порядок следования, в то время как адреса 344 считывания из запоминающего устройства предоставляются генератором адреса. В соответствии с этим для нечетных символов порядок 346 записи в запоминающее устройство определен из набора адресов, сгенерированных генератором адреса, в то время как считывание 348 из запоминающего устройства представляет собой порядок следования.
Генерирования адреса для режима 16к
Блок-схема алгоритма, используемого для генерирования функции Н(ц) перестановки, представлена на фиг. 5 для режима 16к.
Вариант воплощения генератора 102 адреса для режима 16к показан на фиг. 5. На фиг. 5 линейный сдвиговый регистр с обратной связью сформирован с помощью тринадцати каскадов 200 регистра и логического элемента 202 исключающее ИЛИ (хог), который соединен с каскадами сдвигового регистра 200 в соответствии с полиномом генератора. Поэтому, в соответствии с содержанием сдвигового регистра 200, следующий бит сдвигового регистра будет получен на выходе логического элемента 202 исключающее ИЛИ, в результате применения операции исключающее ИЛИ к содержанию сдвиговых регистров Е[0], К[1], Е[4], Е[5], Е[9], Е[11], в соответствии с полиномом генератора
ФН [ой ад® адз® КчПЧ
В соответствии с полиномом генератора, псевдослучайную последовательность битов генерируют из содержания сдвигового регистра 200. Однако, для генерирования адреса для режима 16к, как представлено на чертеже, предусмотрена схема 210 перестановки, которая выполняет эффективную перестановку порядка битов в пределах сдвигового регистра 200.1 из порядка Ρ'ί|η| в порядок К)[и] на выходе схемы 210 перестановки. Тринадцать битов с выхода схемы 210 перестановки затем подают по соответствующему каналу 212, к которому добавляют старший значимый бит через канал 214, который предоставлен блоком 218 переключателя. Адрес четырнадцатого бита, поэтому, генерируют по каналу 212. Однако, для обеспечения аутентичности адреса, схема 216 проверки адреса анализирует сгенерированный адрес для определения, не превышает ли он заданное максимальное значение. Заданное максимальное значение может соответствовать максимальному количеству сигналов поднесущих, которые доступны для символов данных в символе КОМЧР, доступном для режима, в котором его используют. Однако перемежитель для режима 16к также можно использовать для других режимов, таким образом, что генератор 102 адреса также можно использовать для режима 2к, режима 4к, режима 8к и режима 16к, с соответствующей регулировкой максимального действительного адреса. Генератор адреса для режима 16к также можно использовать для режима 32к путем генерирования первого набора адресов до 16к, и с последующим генерированием второго набора адресов с фиксированным смещением для отображения символов данных на оставшиеся поднесущие из пространства адресов 16к-32к.
Если сгенерированный адрес превышает заданное максимальное значение, тогда генерируют сигнал управления с помощью модуля 216 проверки адреса и подают через соответствующий канал 220 в модуль 224 управления. Если сгенерированный адрес превышает заданное максимальное значение, тогда этот адрес отбрасывают, и новый адрес генерируют для конкретного символа.
Для режима 16к (ΝΓ - 1) битовое слово Β'ί(-1) определяют при ΝΓ = 1од2 Мтах, где Мтах =16384 при использовании БЕЗЕ (ЛСРО, линейный сдвиговый регистр с обратной связью).
Полиномы, используемые для генерирования этой последовательности, представляют собой:
Режим 16к:
где 1 изменяется от 0 до Мтах-1
После того, как одно слово Е', будет сгенерировано, это слово Е'1 проходит через обработку пере- 6 014629 становки для получения другого битового слова (ΝΓ - 1), которое называется К1. Слово К, получают из К'1 путем перестановки битов, представленной следующим образом:
В качестве примера, это означает, что для режима 16к, номер 12 бита Β'ί передают в положении бита номер 8 для К1.
Адрес Н(с|) затем получают из Кт, используя следующее уравнение:
н-1
1^ = (1111042)-2^+ ХВД-21 я»
Часть (ί той2) · 2Νγ-1 в приведенном выше уравнении представлена на фиг. 5 с помощью блока Т 218 переключателя.
Проверку адресов затем выполняют по Н(с|) для проверки, что сгенерированный адрес находится в пределах диапазона приемлемых адресов: если (Н(д) < Νηαχ), где Νη3Χ = 12096, например, в режиме 16к, тогда адрес является действительным. Если адрес не действителен, модуль управления информируют об этом, и он пытается сгенерировать новый Н(с.|). последовательно увеличивая индекс ί.
Роль блока переключения состоит в том, чтобы обеспечить отсутствие адреса, превышающего Νη3Χ дважды в ряду. Эффект этого состоит в том, что если будет сгенерировано превышающее значение, это означает, что М8В (СЗБ, старший значимый бит) (то есть, бит переключения) адреса Н(д) равен единице. Таким образом, следующее генерируемое значение будет иметь СЗБ, установленный равным нулю, что обеспечивает получение действительного адреса.
Следующие уравнения суммируют общее поведение и помогают понять циклическую структуру этого алгоритма:
ς-0;
Гог (ί = 0; ί <Мпцу; ί = ί +1) { ОД-башОМ***1
>0
Анализ, поддерживающий генератор адреса для режима 16к
Выбор полинома генератора и кода перестановки, пояснявшихся выше для генератора 102 адреса в режиме 16к, был идентифицирован следующим анализом моделирования относительных рабочих характеристик перемежителя. Относительные рабочие характеристики перемежителя были оценены с использованием относительной способности перемежителя разделять последовательные символы или качества перемежения. Как пояснялось выше, эффективное перемежение должно быть выполнено, как для четных, так и для нечетных символов для использования единственного запоминающего устройства перемежителя. Относительная мера качества перемежителя может быть определена путем определения расстояния Ό (в количестве поднесущих). Критерий С выбирают для идентификации количества поднесущих, которые находятся на расстоянии <Ό на выходе перемежителя, которые были на расстоянии <Ό на входе перемежителя. При этом количество поднесущих для каждого расстояния Ό затем взвешивают в отношении соответствующего расстояния. Критерий С оценивают, как для четных, так и для нечетных символов КОМЧР. Минимизация С позволяет получить перемежитель исключительного качества.
I 1 где Н.теп(й) и Ν,,,ι,ιΜ) представляют собой количество поднесущих для четного и нечетного символа, соответственно, на выходе перемежителя, который остается в пределах промежутка й между поднесу щими.
Анализ перемежителя, идентифицированного выше для режима 16к, для значения Ό = 5, показан на фиг. 6(а) для четных символов КОМЧР и на фиг. 6(Ь) для нечетного символа КОМЧР. В соответствии с приведенным выше анализом, значение С для кода перестановки, идентифицированного выше для режима 16к, формирует значение С = 22,43, которое представляет собой взвешенное количество поднесущих с символами, которые разделены друг от друга на пять или меньше на выходе, в соответствии с приведенным выше уравнением, составляло 22,43.
Соответствующий анализ представлен на фиг. 6(с) для альтернативного кода перестановки для четных символов КОМЧР, для нечетных символов КОМЧР на фиг. 6 (й). Как можно видеть при сравнении с результатами, полученными на фиг. 6(а) и 6(Ь), присутствует множество компонентов, которые представляют символы, разделенные малыми расстояниями, такими как Ό = 1 и Ό = 2, по сравнению с ре- 7 014629 зультатами, показанными на фиг. 6(а) и 6(Ь), это иллюстрирует то, что код перестановки, идентифицированный выше для режима 16к, позволяет получить перемежитель исключительного качества.
Альтернативные коды перестановки
Ниже представлены следующие девять альтернативных возможных кодов для положений ([п]В1, битов, где п = 1-9, которые, как оказалось, обеспечивают перемежитель символов с хорошим качеством, которое определяется по критерию С, идентифицированному выше.
положения бита КД 12 И 10 9 8 7 6 5 4 3 2 1 0
положения бита [1]В, 7 12 5 8 9 1 2 3 4 10 6 И 0
положения бита [2]1Д 8 5 4 9 2 3 0 1 6 11 7 12 10
положения бита [3}Т<, 7 5 6 9 11 2 3 0 8 4 1 12 10
положения бита [4]¾ 11 5 10 4 2 1 0 7 12 8 9 6 3
положения бита [5]Кд 3 9 4 10 0 6 1 5 8 11 7 2 12
положения бита [б]К| 4 6 3 2 0 7 1 5 8 10 12 9 11
положения бита [7]К| 10 4 3 2 1 8 0 6 7 9 11 5 12
положения бита [8]К; 10 4 11 3 7 1 5 0 2 12 8 6 9
положения бита [9]К) 2 4 11 9 0 10 1 7 8 6 12 3 5
Перестановка битов для режима 16к
Приемник
На фиг. 7 показана примерная иллюстрация приемника, который можно использовать с настоящей технологией. Как показано на фиг. 7, сигнал КОМЧР принимают с помощью антенны 300 и детектируют с помощью тюнера 302, и преобразуют в цифровую форму с помощью аналого-цифрового преобразователя 304. Процессор 306 удаления защитного интервала удаляет защитный интервал из принятого символа КОМЧР перед восстановлением данных из символа КОМЧР, используя процессор 308 быстрого преобразования Фурье (БПФ, БПФ) в комбинации с блоком оценки канала и процессором 310 коррекции, которые работают совместно с модулем 311 декодирования внедренного сигнала, в соответствии с известными технологиями. Демодулированные данные восстанавливают из блока 312 отображения и подают в блок 314 удаления перемежения символов, который во время работы выполняет обратное отображение принятых символов данных для повторного генерирования выходного потока данных с устраненным перемежением данных.
Блок 314 удаления перемежения символов сформирован из устройства обработки данных, такого, как показан на фиг. 7, с запоминающим устройством 540 перемежителя и генератором 542 адреса. Запоминающее устройство перемежителя представляет собой такое устройство, как показано на фиг. 4, и работает, как уже описано выше, для устранения перемежения путем использования наборов адресов, сгенерированных генератором 542 адреса. Генератор 542 адреса сформирован, как показано на фиг. 8, и выполнен с возможностью генерировать соответствующие адреса для отображения символов данных, восстановленных из каждых сигналов поднесущих КОМЧР, на выходной поток данных.
Остальные части приемника КОМЧР, показанного на фиг. 7, предусмотрены для выполнения декодирования 318 коррекции ошибок, для коррекции ошибок и восстановления оценки исходных данных.
Одно из преимуществ, предоставляемых настоящим описанием, как для приемника, так и для передатчика, состоит в том, что перемежитель символов и блок устранения перемежения символов, работающие в приемниках и передатчиках, можно переключать между режимами 1к, 2к, 4к, 8к, 16к и 32к, изменяя полиномы генератора и порядок перестановки. Следовательно, генератор 542 адреса, показанный на фиг. 8, включает в себя входной сигнал 544, обеспечивающий показатель режима, а также входной сигнал 546, обозначающий, следуют ли нечетные/четные символы КОМЧР. Таким образом, обеспечивается гибкий вариант воплощения, поскольку перемежитель символов и блок устранения перемежения могут быть сформированы, как показано на фиг. 3 и 8, с таким генератором адреса, как представлено на фиг. 5. Генератор адреса поэтому может быть адаптирован к разным режимам путем изменения полиномов генератора и порядков перестановки, обозначенных для каждого из режимов. Например, это может быть выполнено с использованием изменения программных средств. В качестве альтернативы, в других вариантах воплощения внедренный сигнал, обозначающий режим передачи ЦНТВ2, можно детектировать в приемнике в модуле 311 обработки внедренных сигналов и использовать для автоматического конфигурирования блока устранения перемежения символов в соответствии с детектированным режимом.
В качестве альтернативы, как отмечено выше, разные перемежители можно использовать в разных
- 8 014629 режимах путем простой адаптации максимального разрешенного адреса в соответствии с используемым режимом.
Оптимальное использование нечетных перемежителей
Как показано на фиг. 4, два символа обработки перемежения, один для четных символов КОМЧР и один для нечетных символов КОМЧР, позволяют уменьшить объем памяти, используемой во время перемежения. В примере, показанном на фиг. 4, порядок записи нечетного символа совпадает с порядком считывания четного символа, поэтому, пока выполняется считывание нечетного символа из запоминающего устройства, четный символ может быть записан в местоположение, из которого только что было произведено считывание; после этого, когда четный символ считывают из запоминающего устройства, следующий нечетный символ может быть записан в местоположение, из которого только что было выполнено считывание.
Как отмечено выше, во время экспериментального анализа рабочей характеристики перемежителей (используя критерий С, как определено выше) и, например, как показано на фиг. 9 (а) и фиг. 9 (Ь), было определено, что схемы перемежения, разработанные для перемежителей 2к и 8к символов для ЦНТВ и перемежителя 4к символов для ЦТВМ, работают лучше с нечетными символами, чем с четными символами. Таким образом, по результатам оценки рабочих характеристик перемежителей, например, таких, как показаны на фиг. 9 (а) и 9 (Ь), определили, что нечетные перемежители работают лучше, чем четные перемежители. Это можно видеть при сравнении фиг. 9 (а), на которой показаны результаты перемежителя для четных символов и фиг. 6 (Ь), на которой иллюстрируются результаты для нечетных символов; можно видеть, что среднее расстояние между поднесущими на выходе перемежителя, которые располагались рядом на входе перемежителя, больше у перемежителя для нечетных символов, чем у перемежителя для четных символов.
Как можно видеть, количество памяти перемежителя, требуемой для воплощения перемежителя символов, зависит от количества символов данных, которые следует отображать на символы несущих КОМЧР. Таким образом, перемежитель символов для режима 16к требует половины памяти, требуемой для воплощения перемежителя символов для режима 32к, и, аналогично, объем памяти, требуемой для воплощения перемежителя символов 8к, составляет половину того, что требуется для воплощения перемежителя 16к. Поэтому, когда передатчик или приемник выполнены с возможностью воплощения перемежителя символов для режима, в котором установлено максимальное количество символов данных, которые могут быть перенесены на символ ОМЧР, тогда такой приемник или передатчик будет включать в себя достаточно памяти для воплощения двух обработок нечетного перемежения для любого другого режима, что обеспечивает половину или меньше, чем половину поднесущих на символ ОМЧР в этом заданном максимальном режиме. Например, приемник или передатчик, включающий в себя перемежитель 32к, будет иметь достаточно памяти для размещения двух обработок нечетного перемежения 16к, каждая со своей собственной памятью объемом 16к.
Поэтому для получения на практике лучших рабочих характеристик обработки нечетного перемежения, перемежитель символов, выполненный с возможностью работы в множестве режимов модуляции, может быть сформирован так, что используется только обработка нечетного перемежения символов в режиме, который содержит половину или меньше, чем половину количества поднесущих в максимальном режиме, которое представляет собой максимальное количество поднесущих на символ ОМЧР. Такой максимальный режим поэтому устанавливает максимальную емкость памяти. Например, в передатчике/приемнике, позволяющем работать в режиме 32к, при работе в режиме с меньшим количеством несущих (то есть, 16к, 8к, 4к или 1к), вместо использования отдельных обработок четного и нечетного перемежения символов, можно использовать два нечетных перемежителя.
Иллюстрация адаптации перемежителя 33 символов показана на фиг. 3, в то время как на фиг. 10 показано только перемежение входных символов данных по поднесущим символов ОМЧР, только в режиме нечетного перемежения. Перемежитель 33.1 символов точно соответствует перемежителю 33 символов, показанному на фиг. 3, за исключением того, что генератор 102.1 адреса выполнен с возможностью выполнять только обработку нечетного перемежения. Для примера, показанного на фиг. 10, перемежитель 33.1 символов работает в режиме, в котором количество символов данных, которые можно передавать с помощью одного символа ОМЧР, меньше, чем половина максимального количества, которое может переносить символ ОМЧР в режиме работы с наибольшим количеством поднесущих на символ ОМЧР. При этом перемежитель 33.1 символов был выполнен с возможностью разделять память 100 перемежителя. Для настоящей иллюстрации, показанной на фиг. 10, память 100 перемежителя затем разделяют на две части 401, 402. В качестве иллюстрации перемежителя 33.1 символов, работающего в режиме, в котором символы данных отображают на символы ОМЧР, используя обработку нечетного перемежения, на фиг. 10 предоставлен вид с покомпонентным представлением каждой половины памяти 401, 402 перемежителя. Покомпонентное представление обеспечивает иллюстрацию нечетного режима перемежения, которая представлена для стороны передатчика для четырех символов А, В, С, Ό, воспроизведенных на фиг. 4. Таким образом, как показано на фиг. 10, для последовательных наборов первых и вторых символов данных, символы данных записывают в запоминающее устройство 401, 402 перемежителя в порядке следования и считывают в соответствии с адресами, генерируемыми генератором 102 адреса в
- 9 014629 переставленном порядке, в соответствии с адресами, генерируемыми генератором адреса, как описано выше. Таким образом, как показано на фиг. 10, поскольку обработка нечетного перемежения выполняется для последовательных наборов из первых и вторых наборов символов данных, память перемежителя должна быть разделена на две части. Символы из первого набора символов данных записывают в первую половину памяти 401 перемежителя, и символы из второго набора символов данных записывают во вторую часть памяти 402 перемежителя, поскольку перемежитель символов больше не способен повторно использовать одни и те же части памяти перемежителя символов, как использовалось при работе в режиме четных и нечетных символов перемежения.
Соответствующий пример перемежителя в приемнике, который показан на фиг. 8, но выполнен с возможностью обработки только нечетного перемежения, показан на фиг. 11. Как показано на фиг. 11, запоминающее устройство 340 перемежителя разделено на две половины 410, 412, и генератор 542 адреса выполнен с возможностью записи символов данных в память перемежителя и считывания символов данных из памяти перемежителя в соответствующие части запоминающего устройства 410, 402 для последовательных наборов символов данных, для воплощения обработки только нечетного перемежения. Поэтому в соответствии представлением, показанным на фиг. 10, на фиг. 11 представлено отображение обработки перемежения, которую выполняют в приемнике и которая показана на фиг. 4, в виде с покомпонентным представлением, который соответствует как первой, так и второй половине запоминающего устройства 410, 412 перемежения. Таким образом, первый набор символов данных записывают в первую часть запоминающего устройства 410 перемежителя в порядке перестановки, определенном в соответствии с адресами, сгенерированными генератором 542 адреса, как показано в виде порядка записи символов данных, который обеспечивает последовательность записи 1, 3, 0, 2. Как представлено, символы данных затем считывают из первой части запоминающего устройства 410 перемежителя в порядке следования, восстанавливая, таким образом, исходную последовательность А, В, С, Ό.
В соответствии с этим второй последующий набор символов данных, которые восстанавливают из последовательного символа ОМЧР, записывают во вторую половину запоминающего устройства 412 перемежителя в соответствии с адресами, сгенерированными генератором 542 адреса, в порядке перестановки, и считывают в выходной поток данных в порядке следования.
В одном примере адреса, сгенерированные для первого набора символов данных, для записи в первую половину запоминающего устройства 410 перемежителя, можно повторно использовать для записи второго последующего набора символов данных в запоминающее устройство 412 перемежителя. В соответствии с этим передатчик также может повторно использовать адреса, сгенерированные для одной половины перемежителя для первого набора символов данных, для считывания второго набора символов данных, которые были записаны во вторую половину запоминающего устройства в порядке следования.
Использование последовательности перестановок
В одном примере генератор адреса может применять различный код перестановки из набора кодов перестановки для последовательных символов ОМЧР. Используя последовательность перестановок в перемежителе, генератор адреса уменьшает вероятность того, что какой-либо бит данных, поступающий в перемежитель, не будет всегда модулировать одну и ту же поднесущую в символе ОМЧР. В другом примере можно использовать два генератора адресов, один, генерирующий адреса для первого набора символов данных и первой половины запоминающего устройства, и второй, генерирующий другую последовательность адресов для второго набора символов данных и второй половины запоминающего устройства. Два генератора адресов могут отличаться выбором кода перестановки из таблицы хороших перестановок, представленной, например, выше.
Например, можно использовать циклическую последовательность, таким образом, что отличающийся код перестановки в наборе кодов перестановки последовательности будет использоваться для последовательных символов ОМЧР и затем повторяться. Такая циклическая последовательность может, например, иметь длину два или четыре. Например, в перемежителе символов 16к последовательность из двух кодов перестановки, которые циклически повторяют для каждого символа ОМЧР, может представлять собой, например
84320 И 1 5 12 10679
7953 11 1 402 12 10 8 6 в то время как последовательность из четырех кодов перестановки может представлять собой
8432011 1 5 12 10679
7953 11 1 402 12 108 6 б 11 7523 0 1 10 8 1294 5 12903 1024678 11 1
Переключение одного кода перестановки на другой может осуществляться в соответствии с изменением сигнала нечетный/четный, индицируемого по каналу 108 управления. В ответ модуль 224 управления изменяет код перестановки в схеме 210 кода перестановки через линию 111 управления.
Например, в перемежителе символов 1к, два кода перестановки могут представлять собой следую- 10 014629 щие:
в то время как четыре кода перестановки могут представлять собой следующие:
Другие комбинации последовательностей возможны для режимов 2к, 4к и 8к несущей или даже для режима 0,5к несущей. Например, следующие коды перестановки для каждого из режимов 0,5к, 2к, 4к и 8к обеспечивают хорошую декорреляцию символов, и их можно использовать циклически для генерирования смещения адресов, сгенерированных генератором адреса для каждого из соответствующих режимов.
Режим 2к:
Режим 4к:
Режим 8к:
Для кодов перестановки, обозначенных выше, первые два можно использовать в двух последовательных циклах, в то время как все четыре можно использовать для четырех последовательных циклов. Кроме того, некоторые дополнительные последовательности из четырех кодов перестановки, которые циклически повторяются для обеспечения смещения генератора адреса, для получения хорошей декорреляции символов перестановки (некоторые являются общими с приведенными выше) представлены ниже.
Режим 0,5к:
Режим 2к:
- 11 014629
Режим 4к:
710 581249036**
627 10 8034195
3412706859
0895 10463217
Режим 8к:
11 3 0 108 6924 I 7*
107605 2 1 394 11
369274 105 108
108 1 7560 114293 *эти перестановки соответствуют стандарту ЦНТВ ** эти перестановки соответствуют стандарту ЦТВМ
Примеры генераторов адреса и соответствующих перемежителей для режимов 2к, 4к и 8к раскрыты в нашей, одновременно находящейся на рассмотрении заявки на патент Великобритании № 04251667.4, содержание которой включено здесь в качестве ссылочного документа. Генератор адреса для режима 0,5к раскрыт в нашей, одновременно находящейся на рассмотрении заявки на патент Великобритании № 0722553.5.
Различные дополнительны аспекты свойств настоящего изобретения определены в независимых пунктах формулы изобретения. Различные модификации могут быть выполнены для вариантов воплощения, описанных выше, без выхода за пределы объема настоящего изобретения. В частности, примерное представление полинома генератора и порядка перестановки, которые использовались для представления аспектов изобретения, не предназначены для ограничения и продолжаются на эквивалентные формы полинома генератора и порядок перестановки.
Следует понимать, что передатчик и приемник, показанные на фиг. 1 и 7, соответственно, предоставлены только как иллюстрация и не предназначены для ограничения. Например, следует понимать, что положение перемежителя символов и блока устранения перемежения относительно, например, перемежителя битов и блока отображения и блока устранения отображения могут быть изменены. Следует понимать, что эффект, вносимый перемежителем и блоком устранения перемежения, не меняется в зависимости от его относительного положения, хотя перемежитель может выполнять перемежение ГО (синфазно и в квадратуре) символов вместо ν-битных векторов. Соответствующие изменения могут быть выполнены в приемнике. В соответствии с этим перемежитель и блок устранения перемежения могут работать с разными типами данных и могут быть установлены в других местах, а не в положениях, описанных в примерных вариантах воплощения.
Как пояснялось выше, коды перестановки и полином генератора перемежителя, которые были описаны со ссылкой на вариант воплощения конкретного режима, в равной степени можно применять к другим режимам, путем изменения заданного максимального разрешенного адреса в соответствии с количеством несущих для этого режима.
В соответствии с одним вариантом воплощения приемника в него включено устройство обработки данных, которое во время работы отображает символы данных, принятые из заданного количества сигналов поднесущих ортогональных мультиплексированных с частотным разделением ОМЧР символов в выходной поток данных, заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы, и символы данных разделяют на первые наборы символов данных и вторые наборы символов данных. Устройство обработки данных содержит перемежитель, который во время работы выполнен с возможностью осуществлять обработку нечетного перемежения, которая выполняет перемежение с первыми наборами символов данных из сигналов поднесущих первых символов ОМЧР в выходной поток данных, и обработку четного перемежения, при которой осуществляется перемежение вторых наборов символов данных из сигналов поднесущих вторых символов ОМЧР в выходные потоки данных. Обработка нечетного перемежения включает в себя запись первых наборов символов данных, полученных из сигналов поднесущих первых символов ОМЧР, в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и считывание первых наборов символов данных из запоминающего устройства перемежителя в соответствии с порядком следования в выходной поток данных. Обработка четного перемежения включает в себя запись вторых наборов символов данных, полученных из сигналов поднесущих вторых символов ОМЧР, в запоминающее устройство перемежителя в соответствии с порядком следования, и считывание вторых наборов символов данных из запоминающего устройства перемежителя в соответствии с порядком, определенным кодом перестановки, в выходной поток данных, таким образом, что в то время, как символы данных из первого набора считывают из мест расположения в запоминающем устройстве перемежителя, символы данных из второ
- 12 014629 го набора могут быть записаны в места положения, из которых только что было произведено считывание, и когда символы данных из второго набора считывают из мест положения в запоминающем устройстве перемежителя, символы данных из следующего первого набора могут быть записаны в места положения, в которых только что было произведено считывание. Когда режим модуляции представляет собой режим, который включает в себя половину или меньше, чем половину количества сигналов поднесущих, чем общее количество поднесущих символов ОМЧР для переноса символов данных, которые могут быть размещены в запоминающем устройстве перемежителя, устройство обработки данных во время работы выполнено с возможностью осуществлять перемежение символов данных как из первого, так и из второго наборов в соответствии с обработкой нечетного перемежения из первых и вторых символов ОМЧР.
Как отмечено выше, варианты воплощения настоящего изобретения можно применять со стандартами ΌνΒ (ЦТВ), такими как ЦНТВ, ЦНТВ2 и ЦТВМ, которые приведены здесь в качестве ссылочного материала. Например, варианты воплощения настоящего изобретения могут использоваться в передатчике или приемнике, который работает в соответствии со стандартом ЦНТВ2, как определено в соответствии со стандартом ΕΤ8Ι (Европейский институт стандартизации в области телекоммуникации) ΕΝ В 302 755, хотя следует понимать, что настоящее изобретение не ограничивается применением с ЦТВ и может быть расширено на другие стандарты для передачи или приема как для фиксированной, так и для мобильной связи. В других примерных вариантах воплощения настоящее изобретение можно применять со стандартом кабельной передачи данных, известным как ΌνΒ-Ο2 (ЦТВ-К2).
В дополнение к примерным вариантам воплощения, описанным выше, и к аспектам и свойствам изобретения, определенным в приложенной формуле изобретения, другие варианты воплощения могут обеспечивать устройство обработки данных, которое работает для отображения входных символов, предназначенных для передачи на соответствующее количество сигналов поднесущих ортогонально мультиплексированных с частотным разделением (ОМЧР) символов. Заданное количество сигналов поднесущих соответствует режиму модуляции, и входные символы включают в себя нечетные символы данных и четные символы данных. Устройство обработки данных содержит перемежитель, который во время работы выполняет первую обработку перемежения, в которой осуществляется перемежение нечетных входных символов данных на сигналы поднесущей, и обработку четного перемежения, в которой выполняют перемежение четных входных символов данных на сигналы поднесущих, причем при первой обработке нечетного перемежения и при обработке четного перемежения выполняют считывание в запоминающее устройство перемежителя и считывание из запоминающего устройства перемежителя символов данных для отображения на сигналы поднесущих ОМЧР, причем считывание из запоминающего устройства выполняется в другом порядке, чем считывание в запоминающее устройство, таким образом, что когда нечетный символ считывают из места расположения в запоминающем устройстве, четный символ может быть записан в местоположение, из которого только что было произведено считывание и, когда четный символ считывают из места положения в запоминающем устройстве, следующий нечетный символ может быть записан в местоположение, из которого только что было произведено считывание, при этом обработка выполняет считывание в запоминающее устройство перемежителя и считывание из запоминающего устройства перемежителя нечетных символов в соответствии со схемой нечетного перемежения, и обработка четного перемежения состоит в считывании в запоминающее устройство и считывании из запоминающего устройства перемежителя четных символов данных в соответствии со схемой четного перемежения. Когда режим модуляции представляет собой режим, который включает в себя половину или меньше, чем половину количества сигналов поднесущих, чем общее количество поднесущих, которые могут быть размещены в запоминающем устройстве перемежителя, устройство данных во время работы может назначать часть запоминающего устройства перемежения для первой обработки нечетного перемежения и назначать вторую часть запоминающего устройства перемежения для второй обработки нечетного перемежения, которая работает в соответствии с первой, причем при второй обработке нечетного перемежения выполняют перемежение четных входных символов.
В соответствии с другим примерным вариантом воплощения устройство обработки данных выполнено с возможностью отображать входные символы, которые предназначены для передачи в заданное количество сигналов поднесущих ортогонального мультиплексированного с частотным разделением (ОМЧР) символа. Заданное количество сигналов поднесущих соответствует режиму модуляции, и входные символы включают в себя первые символы данных для отображения на первый символ ОМЧР и вторые символы данных для отображения на второй символ ОМЧР. Устройство обработки данных содержит перемежитель, который выполняет обработку нечетного перемежения, которая осуществляет перемежение первых входных символов данных на сигналы поднесущих, и обработку четного перемежения, которая выполняет перемежение вторых входных символов данных на сигналы поднесущих, при этом обработка нечетного перемежения записывает первые входные символы данных в запоминающее устройство перемежителя в соответствии с порядком следования первых входных символов данных и считывает первые символы данных из запоминающего устройства перемежителя на сигналы поднесущей в соответствии с порядком, определенным кодом перестановки, обработка четного перемежения записывает вторые входные символы данных в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и считывает вторые символы данных из запоминающего устройства
- 13 014629 перемежителя на сигналы поднесущей в соответствии с порядком следования, таким образом, что в то время как первые входные символы данных считывают из определенного местоположения в запоминающем устройстве перемежителя, второй символ данных может быть записан в местоположение, из которого только что было произведено считывание, и когда второй символ считывают из определенного местоположения в запоминающем устройстве перемежителя, следующий первый символ может быть записан в местоположение, из которого только что было произведено считывание. Когда режим модуляции представляет собой режим, который включает в себя половину или меньше, чем половину количества сигналов поднесущих, чем общее количество поднесущих, которые могут быть размещены в запоминающем устройстве перемежителя, устройство обработки данных выполняет перемежение как первых, так и вторых входных символов в соответствии с обработкой нечетного перемежения.
Другой примерный вариант воплощения может быть направлен на способ отображения входных символов, предназначенных для передачи, на заданное количество сигналов поднесущих ортогонально мультиплексированных с частотным разделением (ОМЧР) символов. Способ содержит следующее: отображают первые символы данных на первый символ ОМЧР и отображают вторые символы данных на второй символ ОМЧР. Отображение выполняют в соответствии с обработкой нечетного перемежения, при которой осуществляется перемежение первых входных символов данных на сигналы поднесущих, и обработкой четного перемежения, при которой осуществляется перемежение вторых входных символов данных на сигналы поднесущих, причем обработка нечетного перемежения записывает первые входные символы данных в запоминающее устройство перемежителя в соответствии с порядком следования первых входных символов данных и считывает первые символы данных из запоминающего устройства перемежителя на сигналы поднесущих в соответствии с порядком, определенным кодом перестановки, обработка четного перемежения записывает вторые входные символы данных в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и считывает вторые символы данных из запоминающего устройства перемежителя на сигналы поднесущих в соответствии с порядком следования, таким образом, что, в то время как первый символ входных данных считывают из определенного места положения в запоминающем устройстве перемежителя, второй символ может быть записан в местоположение, из которого только что было произведено считывание, когда второй символ считывают из определенного местоположения в запоминающем устройстве перемежителя, первый символ может быть записан в местоположение, из которого только что было произведено считывание, и когда режим модуляции представляет собой режим, который включает в себя половину или меньше, чем половину количества сигналов поднесущих, чем общее количество поднесущих, которые могут быть размещены в запоминающем устройстве перемежителя, перемежение как для первого, так и для второго входных символов осуществляют в соответствии с обработкой нечетного перемежения.

Claims (40)

  1. ФОРМУЛА ИЗОБРЕТЕНИЯ
    1. Устройство обработки данных, выполненное с возможностью отображения входных символов данных, предназначенных для передачи, на заданное количество сигналов поднесущих ортогонально мультиплексированных с частотным разделением (ОМЧР) символов, причем заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы, и символы входных данных включают в себя первые наборы символов входных данных и вторые наборы символов входных данных, при этом устройство обработки данных содержит перемежитель, выполненный с возможностью выполнения процесса нечетного перемежения, при котором осуществляется перемежение первых наборов символов входных данных на сигналы поднесущих первых символов ОМЧР, и процесса четного перемежения, при котором осуществляется перемежение вторых наборов символов входных данных на сигналы поднесущих вторых символов ОМЧР, причем процесс нечетного перемежения включает следующие этапы:
    записывают первые наборы символов входных данных в запоминающее устройство перемежителя в соответствии с порядком следования первых наборов символов входных данных и считывают первые наборы символов данных из запоминающего устройства перемежителя на сигналы поднесущих первых символов ОМЧР в соответствии с порядком, определенным кодом перестановки, и процесс четного перемежения включает следующие этапы:
    записывают вторые наборы символов входных данных в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и считывают вторые наборы символов данных из запоминающего устройства перемежителя на сигналы поднесущих вторых символов ОМЧР в соответствии с порядком следования таким образом, что, в то время как символы входных данных из первого набора считывают из мест расположения в запоминающем устройстве перемежителя, символы входных данных из второго набора могут быть записаны в места расположения, из которых только что было произведено считывание, и когда символы входных данных из второго набора считывают из мест расположения в запоминающем устройстве перемежителя, символы входных данных из следующего первого набора могут быть записаны в места расположения, из
    - 14 014629 которых только что было произведено считывание, характеризующееся тем, что устройство обработки данных выполнено с возможностью перемежения символов входных данных как из первого, так и из второго наборов в соответствии с процессом нечетного перемежения по первым и вторым символам ОМЧР, когда режим модуляции представляет собой режим, который включает в себя половину или меньше чем половину количества сигналов поднесущих, чем общее количество поднесущих в символах ОМЧР для переноса символов входных данных, которые могут быть размещены в запоминающем устройстве перемежителя.
  2. 2. Устройство обработки данных по п.1, в котором перемежитель включает в себя контроллер, генератор адреса и запоминающее устройство перемежителя, причем контроллер управляет генератором адреса для генерирования адресов во время процесса нечетного перемежения для считывания первых наборов символов данных из запоминающего устройства перемежителя на сигналы поднесущей первого или первого и второго символа ОМЧР в соответствии с порядком, определенным кодом перестановки, и во время процесса четного перемежения для записи вторых символов входных данных в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки.
  3. 3. Устройство обработки данных по п.1, в котором генератор адреса включает в себя линейный сдвиговый регистр обратной связи, включающий в себя заданное количество каскадов регистра, и который генерирует псевдослучайную последовательность битов в соответствии с полиномом генератора, схему перестановки, выполненную с возможностью принимать содержимое каскадов сдвигового регистра и переставлять биты, представленные в каскадах регистра, в соответствии с кодом перестановки для формирования адресов одной из несущих ОМЧР и модуль управления, работающий в комбинации со схемой проверки адресов, для повторного генерирования адреса, когда сгенерированный адрес превышает заданный максимальный действительный адрес, причем заданный максимальный действительный адрес устанавливают в соответствии с режимом модуляции.
  4. 4. Устройство обработки данных по п.1, в котором минимальный размер запоминающего устройства перемежителя может быть предоставлен в соответствии с максимальным количеством входных символов данных, которые могут быть перенесены на поднесущих символов ОМЧР, которые доступны для переноса входных символов данных в любом из рабочих режимов.
  5. 5. Устройство обработки данных по п.1, в котором в рабочем режиме, который обеспечивает максимальное количество поднесущих на символ ОМЧР, перемежитель выполнен с возможностью использовать доступное запоминающее устройство перемежителя в соответствии с процессом нечетного перемежения и процессом четного перемежения для считывания входных символов данных из мест расположения в запоминающем устройстве перемежителя и записи символов входных данных в места расположения, из которых только что было произведено считывание, и при работе в любом другом режиме, в котором количество поднесущих составляет половину или меньше чем половину количества сигналов поднесущих, предназначенных для переноса символов входных данных на символ ОМЧР, перемежитель работает, выполняя процесс нечетного перемежения для считывания символов входных данных из первых мест расположения в запоминающем устройстве перемежителя и записи символов входных данных в запоминающее устройство перемежителя во вторых местах расположения, причем вторые места расположения отличаются от первых мест расположения.
  6. 6. Устройство обработки данных по п.5, в котором режим работы, который обеспечивает максимальное количество поднесущих на символ ОМЧР, представляет собой режим 32к.
  7. 7. Устройство обработки данных по п.6, в котором другие режимы включают в себя один или больше из режимов 2к, 4к, 8к и 16к.
  8. 8. Устройство обработки данных по п.1, в котором устройство обработки данных изменяет код перестановки, который используют для формирования адресов, с одного символа ОМЧР на другой.
  9. 9. Способ отображения символов входных данных, предназначенных для передачи, на заданное количество сигналов поднесущих ортогонально мультиплексированных с частотным разделением (ОМЧР) символов, причем заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы, и символы входных данных включают в себя первые наборы символов входных данных и вторые наборы символов входных данных, при этом способ содержит следующие этапы:
    выполняют перемежение в соответствии с процессом нечетного перемежения, при которм осуществляют перемежение первых наборов символов входных данных на сигналы поднесущих первых символов ОМЧР, и в соответствии с процессом четного перемежения, при котором осуществляют перемежение вторых наборов символов входных данных на сигналы поднесущих вторых символов ОМЧР, причем процесс нечетного перемежения включает следующие этапы:
    записывают первые наборы символов входных данных в запоминающее устройство перемежителя в соответствии с порядком следования первых наборов символов входных данных и считывают первые наборы символов данных из запоминающего устройства перемежителя на сигналы поднесущей первых символов ОМЧР в соответствии с порядком, определенным кодом перестанов
    - 15 014629 ки, и процесс четного перемежения включает следующие этапы:
    записывают вторые наборы символов входных данных в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и считывают вторые наборы символов входных данных из запоминающего устройства перемежителя на сигналы поднесущих вторых символов ОМЧР в соответствии с порядком следования, при этом перемежение выполняют таким образом, что, в то время как символы входных данных из первого набора считывают из мест расположения в запоминающем устройстве перемежителя, символы входных данных из второго набора могут быть записаны в места расположения, из которых только что было произведено считывание, и когда символы входных данных из второго набора считывают из мест расположения в запоминающем устройстве перемежителя, символы входных данных из следующего первого набора могут быть записаны в места расположения, из которых только что было произведено считывание, характеризующийся тем, что осуществляют перемежение символов входных данных как из первого, так и из второго наборов в соответствии с обработкой нечетного перемежения на первые и вторые символы ОМЧР, когда режим модуляции представляет собой режим, который включает в себя половину или меньше чем половину количества сигналов поднесущих, чем общее количество поднесущих в символах ОМЧР для переноса символов входных данных, которые могут быть размещены в запоминающем устройстве перемежителя.
  10. 10. Способ по п.9, в котором перемежение состоит в следующем:
    генерируют адреса, используя генератор адреса, во время процесса нечетного перемежения для считывания первого или первого и второго наборов символов входных данных из запоминающего устройства перемежителя на сигналы поднесущей первого символа ОМЧР в соответствии с порядком, определенным кодом перестановки, и используют сгенерированные адреса во время обработки четного перемежения для записи вторых символов входных данных в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки.
  11. 11. Способ по п.9, в котором генерирование адреса, используя генератор адреса, состоит в следующем:
    генерируют псевдослучайную последовательность битов, используя линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра и полином генератора, принимают содержимое каскадов сдвигового регистра, выполняют перестановку битов, представленных в каскадах сдвигового регистра, в соответствии с кодом перестановки для формирования адресов одной из поднесущих ОМЧР и выполняют повторное генерирование адреса, когда сгенерированный адрес превышает заданный максимальный действительный адрес, причем заданный максимальный действительный адрес устанавливают в соответствии с режимом модуляции.
  12. 12. Способ по п.9, в котором минимальный размер запоминающего устройства перемежителя может быть предоставлен в соответствии с максимальным количеством символов входных данных, которые могут быть перенесены по поднесущим символов ОМЧР, которые доступны для переноса символов входных данных в любом из режимов работы.
  13. 13. Способ по п.9, в котором при работе в режиме работы, который обеспечивает максимальное количество поднесущих на символ ОМЧР, перемежение заключается в следующем:
    используют доступное запоминающее устройство перемежителя в соответствии с процессом нечетного перемежения и процессом четного перемежения для считывания символов входных данных из мест расположения в запоминающем устройстве перемежителя и записи символов входных данных в места расположения, из которых только что было произведено считывание, и при работе в любом другом режиме, в котором количество поднесущих составляет половину или меньше чем половину от количества поднесущих для переноса символов входных данных на символ ОМЧР, нечетное перемежение заключается в следующем:
    считывают первые наборы символов входных данных из первых мест расположения в запоминающем устройстве перемежителя и записывают вторые наборы символов входных данных в запоминающее устройство перемежителя во вторые места расположения, причем вторые места расположения отличаются от первых мест расположения.
  14. 14. Способ по п.13, в котором режим работы, который обеспечивает максимальное количество поднесущих на символ ОМЧР, представляет собой режим 32к.
  15. 15. Способ по п.14, в котором другие режимы включают в себя один или больше из режимов 2к, 4к, 8к и 16к.
  16. 16. Способ по п.9, заключающийся в следующем: изменяют код перестановки для формирования адресов с одного символа ОМЧР на другой.
  17. 17. Передатчик, предназначенный для передачи данных, с использованием ортогонального мультиплексирования с частотным разделением (ОМЧР), содержащий
    - 16 014629 устройство обработки данных, выполненное с возможностью отображения символов входных данных, предназначенных для передачи, на заданное количество сигналов поднесущих ортогонально мультиплексированных с частотным разделением ОМЧР символов, причем заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы, и символы входных данных включают в себя первые наборы символов входных данных и вторые наборы символов входных данных, при этом устройство обработки данных содержит перемежитель, выполненный с возможностью выполнения процесса нечетного перемежения, при котором осуществляют перемежение первых наборов символов входных данных, на сигналы поднесущих первых символов ОМЧР, и процесса четного перемежения, при котором осуществляется перемежение вторых наборов символов входных данных на сигналы поднесущих вторых символов ОМЧР, причем процесс нечетного перемежения содержит следующие этапы:
    записывают первые наборы символов входных данных в запоминающее устройство перемежителя в соответствии с порядком следования первых наборов символов входных данных и считывают первые наборы символов данных из запоминающего устройства перемежителя на сигналы поднесущих первых символов ОМЧР в соответствии с порядком, определенным кодом перестановки, и процесс четного перемежения содержит следующие этапы:
    записывают вторые наборы символов входных данных в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и считывают вторые наборы символов данных из запоминающего устройства перемежителя на сигналы поднесущих вторых символов ОМЧР в соответствии с порядком следования таким образом, что, в то время как символы входных данных из первого набора считывают из мест расположения в запоминающем устройстве перемежителя, символы входных данных из второго набора могут быть записаны в места расположения, из которых только что было произведено считывание, и когда символы входных данных из второго набора считывают из мест расположения в запоминающем устройстве перемежителя, символы входных данных из следующего первого набора могут быть записаны в места расположения, из которых только что было произведено считывание, характеризующийся тем, что устройство обработки данных выполнено с возможностью осуществлять перемежение символов входных данных как из первого, так и из второго наборов в соответствии с процессом нечетного перемежения по первым и вторым символам ОМЧР, когда режим модуляции представляет собой режим, который включает в себя половину или меньше чем половину количества сигналов поднесущих, чем общее количество поднесущих в символах ОМЧР, для переноса символов входных данных, которые могут быть размещены в запоминающем устройстве перемежителя.
  18. 18. Передатчик по п.17, в котором передатчик выполнен с возможностью передавать данные в соответствии со стандартом Цифрового телевизионного вещания, такого как стандарт Цифрового наземного телевизионного вещания, стандарт Цифрового наземного вещания для мобильных телефонов или стандарт Цифрового наземного вещания 2.
  19. 19. Способ передачи данных с использованием ортогонального мультиплексирования с частотным разделением (ОМЧР), содержащий этапы, на которых принимают символы входных данных, предназначенные для передачи на заданном количестве сигналов поднесущих ортогонально мультиплексированных с частотным разделением ОМЧР символов, причем заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы, и символы входных данных включают в себя первые наборы символов входных данных и вторые наборы символов входных данных, выполняют перемежение в соответствии с процессом нечетного перемежения, при котором осуществляется перемежение первых наборов символов входных данных на сигналы поднесущих первых символов ОМЧР и в соответствии с процессом четного перемежения, при котором осуществляется перемежение вторых наборов символов входных данных на сигналы поднесущих вторых символов ОМЧР, причем процесс нечетного перемежения содержит следующие этапы:
    записывают первые наборы символов входных данных в запоминающее устройство перемежителя в соответствии с порядком следования первых наборов символов входных данных и считывают первые наборы символов данных из запоминающего устройства перемежителя на сигналы поднесущих первых символов ОМЧР в соответствии с порядком, определенным кодом перестановки, и процесс четного перемежения содержит следующие этапы:
    записывают вторые наборы символов входных данных в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и считывают вторые наборы символов входных данных из запоминающего устройства перемежителя на сигналы поднесущих вторых символов ОМЧР в соответствии с порядком следования, при этом перемежение выполняют таким образом, что, в то время как символы входных данных из первого набора
    - 17 014629 считывают из мест расположения в запоминающем устройстве перемежителя, символы входных данных из второго набора могут быть записаны в места расположения, из которых только что было произведено считывание, и когда символы входных данных из второго набора считывают из мест расположения в запоминающем устройстве перемежителя, символы входных данных из следующего первого набора могут быть записаны в места расположения, из которых только что было произведено считывание, при этом выполняют перемежение символов входных данных как из первого, так и из второго наборов в соответствии с процессом нечетного перемежения на первые и вторые символы ОМЧР, когда режим модуляции представляет собой режим, который включает в себя половину или меньше чем половину количества сигналов поднесущих, чем общее количество поднесущих в символах ОМЧР для переноса символов входных данных, которые могут быть размещены в запоминающем устройстве перемежителя.
  20. 20. Способ передачи по п.19, в котором передачу символов данных, считанных из запоминающего устройства, с использованием поднесущих ОМЧР выполняют в соответствии со стандартом Цифрового телевизионного вещания, такого как стандарт Цифрового наземного телевизионного вещания, стандарт Цифрового наземного вещания для мобильных телефонов или стандарт Цифрового наземного вещания 2.
  21. 21. Устройство обработки данных, выполненное с возможностью отображения символов данных, принимаемых из заданного количества сигналов поднесущих ортогонально мультиплексированных с частотным разделением (ОМЧР) символов на поток выходных данных, причем заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы, и символы данных разделяют на первые наборы символов данных и вторые наборы символов данных, при этом устройство обработки данных содержит:
    перемежитель, выполненный с возможностью выполнения процесса нечетного перемежения, при котором выполняют перемежение первых наборов символов данных из сигналов поднесущей первых символов ОМЧР в поток выходных данных, и процесса четного перемежения, при котором осуществляют перемежение вторых наборов символов данных из сигналов поднесущих вторых символов ОМЧР в выходной поток данных, причем процесс нечетного перемежения содержит следующие этапы:
    записывают первые наборы символов данных, полученных из сигналов поднесущих первых символов ОМЧР, в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и считывают первые наборы символов данных из запоминающего устройства перемежителя в соответствии с порядком следования в выходной поток данных, и процесс четного перемежения содержит следующие этапы:
    записывают вторые наборы символов данных, полученных из сигналов поднесущих вторых символов ОМЧР, в запоминающее устройство перемежителя в соответствии с порядком следования, и считывают вторые наборы символов данных из запоминающего устройства перемежителя в соответствии с порядком, определенным кодом перестановки, в выходной поток данных таким образом, что, в то время как символы данных из первого набора считывают из мест расположения в запоминающем устройстве перемежителя, символы данных из второго набора могут быть записаны в места расположения, из которых только что было произведено считывание, и когда символы данных из второго набора считывают из мест расположения в запоминающем устройстве перемежителя, символы данных из следующего первого набора могут быть записаны в места расположения, в которых только что было произведено считывание, характеризующееся тем, что устройство обработки данных выполнено с возможностью выполнять перемежение символов данных как из первого, так и из второго наборов в соответствии с процессом нечетного перемежения из первых и вторых символов ОМЧР, когда режим модуляции представляет собой режим, который включает в себя половину или меньше чем половину количества сигналов поднесущих, чем общее количество поднесущих в символах ОМЧР, для переноса символов данных, которые могут быть размещены в запоминающем устройстве перемежителя.
  22. 22. Устройство обработки данных по п.21, в котором перемежитель включает в себя контроллер, генератор адреса и запоминающее устройство перемежителя, причем контроллер выполнен с возможностью управлять генератором адреса для генерирования адресов во время процесса нечетного перемежения, для записи первых наборов символов данных из сигналов поднесущих первых символов ОМЧР в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и во время процесса четного перемежения для считывания вторых наборов символов данных из запоминающего устройства перемежителя в соответствии с порядком, определенным кодом перестановки, в выходной поток данных.
  23. 23. Устройство обработки данных по п.21, в котором генератор адреса включает в себя линейный сдвиговый регистр с обратной связью, включающий в себя заданное количество каскадов регистра и во время работы выполненный с возможностью генерировать псевдослучайную последовательность битов в соответствии с полиномом генератора, схему перестановки, выполненную с возможностью приема содержания каскадов сдвигового регистра и перестановки битов, присутствующих в каскадах регистра, в соответствии с кодом перестановки для формирования адресов одной из несущих ОМЧР, и модуль управления, выполненный с возможностью в комбинации со схемой проверки адреса реге
    - 18 014629 нерировать адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, причем заданный максимальный действительный адрес установлен в соответствии с режимом модуляции.
  24. 24. Устройство обработки данных по п.21, в котором минимальный размер запоминающего устройства перемежителя может быть предусмотрен в соответствии с максимальным количеством входных символов данных, которые могут быть перенесены по поднесущим символов ОМЧР, которые доступны для переноса символов входных данных в любом из режимов работы.
  25. 25. Устройство обработки данных по п.21, в котором в режиме работы, который обеспечивает максимальное количество поднесущих на символ ОМЧР, перемежитель выполнен с возможностью использовать доступное запоминающее устройство перемежителя в соответствии с процессом нечетного перемежения и процессом четного перемежения для обеспечения возможности считывания символов данных из мест расположений в запоминающем устройстве перемежителя и записи символов данных из мест расположения, из которых только что было произведено считывание, и при работе в любом другом режиме, в котором количество поднесущих составляет половину или меньше чем половину количества поднесущих, для переноса символов данных на символ ОМЧР, и выполнен с возможностью работы при процессе нечетного перемежения для считывания первых наборов символов данных из первых мест расположения в запоминающем устройстве перемежителя и записи вторых наборов символов данных в запоминающее устройство перемежителя во вторых местах расположения, причем вторые места расположения отличаются от первых мест расположения.
  26. 26. Устройство обработки данных по п.25, в котором режим работы, который обеспечивает максимальное количество поднесущих на символ ОМЧР, представляет собой режим 32к.
  27. 27. Устройство обработки данных по п.26, в котором другие режимы включают в себя один или больше из режимов 2к, 4к, 8к и 16к.
  28. 28. Устройство обработки данных по п.21, в котором устройство обработки данных изменяет код перестановки, который используется для формирования адресов с одного символа ОМЧР на другой.
  29. 29. Способ отображения символов данных, принятых из заданного количества сигналов поднесущих ортогонально мультиплексированных с частотным разделением (ОМЧР) символов, в поток выходных данных, причем заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы, и символы данных содержат первые наборы символов данных и вторые наборы символов данных, содержащий этапы, на которых выполняют перемежение в соответствии с процессом нечетного перемежения, при котором обеспечивается перемежение первых наборов символов данных из сигналов поднесущих первых символов ОМЧР в выходной поток данных, и в соответствии с процессом четного перемежения, при котором выполняют перемежение вторых наборов символов данных из сигналов поднесущей вторых символов ОМЧР в выходной поток данных, причем процесс нечетного перемежения содержит следующие этапы:
    записывают первые наборы символов данных, восстановленных из сигналов поднесущих первых символов ОМЧР, в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и считывают первые наборы символов данных из запоминающего устройства перемежителя в соответствии с порядком следования в выходной поток данных, и процесс четного перемежения содержит следующие этапы:
    записывают вторые наборы символов данных, полученных из сигналов поднесущих вторых символов ОМЧР, в запоминающее устройство перемежителя в соответствии с порядком следования и считывают вторые наборы символов данных из запоминающего устройства перемежителя в соответствии с порядком, определенным кодом перестановки, в выходной поток данных таким образом, что, в то время как символы данных из первого набора считывают из мест расположения в запоминающем устройстве перемежителя, символы данных из второго набора могут быть записаны в местах расположения, из которых только что было произведено считывание, и когда символы данных из второго набора считывают из мест расположения в запоминающем устройстве перемежителя, символы данных из следующего первого набора могут быть записаны в места расположения, из которых только что было произведено считывание, характеризующийся тем, что когда режим модуляции представляет собой режим, который включает в себя половину или меньше чем половину количества сигналов поднесущих, чем общее количество поднесущих в символах ОМЧР, для переноса символов данных, которые могут быть размещены в запоминающем устройстве перемежителя, перемежение дополнительно содержит этап, на котором выполняют перемежение символов данных как из первого, так и из второго наборов в соответствии с процессом нечетного перемежения из первого и второго символов ОМЧР.
  30. 30. Способ по п.29, в котором перемежение включает в себя этапы, на которых генерируют адреса, используя генератор адреса во время процесса нечетного перемежения, для записи первого или первого и второго наборов символов данных из сигналов поднесущих первых символов ОМЧР в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и используют сгенерированные адреса во время процесса четного перемежения для считывания вторых наборов символов данных из запоминающего устройства перемежителя в соответствии с порядком, определенным
    - 19 014629 кодом перестановки, в выходной поток данных.
  31. 31. Способ по п.29, в котором генерирование адресов с использованием генератора адреса заключается в следующем:
    генерируют псевдослучайную последовательность битов с использованием линейного сдвигового регистра с обратной связью, включающего в себя заданное количество каскадов регистра и полином генератора, выполняют перестановку битов, присутствующих в каскадах регистра, в соответствии с кодом перестановки для формирования адресов одной из поднесущих ОМЧР и повторно генерируют адрес, когда сгенерированный адрес превышает заданный максимальный действительный адрес, причем заданный максимальный действительный адрес установлен в соответствии с режимом модуляции.
  32. 32. Способ по п.29, в котором минимальный размер запоминающего устройства перемежителя может быть получен в соответствии с максимальным количеством символов входных данных, которые могут быть перенесены по поднесущим символам ОМЧР, которые доступны для переноса символов входных данных в любом из режимов работы.
  33. 33. Способ по п.29, в котором перемежение заключается в следующем:
    при работе в режиме работы, который обеспечивает максимальное количество поднесущих на символ ОМЧР, используют доступное запоминающее устройство перемежителя в соответствии с процессом нечетного перемежения и процессом четного перемежения для выполнения считывания символов данных из мест расположения в запоминающем устройстве перемежителя и записи символов данных в запоминающее устройство перемежителя из мест расположений, из которых только что было произведено считывание, и при работе в любом другом режиме, в котором количество поднесущих составляет половину или меньше чем половину количества поднесущих для переноса символов данных на символ ОМЧР, осуществляют перемежение в соответствии с процессом нечетного перемежения для считывания первых наборов символов данных из первых мест расположения в запоминающем устройстве перемежителя и запись второго набора символов данных в запоминающее устройство перемежителя во вторых местах расположения, причем вторые места расположения отличаются от первых мест расположения.
  34. 34. Способ по п.33, в котором режим работы, который обеспечивает максимальное количество поднесущих на символ ОМЧР, представляет собой режим 32к.
  35. 35. Способ по п.34, в котором другие режимы включают в себя один или больше из режимов 2к, 4к, 8к и 16к.
  36. 36. Способ по п.29, заключающийся в следующем: изменяют код перестановки для формирования адресов из одного символа ОМЧР в другой.
  37. 37. Приемник, предназначенный для приема данных, используя ортогональное мультиплексирование с частотным разделением (ОМЧР), содержащий устройство обработки данных, выполненное с возможностью отображать символы данных, принятые из заданного количества сигналов поднесущих ОМЧР символов на выходной поток данных, причем заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы, и символы данных разделяют на первые наборы символов данных и вторые наборы символов данных, при этом устройство обработки данных содержит перемежитель, выполненный с возможностью выполнения процесса нечетного перемежения, при котором выполняют перемежение первых наборов символов данных из сигналов поднесущей первых символов ОМЧР в выходной поток данных, и процесс четного перемежения, при котором выполняют перемежение вторых наборов символов данных из сигналов поднесущей вторых символов ОМЧР в выходной поток данных, причем процесс нечетного перемежения содержит следующие этапы:
    записывают первые наборы символов данных, принятых из сигналов поднесущей первых символов ОМЧР, в запоминающее устройство перемежителя в соответствии с порядком, определенным кодом перестановки, и считывают первые наборы символов данных из запоминающего устройства перемежителя в соответствии с порядком следования в выходном потоке данных, и процесс четного перемежения содержит следующие этапы:
    записывают вторые наборы символов данных, восстановленных из сигналов поднесущей вторых символов ОМЧР, в запоминающее устройство перемежителя в соответствии с порядком следования и считывают вторые наборы символов данных из запоминающего устройства перемежителя в соответствии с порядком, определенным кодом перестановки, в выходном потоке данных таким образом, что, в то время как символы данных из первого набора считывают из мест расположения в запоминающем устройстве перемежителя, символы данных из второго набора могут быть записаны в места расположения, из которых только что было произведено считывание, и когда символы данных из второго набора считывают из мест расположения в запоминающем устройстве перемежителя, символы данных из следующего первого набора могут быть записаны в места расположения, из которых только что было про
    - 20 014629 изведено считывание, характеризующийся тем, что устройство обработки данных выполнено с возможностью перемежения символов данных как из первого, так и из второго наборов в соответствии с процессом нечетного перемежения из первого и второго символов ОМЧР, когда режим модуляции представляет собой режим, который включает в себя половину или меньше чем половину количества сигналов поднесущих, чем общее количество поднесущих в символах ОМЧР, для переноса символов данных, которые могут быть размещены в запоминающем устройстве перемежителя.
  38. 38. Приемник по п.37, в котором приемник принимает данные в соответствии со стандартом Цифрового телевизионного вещания, такого как стандарт Цифрового наземного телевизионного вещания, стандарт Цифрового наземного вещания для мобильных телефонов или стандарт Цифрового наземного вещания 2.
  39. 39. Способ приема данных из ортогонально мультиплексированных с частотным разделением (ОМЧР) символов, содержащий этапы на которых принимают заданное количество символов данных из заданного количества сигналов поднесущей из каждого из символов ОМЧР, для формирования выходного потока данных, причем заданное количество сигналов поднесущих определяют в соответствии с одним из множества режимов работы и символов данных, содержащих первые наборы символов данных и вторые наборы символов данных, выполняют перемежение в соответствии с процессом нечетного перемежения, при котором выполняют перемежение первых наборов символов данных из сигналов поднесущей первых символов ОМЧР в выходной поток данных, и в соответствии с процессом четного перемежения, при котором выполняют перемежение вторых наборов символов данных из сигналов поднесущей вторых символов ОМЧР в выходной поток данных, при этом процесс нечетного перемежения содержит следующие этапы:
    записывают первые наборы символов данных, восстановленных из сигналов поднесущей первых символов ОМЧР, в запоминающем устройстве перемежителя в соответствии с порядком, определенным с помощью кода перестановки, и считывают первые наборы символов данных из запоминающего устройства перемежителя в соответствии с порядком следования в выходной поток данных, и процесс четного перемежения содержит следующие этапы:
    записывают вторые наборы символов данных, полученных из сигналов поднесущих вторых символов ОМЧР, в запоминающее устройство перемежителя в соответствии с порядком следования и считывают вторые наборы символов данных из запоминающего устройства перемежителя в соответствии с порядком, определенным кодом перестановки, в выходной поток данных таким образом, что, в то время как символы данных из первого набора считывают из мест расположения в запоминающем устройстве перемежителя, символы данных из второго набора могут быть записаны в места расположения, из которых только что было произведено считывание, и когда символы данных из второго набора считывают из мест расположения в запоминающем устройстве перемежителя, символы данных из следующего первого набора могут быть записаны в места расположения, из которых только что было произведено считывание, характеризующийся тем, что когда режим модуляции представляет собой режим, который включает в себя половину или меньше чем половину количества сигналов поднесущих, чем общее количество поднесущих в символах ОМЧР, для переноса символов данных, которые могут быть размещены с помощью запоминающего устройства перемежителя, перемежение содержит этап, на котором выполняют перемежение символов данных как из первого, так и из второго наборов, в соответствии с обработкой нечетного перемежения из первого и второго символов ОМЧР.
  40. 40. Способ приема по п.39, в котором прием заданного количества символов данных из символа ОМЧР выполняют для приема данных в соответствии со стандартом Цифрового телевизионного вещания, такого как стандарт Цифрового наземного телевизионного вещания, стандарт Цифрового наземного вещания для мобильных телефонов или стандарт Цифрового наземного вещания 2.
EA200802077A 2007-10-30 2008-10-29 Устройство и способ обработки данных EA014629B1 (ru)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB0721269.9A GB2454193B (en) 2007-10-30 2007-10-30 Data processing apparatus and method
GB0721271A GB2454195A (en) 2007-10-30 2007-10-30 Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver
GB0722645A GB2455071A (en) 2007-10-30 2007-11-19 Memory efficient data symbol interleaver which adaptively applies odd only, or odd and even interleaving processes, depending on OFDM mode
GB0722728A GB2454267A (en) 2007-10-30 2007-11-20 DVB interleaver for odd/even symbol streams splits memory for sub-carrier number up to half maximum/has common memory and immediate location reuse otherwise

Publications (2)

Publication Number Publication Date
EA200802077A1 EA200802077A1 (ru) 2009-06-30
EA014629B1 true EA014629B1 (ru) 2010-12-30

Family

ID=40084079

Family Applications (1)

Application Number Title Priority Date Filing Date
EA200802077A EA014629B1 (ru) 2007-10-30 2008-10-29 Устройство и способ обработки данных

Country Status (14)

Country Link
US (11) US8155178B2 (ru)
EP (8) EP2469785B1 (ru)
JP (2) JP5252552B2 (ru)
KR (4) KR101464760B1 (ru)
CN (1) CN103401830B (ru)
AT (2) ATE550858T1 (ru)
AU (1) AU2008229928B2 (ru)
DK (5) DK2056468T3 (ru)
EA (1) EA014629B1 (ru)
ES (7) ES2753158T3 (ru)
GB (3) GB2454308B (ru)
PL (6) PL2056468T3 (ru)
PT (5) PT2056463E (ru)
TW (4) TWI440341B (ru)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
GB2454196B (en) * 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
US8155178B2 (en) 2007-10-30 2012-04-10 Sony Corporation 16k mode interleaver in a digital video broadcasting (DVB) standard
KR101439384B1 (ko) * 2007-06-01 2014-09-17 삼성전자주식회사 Ofdm 신호 송신 장치 및 방법
PL2204002T3 (pl) 2007-10-30 2013-08-30 Sony Corp Urządzenie i sposób przetwarzania danych
ES2399157T3 (es) 2007-10-30 2013-03-26 Sony Corporation Aparato y método de procesamiento de datos
PL2056472T3 (pl) 2007-10-30 2010-05-31 Sony Corp Urządzenie i sposób do przetwarzania danych
GB2460459B (en) 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
GB0916001D0 (en) * 2009-09-11 2009-10-28 Univ Edinburgh Inter-carrier modulation
CN101923458B (zh) * 2010-07-30 2013-09-18 苏州科山微电子科技有限公司 一种可任意选择除率范围的小数除法器
KR101388517B1 (ko) * 2010-10-19 2014-04-23 전북대학교산학협력단 심볼 인터리버를 이용한 통신 방법 및 장치
JP5703839B2 (ja) 2011-02-28 2015-04-22 ソニー株式会社 送信装置、情報処理方法、プログラム、および送信システム
EP2525496A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2536054A1 (en) * 2011-06-16 2012-12-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Transmitter and receiver using non-adjacent component interleaving
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
GB2512392A (en) 2013-03-28 2014-10-01 Sony Corp Transmitter and method of transmitting
US20140294124A1 (en) 2013-03-28 2014-10-02 Sony Corporation Transmitter and method of transmitting and receiver and method of detecting ofdm signals
EP2958319B1 (en) 2013-05-09 2018-10-31 LG Electronics Inc. Broadcast signal transmission and reception apparatus and methods therefor
CN105340262B (zh) 2013-06-19 2018-07-27 Lg 电子株式会社 传输广播信号的装置、接收广播信号的装置、传输广播信号的方法和接收广播信号的方法
GB2515801A (en) * 2013-07-04 2015-01-07 Sony Corp Transmitter and receiver and methods of transmitting and receiving
CN105723716B (zh) 2013-11-11 2020-02-21 Lg 电子株式会社 发送广播信号的装置、接收广播信号的装置、发送广播信号的方法以及接收广播信号的方法
RU2673122C1 (ru) 2013-11-20 2018-11-22 Хуавэй Текнолоджиз Ко., Лтд. Способ и устройство обработки полярного кода
US9210022B2 (en) 2013-11-25 2015-12-08 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast, signals, method for transmitting broadcast signals and method for receiving broadcast signals
JP6567548B2 (ja) * 2014-04-21 2019-08-28 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
CA3060546C (en) * 2014-08-07 2022-03-15 ONE Media, LLC Dynamic configuration of a flexible orthogonal frequency division multiplexing phy transport data frame
MX2017001613A (es) 2014-08-07 2018-01-24 Coherent Logix Inc Tamas de radio de multipartición.
CN104333527B (zh) * 2014-11-26 2019-05-21 西安烽火电子科技有限责任公司 一种飞机用cofdm调制解调方法
GB2533308A (en) * 2014-12-15 2016-06-22 Sony Corp Transmitter and method of transmitting and receiver and method of receiving
WO2016125968A1 (ko) * 2015-02-06 2016-08-11 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US10034026B2 (en) 2016-04-22 2018-07-24 Akila Subramaniam Device for and method of enabling the processing of a video stream
WO2018187902A1 (en) 2017-04-10 2018-10-18 Qualcomm Incorporated An efficient interleaver design for polar codes
BR112021008311A2 (pt) 2018-11-07 2021-08-03 Telefonaktiebolaget Lm Ericsson (Publ) método para um dispositivo de comunicação associado com uma transmissão sem fio, e, dispositivo de comunicação associado com uma transmissão sem fio
US20230039446A1 (en) * 2019-12-30 2023-02-09 Istanbul Medipol Universitesi Secure communication method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2216873C2 (ru) * 1997-06-19 2003-11-20 Квэлкомм Инкорпорейтед Передача цифровых сигналов посредством мультиплексирования с ортогональным частотным разделением
US20040246888A1 (en) * 2003-03-25 2004-12-09 Jean-Luc Peron Data processing apparatus and method
RU2292654C2 (ru) * 2002-08-13 2007-01-27 Нокиа Корпорейшн Символьное перемежение

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB722553A (en) 1952-06-09 1955-01-26 Johannes Ditzel Improvements in or relating to feed or delivery devices for strip material
CN1007021B (zh) 1985-04-01 1990-02-28 国际商业机器公司 通过择多检测和校正误差的方法
DK2302806T3 (da) 1995-02-01 2013-06-17 Sony Corp Flerkanalstransmission med interleaving ved adressering på stedet af RAM-hukommelse
EP1635474B1 (en) 1995-02-01 2010-10-06 Sony Corporation Data transmission with interleaving through in-place addressing of RAM memory
DE19609909A1 (de) 1996-03-14 1997-09-18 Deutsche Telekom Ag Verfahren und System zur OFDM-Mehrträger-Übertragung von digitalen Rundfunksignalen
JP2937919B2 (ja) 1997-01-16 1999-08-23 日本電気アイシーマイコンシステム株式会社 疑似乱数発生回路
EP1710951A3 (en) 1997-07-17 2006-10-25 Matsushita Electric Industrial Co., Ltd. Elliptic curve calculation apparatus capable of calculating multiples at high speed
US6353900B1 (en) * 1998-09-22 2002-03-05 Qualcomm Incorporated Coding system having state machine based interleaver
US6304985B1 (en) 1998-09-22 2001-10-16 Qualcomm Incorporated Coding system having state machine based interleaver
US6181338B1 (en) 1998-10-05 2001-01-30 International Business Machines Corporation Apparatus and method for managing windows in graphical user interface environment
US6625234B1 (en) * 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
US6314534B1 (en) * 1999-03-31 2001-11-06 Qualcomm Incorporated Generalized address generation for bit reversed random interleaving
JP2001136497A (ja) 1999-11-09 2001-05-18 Sharp Corp デジタル放送送信機及び受信機
US6944120B2 (en) 2000-04-12 2005-09-13 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Method and system for tiered digital television terrestrial broadcasting services using multi-bit-stream frequency interleaved OFDM
US7170849B1 (en) 2001-03-19 2007-01-30 Cisco Systems Wireless Networking (Australia) Pty Limited Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data
GB0110907D0 (en) * 2001-05-03 2001-06-27 British Broadcasting Corp Improvements in decoders for many carrier signals, in particular in DVB-T recievers
US7146573B2 (en) 2002-01-28 2006-12-05 International Business Machines Corporation Automatic window representation adjustment
US6975250B2 (en) 2002-05-28 2005-12-13 Broadcom Corporation Methods and systems for data manipulation
US7620111B2 (en) * 2002-08-13 2009-11-17 Nokia Corporation Symbol interleaving
US7411928B2 (en) 2002-12-03 2008-08-12 Koninklijke Philips Electronics N.V. Simplified decoder for a bit interleaved COFDM-MIMO system
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8155178B2 (en) 2007-10-30 2012-04-10 Sony Corporation 16k mode interleaver in a digital video broadcasting (DVB) standard
GB2454196B (en) 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
US7069398B2 (en) * 2003-06-20 2006-06-27 Industrial Technology Research Institute Apparatus and method for de-interleaving the interleaved data in a coded orthogonal frequency division multiplexing receiver
KR100505694B1 (ko) * 2003-07-09 2005-08-02 삼성전자주식회사 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법
US7415584B2 (en) 2003-11-26 2008-08-19 Cygnus Communications Canada Co. Interleaving input sequences to memory
ATE410830T1 (de) * 2004-03-10 2008-10-15 Ericsson Telefon Ab L M Addressgenerator für einen verschachtelungsspeicher und einen entschachtelungsspeicher
BRPI0510683A (pt) * 2004-05-13 2008-04-22 Thomson Licensing detecção de modo intercalador em um receptor de vìdeo digital
SG155171A1 (en) * 2004-07-29 2009-09-30 Qualcomm Inc System and method for interleaving
US20080317142A1 (en) * 2005-07-29 2008-12-25 Qualcomm Incorporated System and method for frequency diversity
KR100608913B1 (ko) * 2004-11-10 2006-08-09 한국전자통신연구원 직교주파수분할다중(ofdm) 송신기에서의 인터리빙장치 및 방법
US7543197B2 (en) * 2004-12-22 2009-06-02 Qualcomm Incorporated Pruned bit-reversal interleaver
TWI241779B (en) 2004-12-24 2005-10-11 Univ Nat Sun Yat Sen Symbol deinterleaver for digital video broadcasting system
TWI274258B (en) 2004-12-24 2007-02-21 Sony Taiwan Ltd Image processing system
US7395461B2 (en) * 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US7657818B2 (en) 2005-06-22 2010-02-02 Adaptive Spectrum And Signal Alignment, Inc. Dynamic minimum-memory interleaving
WO2007014043A2 (en) * 2005-07-21 2007-02-01 Wionics Research Deinterleaver and dual-viterbi decoder architecture
US8879635B2 (en) 2005-09-27 2014-11-04 Qualcomm Incorporated Methods and device for data alignment with time domain boundary
US20070206117A1 (en) 2005-10-17 2007-09-06 Qualcomm Incorporated Motion and apparatus for spatio-temporal deinterlacing aided by motion compensation for field-based video
US8654848B2 (en) 2005-10-17 2014-02-18 Qualcomm Incorporated Method and apparatus for shot detection in video streaming
US8948260B2 (en) 2005-10-17 2015-02-03 Qualcomm Incorporated Adaptive GOP structure in video streaming
US20070171280A1 (en) 2005-10-24 2007-07-26 Qualcomm Incorporated Inverse telecine algorithm based on state machine
US20070115960A1 (en) * 2005-11-04 2007-05-24 Mediatek Inc. De-interleaver for data decoding
US9131164B2 (en) 2006-04-04 2015-09-08 Qualcomm Incorporated Preprocessor method and apparatus
US7681092B2 (en) * 2006-04-11 2010-03-16 Sharp Laboratories Of America, Inc. Systems and methods for interleaving and deinterleaving data in an OFDMA-based communication system
EP1853018B1 (en) * 2006-05-03 2014-03-05 Industrial Technology Research Institute Encoding and decoding for multicarrier signals.
US7974358B2 (en) * 2006-05-03 2011-07-05 Industrial Technology Research Institute Orthogonal frequency division multiplexing (OFDM) encoding and decoding methods and systems
PL2056472T3 (pl) 2007-10-30 2010-05-31 Sony Corp Urządzenie i sposób do przetwarzania danych
ES2399157T3 (es) 2007-10-30 2013-03-26 Sony Corporation Aparato y método de procesamiento de datos
PL2204002T3 (pl) 2007-10-30 2013-08-30 Sony Corp Urządzenie i sposób przetwarzania danych
GB2460459B (en) 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
US7945746B2 (en) * 2008-06-02 2011-05-17 Newport Media, Inc. Memory sharing of time and frequency de-interleaver for ISDB-T receivers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2216873C2 (ru) * 1997-06-19 2003-11-20 Квэлкомм Инкорпорейтед Передача цифровых сигналов посредством мультиплексирования с ортогональным частотным разделением
RU2292654C2 (ru) * 2002-08-13 2007-01-27 Нокиа Корпорейшн Символьное перемежение
US20040246888A1 (en) * 2003-03-25 2004-12-09 Jean-Luc Peron Data processing apparatus and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Final draft ETSI EN 300 744 VI.5.1, Digital Video Broadcasting (DVB); Framing structure, channel coding and modulation for digital terrestrial television, European Standard Telecommunications series, 2004-06, str. 11-21 *

Also Published As

Publication number Publication date
GB0818909D0 (en) 2008-11-19
ES2753158T3 (es) 2020-04-07
US20120069922A1 (en) 2012-03-22
KR20090045097A (ko) 2009-05-07
TWI433515B (zh) 2014-04-01
EP2056468A3 (en) 2009-08-26
US10020970B2 (en) 2018-07-10
ATE550858T1 (de) 2012-04-15
USRE46550E1 (en) 2017-09-12
EA200802077A1 (ru) 2009-06-30
EP2056470B1 (en) 2012-03-21
AU2008229928A1 (en) 2009-05-14
TW200935757A (en) 2009-08-16
US8369434B2 (en) 2013-02-05
TW200935834A (en) 2009-08-16
PL2421163T3 (pl) 2013-06-28
GB2454311B (en) 2012-10-17
CN103401830B (zh) 2017-12-08
US20090110093A1 (en) 2009-04-30
GB2454311A (en) 2009-05-06
PL2056470T3 (pl) 2012-08-31
JP5252552B2 (ja) 2013-07-31
EP2469715A2 (en) 2012-06-27
US8891692B2 (en) 2014-11-18
DK2056469T3 (da) 2012-06-18
ES2441995T3 (es) 2014-02-07
EP2056469B1 (en) 2012-03-21
US8179954B2 (en) 2012-05-15
US8374269B2 (en) 2013-02-12
GB2454312B (en) 2012-10-17
US20140233681A1 (en) 2014-08-21
ES2382914T3 (es) 2012-06-14
KR101459154B1 (ko) 2014-11-07
US8737522B2 (en) 2014-05-27
EP2421166A2 (en) 2012-02-22
US20150304143A1 (en) 2015-10-22
GB2454312A (en) 2009-05-06
EP2421166A3 (en) 2012-02-29
EP2469785B1 (en) 2019-09-25
ES2403516T3 (es) 2013-05-20
KR20090045051A (ko) 2009-05-07
US20180048504A1 (en) 2018-02-15
CN103401830A (zh) 2013-11-20
AU2008229928B2 (en) 2012-02-16
JP2009112009A (ja) 2009-05-21
PL2056469T3 (pl) 2012-08-31
EP2056463B1 (en) 2013-12-04
KR20090045098A (ko) 2009-05-07
USRE48147E1 (en) 2020-08-04
ATE550833T1 (de) 2012-04-15
EP2421166B1 (en) 2013-03-13
EP2056469A1 (en) 2009-05-06
GB2454308B (en) 2009-11-18
TWI440341B (zh) 2014-06-01
DK2056463T3 (da) 2014-01-27
US20150063489A1 (en) 2015-03-05
PL2421166T3 (pl) 2013-06-28
EP2056463A2 (en) 2009-05-06
EP2056468B1 (en) 2013-07-03
KR20090045049A (ko) 2009-05-07
EP2056463A3 (en) 2009-08-26
US20130114760A1 (en) 2013-05-09
US9100251B2 (en) 2015-08-04
ES2403517T3 (es) 2013-05-20
TWI440342B (zh) 2014-06-01
PL2056463T3 (pl) 2014-03-31
EP2056470B9 (en) 2012-08-01
EP2056470A1 (en) 2009-05-06
JP2009112008A (ja) 2009-05-21
PT2056469E (pt) 2012-06-28
KR101459153B1 (ko) 2014-11-07
PT2056468E (pt) 2013-08-01
TW200935836A (en) 2009-08-16
US20120106673A1 (en) 2012-05-03
PT2056463E (pt) 2014-01-10
TWI469537B (zh) 2015-01-11
KR101464760B1 (ko) 2014-11-24
EP2469785A2 (en) 2012-06-27
EP2421163A3 (en) 2012-02-29
PT2056470E (pt) 2012-06-26
DK2056468T3 (da) 2013-08-05
EP2056468A2 (en) 2009-05-06
ES2383099T3 (es) 2012-06-18
TW200935833A (en) 2009-08-16
GB2454308A (en) 2009-05-06
DK2421166T3 (da) 2013-05-06
EP2421163B1 (en) 2013-03-13
US20090110092A1 (en) 2009-04-30
GB0819090D0 (en) 2008-11-26
EP2469785A3 (en) 2014-10-22
PT2421166E (pt) 2013-04-26
US9722835B2 (en) 2017-08-01
PL2056468T3 (pl) 2013-09-30
EP2469715B1 (en) 2019-09-25
EP2469715A3 (en) 2014-10-22
GB0819086D0 (en) 2008-11-26
KR101520965B1 (ko) 2015-05-15
EP2421163A2 (en) 2012-02-22
ES2427220T3 (es) 2013-10-29
US8155178B2 (en) 2012-04-10
JP5252553B2 (ja) 2013-07-31
DK2056470T3 (da) 2012-07-02

Similar Documents

Publication Publication Date Title
EA014629B1 (ru) Устройство и способ обработки данных
JP5253093B2 (ja) データ処理装置及び方法
US8170092B2 (en) Odd-even interleaving while changing the operating mode in a digital video broadcasting (DVB) standard
US8619890B2 (en) Data processing apparatus and method for use in a 0.5K mode interleaver in a digital video broadcasting standard including DVB-Terrestrial2
EA017061B1 (ru) Устройство и способ обработки данных
JP5248983B2 (ja) データ処理装置及び方法
EA014415B1 (ru) Устройство и способ обработки данных

Legal Events

Date Code Title Description
MM4A Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s)

Designated state(s): AM AZ KG MD TJ TM