[go: up one dir, main page]

JP2009112008A - データ処理装置及び方法 - Google Patents

データ処理装置及び方法 Download PDF

Info

Publication number
JP2009112008A
JP2009112008A JP2008277500A JP2008277500A JP2009112008A JP 2009112008 A JP2009112008 A JP 2009112008A JP 2008277500 A JP2008277500 A JP 2008277500A JP 2008277500 A JP2008277500 A JP 2008277500A JP 2009112008 A JP2009112008 A JP 2009112008A
Authority
JP
Japan
Prior art keywords
data symbols
input data
ofdm symbol
interleaver memory
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008277500A
Other languages
English (en)
Other versions
JP5252552B2 (ja
Inventor
Paul Athol Taylor Matthew
ポール アソール タイラー マシュー
Atungsiri Samuel Asanbeng
アサンベン アツングシリ サミュエル
Nicholas Wilson John
ニコラス ウィルソン ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Europe BV United Kingdom Branch
Original Assignee
Sony United Kingdom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0721269.9A external-priority patent/GB2454193B/en
Priority claimed from GB0721271A external-priority patent/GB2454195A/en
Application filed by Sony United Kingdom Ltd filed Critical Sony United Kingdom Ltd
Publication of JP2009112008A publication Critical patent/JP2009112008A/ja
Application granted granted Critical
Publication of JP5252552B2 publication Critical patent/JP5252552B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Allocation of payload; Allocation of data channels, e.g. PDSCH or PUSCH
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2739—Permutation polynomial interleaver, e.g. quadratic permutation polynomial [QPP] interleaver and quadratic congruence interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Hardware Redundancy (AREA)
  • Cosmetics (AREA)

Abstract

【課題】入力シンボルを、ＯＦＤＭシンボルのサブキャリア信号にマッピングするデータ処理装置及び方法において、インタリーバを効率的に実装する。
【解決手段】データ処理装置は、第１のセットの入力データシンボルを、第１のＯＦＤＭシンボルのサブキャリア信号にインタリーブする奇数インタリーブ処理と、第２のセットの入力データシンボルを、第２のＯＦＤＭシンボルのサブキャリア信号にインタリーブする偶数インタリーブ処理とを実行するインタリーバを具備する。奇数インタリーブ処理は、第１のセットの入力データシンボルの並び順に従って、第１のセットの入力データシンボルをインタリーバメモリに書き込み、置換コードによって規定された順序に従って、第１のセットの入力データシンボルをインタリーバメモリから第１のＯＦＤＭシンボルのサブキャリア信号に読み出すことを含む。偶数インタリーブ処理も、奇数インタリーブ処理と同様に処理される。
【選択図】図１０

Description

本発明は、入力シンボルを、ＯＦＤＭ（Orthogonal Frequency Division Multiplexed:直交周波数分割多重）シンボルのサブキャリア信号にマッピングするデータ処理装置及び方法に関する。
本発明はまた、ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信されたシンボルを、出力シンボルストリームにマッピングするデータ処理装置にも関する。
本発明の実施の形態は、ＯＦＤＭ送信機／受信機を提供し得る。
ＤＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）規格は、直交周波数分割多重（ＯＦＤＭ）を利用して、ビデオ画像及び音声を表すデータを、放送無線通信信号を介して受信機に送信する。ＤＶＢ−Ｔ規格には、２つの周知のモードがあり、これらは２Ｋモード及び８Ｋモードとして知られている。２Ｋモードは２０４８のサブキャリアを提供し、一方、８Ｋモードは８１９２のサブキャリアを提供する。同様に、ＤＶＢ−Ｈ（Digital Video Broadcasting-Handheld:）規格には、４Ｋモードが提供され、この４Ｋモードにおいては、サブキャリアの数は４０９６である。
ＤＶＢ−Ｔ又はＤＶＢ−Ｈを用いて送信されるデータの品位を改善するために、入力データシンボルがＯＦＤＭシンボルのサブキャリア信号にマッピングされるように、入力データシンボルをインタリーブするためのシンボルインタリーバが設けられる。このようなシンボルインタリーバは、アドレス生成部と共に、インタリーバメモリを有する。アドレス生成部は、各入力シンボルについてアドレスを生成する。各アドレスは、データシンボルがマッピングされるＯＦＤＭシンボルのサブキャリア信号のうちの１つを示す。２Ｋモード及び８Ｋモードの場合、ＤＶＢ−Ｔ規格では、マッピングのためのアドレスを生成する構成が開示されている。同様に、ＤＶＢ−Ｈ規格の４Ｋモードの場合、マッピングのためのアドレスを生成する構成が提供されており、また、このマッピングを実行するためのアドレス生成部が、下記特許文献１において開示されている。
このアドレス生成部は、擬似乱数ビット列を生成する線形フィードバックシフトレジスタと、置換回路とを有する。置換回路は、アドレスを生成するために、線形フィードバックシフトレジスタの保持データの順序を置換する。アドレスは、入力データシンボルをＯＦＤＭシンボルのサブキャリアにマッピングするために、インタリーバメモリに格納された入力データシンボルを搬送するためのＯＦＤＭサブキャリアのうちの１つを示す情報を提供する。同様に、受信機におけるアドレス生成部は、データシンボルを読み出して出力データストリームを形成するために、ＯＦＤＭシンボルのサブキャリアから受信したデータシンボルを格納するためのインタリーバメモリのアドレスを生成するように構成される。
欧州特許出願公開第１６６２７３９号明細書 国際公開第２００６／１３６８８３号パンフレット 米国特許出願公開第２００７／０２５０７４２号明細書 欧州特許出願公開第１４６３２５６号明細書 米国特許出願公開第２００６／０２８２７１２号明細書 国際公開第２００５／０９１５０９号パンフレット ETSI発行、"Digital Video Broadcasting (DVB);Framing structure, channel coding and modulation for digital terrestrial television"、ETSI EN 300 744 V1.4.1、2001年1月 Imed Ben Dhaou、Laszlo Horvath、"Performance analysis and low power VLSI implementation of DVB-T receiver"、［online］、1999年3月4日、［2008年3月11日検索］、インターネット<URL : http://signal.uu.se/Courses/Semabstracts/ofdm2.pdf>
ＤＶＢ−Ｔ２として知られる、地上デジタルビデオ放送規格のさらなる発展に従い、データ送信のためのさらなるモードが提案されている。したがって、各モードのためのインタリーバを効率的に実装するという技術的な課題が提示される。各モードのためのインタリーバの効率的な実装により、実装のコストが低減する一方で、良好な性能が提供される。
本発明の一態様によれば、データ処理装置が提供される。当該データ処理装置は、送信すべき入力データシンボルを、ＯＦＤＭシンボルの所定の数のサブキャリア信号にマッピングするように構成される。前記所定の数は、複数の動作モードのうちの１つに従って規定される。前記入力データシンボルは、第１のセットの入力データシンボルと第２のセットの入力データシンボルとに分割される。当該データ処理装置は、前記第１のセットの入力データシンボルを、第１のＯＦＤＭシンボルのサブキャリア信号にインタリーブする奇数インタリーブ処理と、前記第２のセットの入力データシンボルを、第２のＯＦＤＭシンボルのサブキャリア信号にインタリーブする偶数インタリーブ処理とを実行するインタリーバを具備する。前記奇数インタリーブ処理は、前記第１のセットの入力データシンボルの並び順に従って、当該第１のセットの入力データシンボルをインタリーバメモリに書き込み、置換コードによって規定された順序に従って、前記第１のセットの入力データシンボルを前記インタリーバメモリから前記第１のＯＦＤＭシンボルの前記サブキャリア信号に読み出すことを含む。前記偶数インタリーブ処理は、前記置換コードによって規定された順序に従って、前記第２のセットの入力データシンボルを前記インタリーバメモリに書き込み、前記第２のセットの入力データシンボルの並び順に従って、当該第２のセットの入力データシンボルを前記インタリーバメモリから前記第２のＯＦＤＭシンボルの前記サブキャリア信号に読み出すことを含む。前記第１のセットの入力データシンボルが前記インタリーバメモリ内の或る場所から読み出されるとき、前記第２のセットの入力データシンボルは当該読み出された場所に書き込まれることができ、当該第２のセットの入力データシンボルが当該インタリーバメモリの前記場所から読み出されるとき、前記第１のセットの入力データシンボルは当該読み出された場所に書き込まれることができる。さらに、当該データ処理装置は、前記動作モードが、前記入力データシンボルを搬送するための前記ＯＦＤＭシンボルにおける、前記インタリーバメモリに格納可能なサブキャリアの総数の半数以下のサブキャリア信号を有するモードである場合、前記第１のセットの入力データシンボル及び前記第２のセットの入力データシンボルの両方を、前記奇数インタリーブ処理に従って前記第１のＯＦＤＭシンボル及び前記第２のＯＦＤＭシンボルにインタリーブする。
前記第１のＯＦＤＭシンボルは、奇数ＯＦＤＭシンボルであってよく、前記第２のＯＦＤＭシンボルは、偶数ＯＦＤＭシンボルであってよい。
ＤＶＢ−Ｔの場合は２Ｋモード及び８Ｋモード、ＤＶＢ−Ｈの場合には４Ｋモードで動作する、いくつかの従来のＯＦＤＭ送信機及び受信機では、送信機及び受信機において２つのシンボルインタリーブ処理が用いられる。１つは偶数ＯＦＤＭシンボルのための処理、もう１つは奇数ＯＦＤＭシンボルのための処理である。しかしながら、ＤＶＢ−Ｔの２Ｋシンボルインタリーバ及び８Ｋシンボルインタリーバ、及びＤＶＢ−Ｈの４Ｋシンボルインタリーバのために設計されたインタリーブ方式は、偶数シンボルよりも奇数シンボルに対してより良好に動作することが分析によって示されている。
本発明の実施形態は、送信機／受信機が最大数のサブキャリアを有するモードでない限り、奇数シンボルインタリーブ処理だけが用いられるように構成される。したがって、複数の動作モードのうちの１つにおける、ＯＦＤＭシンボルのサブキャリアによって搬送可能なデータシンボルの数が、ＯＦＤＭシンボル当たりのデータ保持サブキャリアの数が最大となる動作モードにおいて搬送可能なデータシンボルの数の半数以下である場合、ＯＦＤＭシンボルの送信機及び受信機のインタリーバは、第１のセットのデータシンボル及び第２のセットのデータシンボルの両方を、奇数インタリーブ処理を用いてインタリーブするように構成される。インタリーバは、第１のセットのデータシンボル及び第２のセットのデータシンボルの両方を、奇数インタリーブ処理を用いてＯＦＤＭシンボルにインタリーブするため、当該インタリーバは、インタリーバメモリの別々の部分を用いて、データシンボルの書き込み及び読み出しを行う。したがって、インタリーバが、奇数インタリーブ処理及び偶数インタリーブ処理を用いて、利用可能なメモリを利用して、第１のセットのデータシンボル及び第２のセットのデータシンボルを連続した第１のＯＦＤＭシンボル及び第２のＯＦＤＭシンボルにインタリーブする例と比較すると、奇数インタリーブ処理のみの場合、用いられるメモリ容量は、ＯＦＤＭシンボルによって搬送することができるデータシンボルの数の２倍となる。これは、奇数インタリーブ処理及び偶数インタリーブ処理を用いる、ＯＦＤＭシンボル当たりのデータシンボルの数が最大となるモードにおいて、ＯＦＤＭシンボルにおいて一度に搬送可能なデータシンボルの数のメモリ条件と比較される。しかしながら、この最大動作モードにおけるＯＦＤＭシンボル当たりのサブキャリアの数は、ＯＦＤＭシンボル当たりのサブキャリアの数が２番目に多い任意の他の動作モードにおける、ＯＦＤＭシンボル当たりの２番目に多いサブキャリアの最大数の２倍である。
したがって、いくつかの実施形態によれば、動作モードのうちのいずれかにおいて、前記入力データシンボルを搬送するために利用可能な、前記ＯＦＤＭシンボルの前記サブキャリア信号で搬送することができる入力データシンボルの最大数に従って、最小限のサイズのインタリーバメモリを提供することができる。
いくつかの実施形態では、ＯＦＤＭシンボル当たりの最大数のサブキャリア信号を提供する動作モードは、３２Ｋモードである。他のモードは、２Ｋモード、４Ｋモード、８Ｋモード及び１６Ｋモードのうちの１つ又は複数を含む。したがって、上記説明から理解されるように、３２Ｋモードでは、奇数インタリーブ処理及び偶数インタリーブ処理の両方を用いてデータシンボルがインタリーブされるので、インタリーバメモリのサイズは、３２Ｋのデータシンボルに対応するためにちょうど十分なサイズである。しかしながら、１６Ｋモード及び他のいずれかのモードの場合、奇数インタリーブ処理のみが用いられるので、１６Ｋモードでは３２Ｋシンボルのメモリサイズに等しいメモリサイズが必要とされ、４Ｋモードでは８Ｋシンボルのメモリサイズに等しいメモリサイズが必要とされ、２Ｋモードでは４Ｋシンボルのメモリサイズに等しいメモリサイズが必要とされる。
いくつかの実施形態では、連続したＯＦＤＭシンボルのためのインタリーブを実行するために、異なる置換コードが用いられる。連続したＯＦＤＭシンボルに対して異なる置換コードを用いることにより、データ処理装置は、ＯＦＤＭシンボルのサブキャリア信号によって送信する入力データシンボル、又は各ＯＦＤＭシンボルのサブキャリア信号から受信された入力データシンボルを、奇数インタリーブ処理のみを用いてインタリーブする場合に利点を提供することができる。したがって、送信機では、データ処理装置は、入力データシンボルを並び順でメモリに読み込み、入力データシンボルを、アドレス生成部によって生成されたアドレスのセットに従って規定された順序でインタリーバメモリから読み出すことにより、入力データシンボルをＯＦＤＭシンボルのサブキャリア信号にインタリーブする。受信機では、データ処理装置は、ＯＦＤＭシンボルのサブキャリア信号から受信した入力データシンボルを、アドレス生成部によって生成されたアドレスのセットに従って規定された順序でメモリに書き込み、当該メモリから並び順で出力データストリームに読み出すことにより、入力データシンボルをＯＦＤＭシンボルのサブキャリア信号にインタリーブする。
本発明の種々の態様及び特徴が、添付の特許請求の範囲において規定される。本発明のさらなる態様は、ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信したシンボルを、出力シンボルストリームにマッピングするデータ処理装置及び方法、並びに送信機及び受信機を含む。
これより、本発明の実施形態を、添付の図面を参照して、例示としてのみ説明する。図面において、同様の部分には対応する参照符号が付される。
既に提案したように、ＤＶＢ−Ｔ２規格において利用可能なモードは、１Ｋモード、１６Ｋモード、及び３２Ｋモードを含むように拡大適用されるべきである。以下の説明は、本発明の実施形態の技術によるシンボルインタリーバの動作を説明するために提供されるが、このシンボルインタリーバは他のモード及び他のＤＶＢ規格と共に用いることができることを理解されたい。
図１は、ＤＶＢ−Ｔ２規格に従って、例えばビデオ画像及び音声信号を送信するために用いることができる符号化ＯＦＤＭ（Coded OFDM:ＣＯＦＤＭ）送信機の例示的なブロック図を示す。図１では、プログラムソースが、ＣＯＦＤＭ送信機によって送信されるべきデータを生成する。ビデオ符号化部２、音声符号化部４及びデータ符号化部６は、送信されるべきビデオデータ、音声データ及び他のデータを生成し、これらのデータはプログラム多重化部１０に供給される。プログラム多重化部１０の出力は、ビデオデータ、音声データ及び他のデータを送信するために必要な他の情報と多重化された多重化ストリームを形成する。多重化部１０は、接続チャネル１２上にストリームを供給する。このような多重化ストリームは、種々の異なるブランチＡ、Ｂ等に供給されるように、多数存在してもよい。簡潔にするために、ブランチＡのみを説明する。
図１に示すように、ＣＯＦＤＭ送信機２０は、多重適応化／エネルギー拡散ブロック２２においてストリームを受信する。多重適応化／エネルギー拡散ブロック２２は、データをランダム化し、適切なデータを、ストリームの誤り訂正符号化を実行する前方誤り訂正符号化部２４に供給する。ビットインタリーバ２６は、符号化されたデータビットをインタリーブするために設けられる。この符号化されたデータビットは、ＤＶＢ−Ｔ２の例の場合、ＬＤＰＣ（Low Density Parity Check：低密度パリティチェック）／ＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号化部の出力である。ビットインタリーバ２６からの出力は、ビットコンステレーションマッピング部２８に供給される。ビットコンステレーションマッピング部２８は、ビットのグループを、符号化データビットを搬送するために用いられるコンステレーションポイントにマッピングする。ビットコンステレーションマッピング部２８からの出力は、実成分及び仮想成分を表すコンステレーションポイントラベルである。コンステレーションポイントラベルは、用いられる変調方式に応じて、２つ以上のビットから形成されたデータシンボルを表す。これらはデータセルと呼ばれる。これらのデータセルは、タイムインタリーバ３０を通過する。タイムインタリーバ３０は、複数のＬＤＰＣコードワードから得られたデータセルをインタリーブする。
データセルは、図１においてブランチＢ等によって生成されたデータセルと共に、他のチャネル３１を介して、フレームビルダ３２によって受信される。その後、フレームビルダ３２は、多数のデータセルを、ＣＯＦＤＭシンボルで搬送されるべきシーケンスに形成する。ここで、ＣＯＦＤＭシンボルは、複数のデータセルを有し、各データセルはサブキャリアのうちの１つにマッピングされる。サブキャリアの数は、システムの動作モードに依存して、１Ｋ、２Ｋ、４Ｋ、８Ｋ、１６Ｋ又は３２Ｋ等があり、これらは、例えば以下の表の例に従って、それぞれ異なる数のサブキャリアを提供する。
Figure 2009112008
したがって、一実施形態では、１６Ｋモードの場合のサブキャリアの数は１２０９６である。ＤＶＢ−Ｔ２システムの場合、ＯＦＤＭシンボル当たりのサブキャリアの数は、パイロットキャリア及び他の予備のキャリアの数に依存して変化する。したがって、ＤＶＢ−Ｔ２では、ＤＶＢ−Ｔとは異なり、データを搬送するためのサブキャリアの数は固定されない。放送業者は、１Ｋ、２Ｋ、４Ｋ、８Ｋ、１６Ｋ、３２Ｋの動作モードのうちの１つを選択することができる。これらの動作モードは、ＯＦＤＭシンボル当たりのデータのための、或る範囲のサブキャリアをそれぞれ提供することができる。これらの動作モードのそれぞれについて、利用可能なサブキャリアの最大数は、それぞれ１０２４、２０４８、４０９６、８１９２、１６３８４、３２７６８である。ＤＶＢ−Ｔ２では、物理層フレームは、多数のＯＦＤＭシンボルからなる。典型的には、フレームは、１つ又は複数のプリアンブルＯＦＤＭシンボル又はＰ２ＯＦＤＭシンボルで開始され、これらの次に、ＯＦＤＭシンボルを搬送する複数のペイロードが続く。この物理層フレームの終端は、フレームクローズシンボルによってマークされる。各動作モードについて、サブキャリアの数は各シンボルのタイプによって異なり得る。さらに、サブキャリアの数は、帯域幅の拡大が選択されたか否か、トーンリザベーションが可能となっているか否か、及び、どのパイロットサブキャリアパターンが選択されたかに応じてそれぞれ異なり得る。したがって、ＯＦＤＭシンボル当たりの特定の数のサブキャリアを一般化することは難しい。しかしながら、周波数インタリーバは、各モードについて、サブキャリアの数が、所与のモードの場合のサブキャリアの最大利用可能数以下であるいかなるシンボルもインタリーブすることができる。例えば、１Ｋモードでは、インタリーバは、サブキャリアの数が１０２４以下のシンボルに対して動作し、１６Ｋモードでは、サブキャリアの数が１６３８４以下のシンボルに対して動作する。
その後、各ＣＯＦＤＭシンボルで搬送されるべきデータセルのシーケンスは、シンボルインタリーバ３３に送られる。その後、ＣＯＦＤＭシンボルビルダブロック３７によって、パイロット信号及び埋込信号形成部３６から供給されたパイロット信号及び同期信号が挿入され、ＣＯＦＤＭシンボルが生成される。その後、ＯＦＤＭ変調部３８が、時間領域においてＯＦＤＭシンボルを形成し、このＯＦＤＭシンボルは、シンボル間にガードインターバルを生成するためのガード挿入処理部４０に供給され、その後、デジタル−アナログ変換部４２に供給され、最後に、ＲＦフロントエンド４４内のＲＦ増幅部に供給され、その結果、ＣＯＦＤＭ送信機によってアンテナ４６から放送される。
［１６Ｋモードの提供］
例えば、新たな１６Ｋモードを構築するために、いくつかの要素が定義されるべきである。そのうちの１つは１６Ｋシンボルインタリーバ３３である。図２において、ビットコンステレーションマッピング部２８、シンボルインタリーバ３３及びフレームビルダ３２が、より詳細に示される。
上述したように、本発明の実施形態は、ＯＦＤＭサブキャリア信号に対するデータシンボルの準最適マッピングを提供する装置を提供する。例示的な技術によれば、シミュレーション分析により検証された置換コード及び生成多項式に従って、ＣＯＦＤＭサブキャリア信号に対する入力データシンボルの最適なマッピングを達成するために、シンボルインタリーバが提供される。
図２に示すように、本発明の実施形態の技術を例示的に説明するために、ビットコンステレーションマッピング部２８及びフレームビルダ３２のより詳細な例示的な説明が提供される。ビットインタリーバ２６からチャネル６２を介して受信されたデータビットは、変調方式によって提供されるシンボル当たりのビット数に応じてグループ化され、データセルにマッピングされるビットのセットとなる。このビットのグループは、データワードを形成し、データチャネル６４を介して、並行してマッピング処理部６６に供給される。その後、マッピング処理部６６は、事前に割り当てられたマッピングに従って、データシンボルのうちの１つを選択する。コンステレーションポイントは、フレームビルダ３２への入力のセットのうちの１つとして出力チャネル２９に提供される実成分及び仮想成分によって表現される。
フレームビルダ３２は、ビットコンステレーションマッピング部２８からチャネル２９を介して、他のチャネル３１からのデータセルと共にデータセルを受信する。各ＣＯＦＤＭシンボルのセルは、多数のＣＯＦＤＭセルシーケンスからなるフレームを構築した後、アドレス生成部１０２によって生成された書き込みアドレス及び読み出しアドレスに従って、インタリーバメモリ１００に書き込まれ、インタリーバメモリ１００から読み出される。適切なアドレスを生成することにより、書き込み及び読み出しの順序に従って、データセルのインタリーブが達成される。アドレス生成部１０２及びインタリーバメモリ１００の動作は、図３、図４及び図５を参照して、より詳細に説明される。その後、インタリーブされたデータセルは、パイロット信号／埋込信号形成部３６から受信されたパイロット信号及び同期シンボルと結合されてＯＦＤＭシンボルビルダ３７に供給され、ＣＯＦＤＭシンボルを形成し、このＣＯＦＤＭシンボルは、上述のようにＯＦＤＭ変調部３８に供給される。
［インタリーバ］
図３は、シンボルをインタリーブするための本発明の実施形態の技術を説明する、シンボルインタリーバ３３の部分の一例を提供する。図３では、フレームビルダ３２からの入力データセルがインタリーバメモリ１００に書き込まれる。データセルは、アドレス生成部１０２によりチャネル１０４を介して供給された書き込みアドレスに従って、インタリーバメモリ１００に書き込まれ、アドレス生成部１０２によりチャネル１０６を介して供給された読み出しアドレスに従って、インタリーバメモリ１００から読み出される。アドレス生成部１０２は、以下に説明するように、ＣＯＦＤＭシンボルが奇数であるか偶数であるかに応じて、書き込みアドレス及び読み出しアドレスを生成する。ＣＯＦＤＭシンボルが奇数であるか偶数であるかは、チャネル１０８から供給された信号により、選択されたモードに応じて識別される。選択されたモードは、チャネル１１０から供給された信号により識別される。上述のように、モードは、１Ｋモード、２Ｋモード、４Ｋモード、８Ｋモード、１６Ｋモード、３２Ｋモードのうちの１つであり得る。インタリーバメモリ１００の例示的な実施態様を提供する図４を参照して以下に説明するように、書き込みアドレス及び読み出しアドレスは、奇数ＯＦＤＭシンボルと偶数ＯＦＤＭシンボルとについて別々に生成される。後に説明するように、インタリーブは、奇数ＣＯＦＤＭシンボルと偶数ＣＯＦＤＭシンボルとについて別々に実行され、これらのＣＯＦＤＭシンボルは連続した第１のＣＯＦＤＭシンボル及び第２のＣＯＦＤＭシンボルである。
図４に示す例では、上側部分において、送信機におけるインタリーバ３３のインタリーバメモリ１００の動作が説明され、、下側部分において、受信機におけるデインタリーバのデインタリーバメモリ３４０の動作が説明される。インタリーバメモリ１００及びデインタリーバメモリ３４０は、動作の理解を容易にするために、共に図４に示される。図４に示すように、インタリーバメモリ１００とデインタリーバ３４０メモリとの間の、他の装置及び通信チャネルを介した通信の表現は簡略化され、インタリーバメモリ１００とデインタリーバメモリ３４０との間の部分１４０として表現される。以下において、インタリーバメモリ１００の動作を説明する。
図４は、４つの入力データセルを、ＣＯＦＤＭシンボルの４つのサブキャリア信号にインタリーブする例のみを示すが、図４において説明される技術は、１Ｋモードの場合の７５６、２Ｋモードの場合の１５１２、４Ｋモードの場合の３０２４、８Ｋモードの場合の６０４８、１６Ｋモードの場合の１２０９６、及び３２Ｋモードの場合の２４１９２等、より多くの数のサブキャリアに拡大適用され得ることは理解されるであろう。
図４に示すインタリーバメモリ１００の入力アドレス及び出力アドレスの指定は、奇数シンボルの場合と、偶数シンボルの場合とについて示される。偶数ＣＯＦＤＭシンボルの場合、データセルは入力チャネルから取得され、アドレス生成部１０２によってＣＯＦＤＭシンボル毎に生成されたアドレスのシーケンス１２０に従ってインタリーバメモリ１２４．１に書き込まれる。この書き込みアドレスは、上述のように、インタリーブが書き込みアドレスのシャッフルによって達成されるように、偶数シンボルに適用される。したがって、各インタリーブされたシンボルについて、ｙ（ｈ（ｑ））＝ｙ’（ｑ）である。
奇数シンボルの場合、インタリーバメモリ１２４．１と同じインタリーバメモリ１２４．２が用いられる。しかし、図４に示すように、奇数シンボルの場合、書き込み順序１３２は、前の偶数シンボル１２６の読み出しに用いられるアドレスシーケンスと同じアドレスシーケンスである。この特徴により、奇数シンボルインタリーバ及び偶数シンボルインタリーバの実施態様は、所与のアドレスに対する読み出し動作が書き込み動作の前に行われる場合、１つのインタリーバメモリ１００のみを用いることができる。奇数シンボルの場合にインタリーバメモリ１２４に書き込まれたデータセルは、その後、次の偶数ＣＯＦＤＭシンボルの場合に、アドレス生成部１０２によって生成されたシーケンス１３４で読み出され、以下同様に処理される。したがって、シンボルにつき１つのアドレスだけが生成され、奇数／偶数ＣＯＦＤＭシンボルについての書き込み及び読み出しは並行して実行される。
要約すると、図４に表現されるように、すべてのアクティブなサブキャリアについてアドレスのセットＨ（ｑ）が計算されると、入力ベクトルＹ’＝（ｙ０’、ｙ１’、ｙ２’…ｙＮｍａｘ−１’）が処理されて、インタリーブされたベクトルＹ’＝（ｙ０、ｙ１、ｙ２…ｙＮｍａｘ−１）が生成される。このインタリーブされたベクトルＹ’＝（ｙ０、ｙ１、ｙ２…ｙＮｍａｘ−１）は、以下の式によって定義される。
偶数シンボルの場合：ｙＨ（ｑ）＝ｙ’ｑ（ｑ＝０，…，Ｎｍａｘ−１）
奇数シンボルの場合：ｙｑ＝ｙ’Ｈ（ｑ）（ｑ＝０，…，Ｎｍａｘ−１）
言い換えれば、偶数ＯＦＤＭシンボルの場合、入力ワードは、置換された順序でメモリに書き込まれ、並び順で読み出されるが、奇数シンボルの場合、並び順で書き込まれ、置換された順序で読み出される。上記の場合、置換Ｈ（ｑ）は、以下の表によって定義される。
Figure 2009112008
図４に示すように、デインタリーバメモリ３４０は、インタリーバ３３のアドレス生成部１０２と等価のアドレス生成部によって生成された、アドレス生成部１０２により生成されたアドレスのセットと同じアドレスのセットを、書き込みアドレスと読み出しアドレスとを逆転させて適用することにより、インタリーバ１００によって適用されたインタリーブを逆転させる。したがって、偶数シンボルの場合、書き込みアドレス３４２は並び順であり、読み出しアドレス３４４は、アドレス生成部によって提供される。これに対して、奇数シンボルの場合、書き込み順序３４６は、アドレス生成部によって生成されたアドレスのセットから規定され、読み出し順序３４８は並び順である。
［１６Ｋモードにおけるアドレス生成］
１６Ｋモードにおける置換関数Ｈ（ｑ）の生成に用いられるアルゴリズムの概略ブロック図が、図５に示される。
１６Ｋモードにおけるアドレス生成部１０２の実施態様が、図５に示されている。図５では、１３段のレジスタ段２００と、生成多項式に従ってシフトレジスタ２００の各段に接続されたｘｏｒゲート２０２とにより、線形フィードバックシフトレジスタが形成される。したがって、シフトレジスタ２００の保持データに従って、レジスタ段Ｒ［０］、Ｒ［１］、Ｒ［４］、Ｒ［５］、Ｒ［９］、Ｒ［１１］の保持データを以下の生成多項式に従ってｘｏｒ演算することにより、シフトレジスタの次のビットがｘｏｒゲート２０２の出力から提供される。
Figure 2009112008
生成多項式に従って、シフトレジスタ２００の保持データから、擬似ランダムビット列が生成される。しかしながら、上述したように、１６Ｋモードについてのアドレスを生成するために、置換回路２１０が設けられ、この置換回路２１０は、その出力において、シフトレジスタ２００内のビットの順序を順序Ｒ’ｉ［ｎ］から順序Ｒｉ［ｎ］に効果的に置換する。その後、置換回路２１０の出力からの１３個のビットは、接続チャネル２１２に供給される。接続チャネル２１２には、チャネル２１４を介して、トグル回路２１８によって提供された最上位ビットが加えられる。したがって、チャネル２１２上では１４ビットのアドレスが生成される。しかしながら、アドレスの信頼性を保証するために、アドレスチェック回路２１６が、生成されたアドレスを分析して、アドレスが所定の最大値を超えているか否かを判断する。この所定の最大値は、用いられているモードに対して利用可能であり、ＣＯＦＤＭシンボル内のデータシンボルについて利用可能なサブキャリア信号の最大数に相当し得る。しかしながら、１６Ｋモードにおけるインタリーバは、他のモードに用いることもでき、アドレス生成部１０２は、有効アドレスの最大数に従って調整することにより、２Ｋモード、４Ｋモード、８Ｋモード及び１６Ｋモードに用いることもできる。１６Ｋモードのアドレス生成部は、３２Ｋモードに用いることもできる。これは、まず、１６Ｋ以下の第１のセットのアドレスを生成し、次に、データシンボルを、残りの１６Ｋアドレス空間から３２Ｋアドレス空間のキャリアにマッピングするために、固定されたオフセットで第２のセットのアドレスを生成することにより実現される。
生成されたアドレスが所定の最大値を超える場合、アドレスチェック回路２１６により制御信号が生成され、接続チャネル２２０を介して制御部２２４に供給される。この場合、生成されたアドレスは廃棄され、特定のシンボルのために新たなアドレスが再生成される。
１６Ｋモードの場合、ＬＦＳＲ（Linear Feedback Shift Register：線形フィードバックシフトレジスタ）を用いて、（Ｎｒ−１）のビットワードＲ’ｉが定義される。ここで、Ｎｒ＝ｌｏｇ２Ｍｍａｘであり、Ｍｍａｘ＝１６３８４である。
このシーケンスを生成するために用いられる多項式は以下の通りである。
Figure 2009112008
式中、ｉは０〜Ｍｍａｘ−１の間で変化する。
Ｒ’ｉワードが生成されると、Ｒ’ｉワードは置換されて、Ｒｉと呼ばれる別の（Ｎｒ−１）のビットワードが生成される。Ｒｉは、以下に示すビット置換によってＲ’ｉから導き出される。
Figure 2009112008
すなわち、１６Ｋモードの場合、例えばＲ’ｉのビット番号１２は、Ｒｉのビット位置番号８へ移動される。
その後、アドレスＨ（ｑ）が、以下の式によりＲｉから導き出される。
Figure 2009112008
上記の式のうち、
Figure 2009112008
の部分は、図５において、トグルブロックＴ２１８によって示されている。
その後、生成されたアドレスが許容可能なアドレスの範囲内にあるか否かを検証するために、Ｈ（ｑ）に対してアドレスチェックが実行される。例えば、１６Ｋモードにおいて、（Ｈ（ｑ）＜Ｎｍａｘ）の場合（ここで、Ｎｍａｘ＝１２０９６）、アドレスは有効である。アドレスが有効でない場合、制御部はそれを通知され、指数ｉを増分することにより、新たなＨ（ｑ）を生成しようと試みる。
トグルブロックの役割は、１行内でＮｍａｘを超えるアドレスを２度生成しないことを確実にすることである。実際、Ｎｍａｘを超える値が生成された場合、これは、アドレスＨ（ｑ）の最上位ビット（Most Significant Bit：ＭＳＢ）（すなわち、トグルビット）が１であることを意味する。そこで、生成される次の値は、０に設定されたＭＳＢを有し、これにより有効なアドレスが生成されることが保証される。
以下の式は、以上の挙動をまとめて、このアルゴリズムのループ構造を理解し易くするためのものである。
Figure 2009112008
［１６Ｋモードにおけるアドレス生成部のための分析］
上記で説明した、１６Ｋモードにおけるアドレス生成部１０２のための生成多項式及び置換コードの選択は、以下のインタリーバの相対的な性能のシミュレーション分析によって確認される。インタリーバの相対的な性能は、連続したシンボルを分離するインタリーバの相対的な能力、すなわち「インタリーブ品質」を用いて評価されてきた。上述のように、単一のインタリーバメモリを用いるためには、インタリーブを奇数シンボル及び偶数シンボルの両方に対して効果的に実行しなければならない。インタリーバ品質の相対的な測定値は、（複数のサブキャリアにおける）距離Ｄを定義することによって求められる。インタリーバの入力において距離≦Ｄであり、インタリーバの出力において距離≧Ｄであるサブキャリアの数を特定するために、以下の式に示す基準Ｃが選択される。その後、各距離Ｄについてのサブキャリアの数は、その相対的な距離に関して重み付けされる。基準Ｃは、奇数ＣＯＦＤＭシンボル及び偶数ＣＯＦＤＭシンボルの両方において評価される。Ｃを最小とすることにより、優れた品質のインタリーバが実現される。
Figure 2009112008
式中、Ｎｅｖｅｎ（ｄ）及びＮｏｄｄ（ｄ）はそれぞれ、偶数シンボル及び奇数シンボルにおける、インタリーバの出力において、サブキャリア間の間隔がｄ以内のままであるサブキャリアの数である。
上記で特定された、１６ＫモードにおいてＤ＝５である場合のインタリーバの分析が図６に示される。図６（ａ）は偶数ＣＯＦＤＭシンボルの場合であり、図６（ｂ）は奇数ＣＯＦＤＭシンボルの場合である。上記の分析に従って、１６Ｋモードの場合の上記で特定した置換コードについてのＣの値は、Ｃ＝２２．４３であり、すなわち、上記の式によれば、出力において間隔５以下である重み付けされたシンボルのサブキャリアの数は、２２．４３であった。
偶数ＣＯＦＤＭシンボルの場合の、別の置換コードについての対応する分析が図６（ｃ）に提供され、奇数ＣＯＦＤＭシンボルの場合の対応する分析が図６（ｄ）に提供される。図６（ａ）及び図６（ｂ）において示された結果との比較から分かるように、シンボル間の間隔がＤ＝１、Ｄ＝２等の小さい距離であることを示す成分がより多く存在し、図６（ａ）及び図６（ｂ）に示された結果と比較して、上記で特定された１６Ｋモードのシンボルインタリーバの場合の置換コードが、優れた品質のインタリーバを生成することを示している。
［置換コードの変形例］
上記で特定した基準Ｃによって判断される、良好な品質を有するシンボルインタリーバを提供するために、以下の９つのコード（［ｎ］Ｒｉビット位置、ｎ＝１〜９）が設定された。
Figure 2009112008
［受信機］
図７は、本発明の実施形態の技術と共に用いることができる受信機の例を説明するための図である。図７に示すように、ＣＯＦＤＭ信号は、アンテナ３００によって受信され、チューナ３０２によって復調され、アナログ−デジタル変換部３０４によってデジタル形式に変換される。ガードインターバル除去処理部３０６は、周知の技術により、高速フーリエ変換（Fast Fourier Transform：ＦＦＴ）処理部３０８をチャネル推定／補正処理部３１０と共に用いて、埋込−信号復号部３１１と協働して、受信されたＣＯＦＤＭシンボルからデータが再生される前に、ＣＯＦＤＭシンボルからガードインターバルを除去する。復調されたデータは、マッピング部３１２から再生され、シンボルデインタリーバ３１４に供給される。シンボルデインタリーバ３１４は、受信したデータシンボルを逆マッピングして、デインタリーブされたデータを有する出力データストリームを再生成するように動作する。
図８に示すように、シンボルデインタリーバ３１４は、図７に示したデータ処理装置に設けられ、インタリーバメモリ５４０及びアドレス生成部５４２を有する。インタリーバメモリ５４０は、図４に示したものと同様であり、上述したように、アドレス生成部５４２により生成されたアドレスのセットを利用することによってデインタリーブするように動作する。アドレス生成部５４２は、図８に示すように形成され、各ＣＯＦＤＭサブキャリア信号から再生されたデータシンボルを出力データストリームにマッピングするために、対応するアドレスを生成するように構成される。
図７に示すＣＯＦＤＭ受信機の残りの部分には、誤りを訂正し、ソースデータの推定値を再生するための誤り訂正符号化部３１８が設けられる。
本発明の実施形態の技術によって提供される、受信機及び送信機両方にとっての利点の１つは、受信機及び送信機において動作するシンボルインタリーバ及びシンボルデインタリーバは、生成多項式及び置換順序を変更することにより、１Ｋモード、２Ｋモード、４Ｋモード、８Ｋモード、１６Ｋモード、及び３２Ｋモードの間で切り替わることができることである。したがって、図８に示すアドレス生成部５４２は、モードを示す情報が供給される入力５４４と、奇数ＣＯＦＤＭシンボル／偶数ＣＯＦＤＭシンボルが存在するか否かを示す情報が供給される入力５４６とを有する。これにより、図５に示すようなアドレス生成部を有する、図３及び図８に示すようなシンボルインタリーバ及びデインタリーバを形成することができるため、柔軟性のある実施態様が提供される。したがって、アドレス生成部は、各モードについて指示される生成多項式及び置換順序を変更することにより、種々の異なるモードに適応することができる。例えば、これは、ソフトウェアの変更を用いることにより達成される。或いは、一実施形態では、受信機は、埋込−信号処理部３１１においてＤＶＢ−Ｔ２のモードを示す埋込信号を検出することができ、この信号を用いて、検出されたモードに従うシンボルデインタリーバを自動的に構成することができる。
或いは、上述のように、用いられるモードに従って単に有効アドレスの最大数を適応化することにより、種々の異なるモードで種々の異なるインタリーバを用いてもよい。
［奇数インタリーバの最適な使用］
図４に示すように、２つのシンボルインタリーブ処理により、インタリーブ中に用いられるメモリの量を低減することができる。２つのシンボルインタリーブ処理のうち１つは偶数ＣＯＦＤＭシンボルのための処理であり、もう１つは奇数ＣＯＦＤＭシンボルのための処理である。図４に示す例において、奇数シンボルの書き込み順序は、偶数シンボルの読み出し順序と同じである。したがって、奇数シンボルがメモリから読み出されるときに、偶数シンボルを当該読み出された場所に書き込むことができ、その後、偶数シンボルがメモリから読み出されると、奇数シンボルを当該読み出された場所に書き込むことができる。
上述のように、また例えば図９（ａ）及び図９（ｂ）に示すように、（上記で定義した基準Ｃを用いた）インタリーバの性能の実験的な分析の結果、ＤＶＢ−Ｔの２Ｋシンボルインタリーバ及び８Ｋシンボルインタリーバ、並びにＤＶＢ−Ｈの４Ｋシンボルインタリーバのために設計されたインタリーブ方式は、偶数シンボルよりも奇数シンボルに対して良好に動作することが発見された。したがって、例えば、図９（ａ）及び図９（ｂ）によって示されるようなインタリーバの性能の評価結果から、奇数インタリーバは偶数インタリーバよりも良好に動作することが明らかになった。これは、偶数シンボルのインタリーバの結果を示す図９（ａ）と、奇数シンボルのインタリーバの結果を示す図９（ｂ）とを比較することによって分かる。インタリーバの入力において隣接していた複数のサブキャリアの、インタリーバの出力においての平均距離が、偶数シンボルのインタリーバの場合よりも、奇数シンボルのインタリーバの場合に大きいことが分かる。
当然のことながら、シンボルインタリーバを実装するために必要とされるインタリーバメモリの量は、ＣＯＦＤＭキャリアシンボルにマッピングされるデータシンボルの数に依存する。したがって、１６Ｋモードのシンボルインタリーバは、３２Ｋモードのシンボルインタリーバを実装するのに必要なメモリの半分を必要とする。同様に、８Ｋモードのシンボルインタリーバを実装するのに必要とされるメモリの量は、１６Ｋモードのインタリーバを実装するのに必要なメモリの量の半分である。したがって、ＯＦＤＭシンボル当たりの搬送可能なデータシンボルの最大数を設定する或るモードのシンボルインタリーバを実装するように構成された送信機又は受信機は、その所与の最大モードにおけるＯＦＤＭシンボル当たりのサブキャリアの最大数の半数以下のサブキャリアを提供する任意の他のモードにおいて、２つの奇数インタリーブ処理を実行するのに十分なメモリを有する。例えば、３２Ｋインタリーバを有する受信機又は送信機は、各自の１６Ｋメモリをそれぞれ有する２つの１６Ｋ奇数インタリーブ処理に対応するのに十分なメモリを有する。
したがって、奇数インタリーブ処理のより良好な性能を得るために、複数の動作モードに対応可能なシンボルインタリーバを構成することができるので、最大モードにおけるサブキャリアの数、つまりＯＦＤＭシンボル当たりのサブキャリアの最大数の半数以下のサブキャリアを有するモードにおいては、奇数シンボルインタリーブ処理だけが用いられる。したがって、この最大モードは、最大メモリサイズを設定する。例えば、３２Ｋモードが可能な送信機／受信機において、よりキャリアの少ない（すなわち、１６Ｋ、８Ｋ、４Ｋまたは１Ｋ）モードで動作するとき、別個の奇数シンボルインタリーブ処理及び偶数シンボルインタリーブ処理を用いるのではなく、２つの奇数インタリーブ処理を用いる。
奇数インタリーブモードのみにおいて入力データシンボルをＯＦＤＭシンボルのサブキャリアにインタリーブする、図３に示したシンボルインタリーバ３３の応用例が、図１０に示されている。シンボルインタリーバ３３．１は、アドレス生成部１０２．１が、奇数インタリーブ処理のみを実行するように適合されたこと以外は、図３に示すシンボルインタリーバ３３と全く同じである。図１０に示す例では、シンボルインタリーバ３３．１は、ＯＦＤＭシンボル当たりの搬送可能なデータシンボルの数が、ＯＦＤＭシンボル当たりのサブキャリアの数が最大である動作モードにおいて１つのＯＦＤＭシンボルが搬送できる最大数の半数以下であるモードで動作している。したがって、シンボルインタリーバ３３．１は、インタリーバメモリ１００を分割するように構成されている。図１０に示す例では、インタリーバメモリ１００は、２つの部分４０１、４０２に分割されている。図１０は、データシンボルが、奇数インタリーブ処理を用いてＯＦＤＭシンボルにマッピングされるモードで動作するシンボルインタリーバ３３．１の例として、インタリーバメモリ４０１、４０２のそれぞれの拡大図を示している。この拡大図は、図４において示された送信側における４つのシンボルＡ、Ｂ、Ｃ、Ｄとして表現された奇数インタリーブモードを示す。したがって、図１０に示すように、連続した第１のセットのデータシンボル及び第２のセットのデータシンボルについて、これらのデータシンボルは、上述のように、並び順でインタリーバメモリ４０１、４０２に書き込まれ、アドレス生成部１０２によって生成されたアドレスに従う、置換された順序で読み出される。したがって、図１０に示すように、連続した第１のセットのデータシンボル及び第２のセットのデータシンボルに対して奇数インタリーブ処理が実行されるように、インタリーバメモリは２つの部分に分割される。シンボルインタリーバはもはや、奇数モード及び偶数モードのインタリーブの場合のように、シンボルインタリーバメモリの同じ部分を再利用することはできないため、第１のセットのデータシンボルは、インタリーバメモリの第１の部分４０１に書き込まれ、第２のセットのデータシンボルは、インタリーバメモリの第２の部分４０２に書き込まれる。
図８にも示したが、奇数インタリーブ処理のみで動作するように応用された受信機におけるインタリーバの対応する例を、図１１に示す。図１１に示すように、インタリーバメモリ５４０は、２つの部分４１０、４１２に分割され、アドレス生成部５４２は、データシンボルの連続したセットについて、データシンボルを、メモリの各部分４１０、４１２に書き込み、これらの各部分４１０、４１２からデータシンボルを読み出して、奇数インタリーブ処理のみを実行するように応用されている。したがって、図１０に示した送信機に対応して、図１１は、受信機において実行され、拡大図として図４に示された、インタリーバメモリの第１の部分４１０及び第２の部分４１２のそれぞれに対して動作するインタリーブ処理のマッピングを示す。したがって、データシンボルの第１のセットは、例えば書き込みシーケンス１、３、０、２として示されるように、アドレス生成部５４２により生成されたアドレスにより規定された、データシンボルの置換された書き込み順序で、インタリーバメモリの第１の部分４１０に書き込まれる。図示するように、その後、データシンボルが、インタリーバメモリの第１の部分４１０から並び順で読み出され、したがって元の順序Ａ、Ｂ、Ｃ、Ｄを再生する。
同様に、連続したＯＦＤＭシンボルから再生された後続の第２のセットのデータシンボルが、アドレス生成部５４２により生成されたアドレスに従って、置換された順序でインタリーバメモリの第２の部分４１２に書き込まれ、並び順で出力データストリームに読み出される。
一実施形態では、受信機は、インタリーバメモリの第１の部分４１０に書き込むために第１のセットのデータシンボルに対して生成されたアドレスを、第２のセットのデータシンボルをインタリーバメモリ４１２に書き込むために再利用することができる。同様に、送信機は、インタリーバの第１の部分のために第１のセットのデータシンボルに対して生成されたアドレスも、メモリの第２の部分に並び順で書き込まれた第２のセットのデータシンボルを読み出すために再利用することができる。
［置換シーケンスの利用］
一実施形態では、アドレス生成部は、連続したＯＦＤＭシンボルに対し、置換コードのセットからの異なる置換コードを適用することができる。インタリーバのアドレス生成部において置換コードのシーケンスを用いることにより、インタリーバに入力されるあらゆるデータビットが、常に同じＯＦＤＭシンボルのサブキャリアを変調してしまう可能性が低減する。別の実施形態では、２つのアドレス生成部を用いてもよく、一方は第１のセットのデータシンボル及びメモリの第１の部分のためのアドレス生成部であり、他方は第２のセットのデータシンボル及びメモリの第２の部分のために、異なるアドレスのシーケンスを生成する。２つのアドレス生成部は、例えば上記の良好な置換の表から、それぞれ異なる置換コードを選択してもよい。
例えば、循環的なシーケンスを用いることができる。これにより、一連の置換コードのセットにおける異なる置換コードが、連続したＯＦＤＭシンボルに対して用いられ、その後繰り返される。この循環的なシーケンスは、例えば、２つ分又は４つ分の長さであり得る。１６Ｋシンボルインタリーバの例の場合、ＯＦＤＭシンボルを通して循環する２つの置換コードのシーケンスは例えば、以下のようになり得る。
８ ４ ３ ２ ０ １１ １ ５ １２ １０ ６ ７ ９
７ ９ ５ ３ １１ １ ４ ０ ２ １２ １０ ８ ６
一方、４つの置換コードのシーケンスは以下のようになり得る。
８ ４ ３ ２ ０ １１ １ ５ １２ １０ ６ ７ ９
７ ９ ５ ３ １１ １ ４ ０ ２ １２ １０ ８ ６
６ １１ ７ ５ ２ ３ ０ １ １０ ８ １２ ９ ４
５ １２ ９ ０ ３ １０ ２ ４ ６ ７ ８ １１ １
１つの置換コードから別の置換コードへの切り替えは、制御チャネル１０８を介して通知される奇数／偶数信号における変更に応じて達成することができる。これに応じて、制御部２２４は、制御線１１１を介して、置換コード回路２１０において置換コードを変更する。
１Ｋシンボルインタリーバの例では、２つの置換コードは以下のようになり得る。
４ ３ ２ １ ０ ５ ６ ７ ８
３ ２ ５ ０ １ ４ ７ ８ ６
一方、４つの置換コードは以下のようになり得る。
４ ３ ２ １ ０ ５ ６ ７ ８
３ ２ ５ ０ １ ４ ７ ８ ６
７ ５ ３ ８ ２ ６ １ ４ ０
１ ６ ８ ２ ５ ３ ４ ０ ７
２Ｋ、４Ｋ、及び８Ｋキャリアのモードの場合、又は０．５Ｋキャリアのモードの場合にも、シーケンスの他の組み合わせが可能であり得る。例えば、０．５Ｋ、２Ｋ、４Ｋ及び８Ｋについての以下の置換コードは、シンボルの良好な非相関性を提供し、循環的に用いられて、アドレス生成部により各モードについて生成されたアドレスに対するオフセットを生成することができる。
２Ｋモード：
０ ７ ５ １ ８ ２ ６ ９ ３ ４＊
４ ８ ３ ２ ９ ０ １ ５ ６ ７
８ ３ ９ ０ ２ １ ５ ７ ４ ６
７ ０ ４ ８ ３ ６ ９ １ ５ ２
４Ｋモード：
７ １０ ５ ８ １ ２ ４ ９ ０ ３ ６＊
６ ２ ７ １０ ８ ０ ３ ４ １ ９ ５
９ ５ ４ ２ ３ １０ １ ０ ６ ８ ７
１ ４ １０ ３ ９ ７ ２ ６ ５ ０ ８
８Ｋモード：
５ １１ ３ ０ １０ ８ ６ ９ ２ ４ １ ７＊
１０ ８ ５ ４ ２ ９ １ ０ ６ ７ ３ １１
１１ ６ ９ ８ ４ ７ ２ １ ０ １０ ５ ３
８ ３ １１ ７ ９ １ ５ ６ ４ ０ ２ １０
上に示した置換コードでは、最初の２つを２シーケンスのサイクルにおいて用いることができ、一方、４つすべてを４シーケンスのサイクルにおいて用いることができる。さらに、アドレス生成部におけるオフセットを提供して、インタリーブされたシンボル（いくつかは上記と共通である）における良好な非相関性を生成するための、いくつかのさらなる循環する４つの置換コードのシーケンスを以下に提供する。
０．５Ｋモード：
３ ７ ４ ６ １ ２ ０ ５
４ ２ ５ ７ ３ ０ １ ６
５ ３ ６ ０ ４ １ ２ ７
６ １ ０ ５ ２ ７ ４ ３
２Ｋモード：
０ ７ ５ １ ８ ２ ６ ９ ３ ４＊
３ ２ ７ ０ １ ５ ８ ４ ９ ６
４ ８ ３ ２ ９ ０ １ ５ ６ ７
７ ３ ９ ５ ２ １ ０ ６ ４ ８
４Ｋモード：
７ １０ ５ ８ １ ２ ４ ９ ０ ３ ６＊＊
６ ２ ７ １０ ８ ０ ３ ４ １ ９ ５
１０ ３ ４ １ ２ ７ ０ ６ ８ ５ ９
０ ８ ９ ５ １０ ４ ６ ３ ２ １ ７
８Ｋモード：
５ １１ ３ ０ １０ ８ ６ ９ ２ ４ １ ７＊
８ １０ ７ ６ ０ ５ ２ １ ３ ９ ４ １１
１１ ３ ６ ９ ２ ７ ４ １０ ５ １ ０ ８
１０ ８ １ ７ ５ ６ ０ １１ ４ ２ ９ ３
＊これらはＤＶＢ−Ｔ規格における置換コードである
＊＊これらはＤＶＢ−Ｈ規格における置換コードである
２Ｋ、４Ｋ及び８Ｋモードでのアドレス生成部及び対応するインタリーバの例が、欧州特許出願第０４２５１６６７．４号に開示されており、その内容は参照として本明細書に援用される。０．５Ｋモードのためのアドレス生成部は、係属中の英国特許出願第０７２２５５３．５号に開示されている。
本発明の種々のさらなる態様及び特徴は、独立請求項において規定される。本発明の範囲から逸脱することなく、上述した実施形態に対して種々の変更が行われてもよい。特に、本発明の態様を表すために用いられた生成多項式及び置換順序の例示的な表現は、限定を意図しておらず、等価な形式の生成多項式及び置換順序に拡大適用される。
当然のことながら、図１に示す送信機及び図７に示す受信機は、例示の目的のみで提供され、限定を意図していない。例えば、ビットインタリーバ及びマッピング部及びデマッピング部に対するシンボルインタリーバ及びデインタリーバの位置は変更され得ることが理解されるであろう。当然のことながら、インタリーバはｖ−ビットベクトルの代わりにＩ／Ｑシンボルをインタリーブし得るが、インタリーバ及びデインタリーバは、その相対位置を変更しても同様の効果を達成することができる。受信機において、同様の変更を行ってもよい。したがって、インタリーバ及びデインタリーバは異なるデータタイプに対して動作してもよく、例示的な上記実施形態において記載した位置とは異なる位置に配置してもよい。
上述したように、特定のモードの実施態様を参照して説明したインタリーバの置換コード及び生成多項式を、そのモードでのキャリアの数に従って所定の許容されるアドレスの最大数を変更することにより、他のモードに等しく適用することができる。
受信機の一実施態様によれば、受信機は、ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信したデータシンボルを出力データストリームにマッピングするデータ処理装置を有する。上記サブキャリア信号の所定の数は、複数の動作モードのうちの１つに従って規定され、データシンボルは、第１のセットのデータシンボルと第２のセットのデータシンボルとに分割される。データ処理装置は、第１のＯＦＤＭシンボルのサブキャリア信号から受信した第１のセットのデータシンボルを出力データストリームにインタリーブする奇数インタリーブ処理と、第２のＯＦＤＭシンボルのサブキャリア信号から受信した第２のセットのデータシンボルを出力データストリームにインタリーブする偶数インタリーブ処理とを実行するインタリーバを有する。奇数インタリーブ処理は、置換コードによって規定された順序に従って、第１のＯＦＤＭシンボルのサブキャリア信号から再生された第１のセットのデータシンボルをインタリーバメモリに書き込み、第１のセットのデータシンボルの並び順に従って、第１のセットのデータシンボルをインタリーバメモリから出力データストリームに読み出す。偶数インタリーブ処理は、第２のセットのデータシンボルの並び順に従って、第２のＯＦＤＭシンボルのサブキャリア信号から再生された第２のセットのデータシンボルをインタリーバメモリに書き込み、置換コードによって規定された順序に従って、第２のセットのデータシンボルをインタリーバメモリから出力データストリームに読み出す。これにより、第１のセットのデータシンボルがインタリーバメモリ内の或る場所から読み出されるとき、第２のセットのデータシンボルを当該読み出された場所に書き込むことができ、第２のセットのシンボルがインタリーバメモリの場所から読み出されるとき、第１のセットのデータシンボルを当該読み出された場所に書き込むことができる。動作モードが、入力データシンボルを搬送するためのＯＦＤＭシンボルにおける、インタリーバメモリに格納可能なサブキャリアの総数の半数以下のサブキャリア信号を有するモードである場合、データ処理装置は、第１のセットのデータシンボル及び第２のセットのデータシンボルの両方を、奇数インタリーブ処理に従って第１のＯＦＤＭシンボル及び第２のＯＦＤＭシンボルからインタリーブする。
上述のように、本発明の実施形態は、ＤＶＢ−Ｔ、ＤＶＢ−Ｔ２及びＤＶＢ−Ｈ等のＤＶＢ規格で用いられ、これらは本明細書に参照として援用される。例えば、本発明の実施形態は、ヨーロッパ電気通信標準化協会（European Telecommunications Standards Institute：ＥＴＳＩ）規格ＥＮ３０２ ７５５に従って指定されたＤＶＢ−Ｔ２に従って動作する送信機又は受信機において用いられてもよい。しかしながら、本明細書はＤＶＢでの利用に限定されず、他の固定及び移動体の両方の送信又は受信用の規格に拡大適用されてもよいことは理解されるであろう。本発明の他の例示的な実施形態は、ＤＶＢ−Ｃ２として知られているケーブル送信規格で用いられる。
上述した例示的な実施形態、並びに添付の特許請求の範囲において規定した態様及び特徴に加えて、他の実施形態は、送信すべき入力シンボルを、ＯＦＤＭシンボルの所定の数のサブキャリア信号にマッピングするデータ処理装置を提供する。サブキャリア信号の所定の数は、動作モードに対応し、入力シンボルは奇数シンボルと偶数シンボルとを有する。データ処理装置は、奇数入力データシンボルをサブキャリア信号にインタリーブする奇数インタリーブ処理と、偶数入力データシンボルをサブキャリア信号にインタリーブする偶数インタリーブ処理とを実行するインタリーバを有する。奇数インタリーブ処理及び偶数インタリーブ処理は、ＯＦＤＭサブキャリア信号にマッピングするデータシンボルの書き込み及び読み出しを行い、読み出しの順序は、書き込みの順序とは異なる。これにより、奇数シンボルがメモリ内の場所から読み出されるとき、偶数シンボルを当該読み出された場所に書き込むことができ、偶数シンボルがメモリ内の場所から読み出されるとき、奇数シンボルを当該読み出された場所に書き込むことができる。奇数インタリーブ処理は、奇数インタリーブ方式に従って、インタリーバメモリに対する奇数データシンボルの書き込み及び読み出しを行い、偶数インタリーブ処理は、偶数インタリーブ方式に従って、インタリーバメモリに対する偶数データシンボルの書き込み及び読み出しを行う。動作モードが、インタリーバメモリによって格納可能なサブキャリアの総数の半数以下のサブキャリアを有するモードである場合、当該データ処理装置は、インタリーバメモリの第１の部分を第１の奇数インタリーブ処理に割り当て、インタリーバメモリの第２の部分を第２の奇数インタリーブ処理に割り当て、第１の奇数インタリーブ処理及び第２の奇数インタリーブ処理に従って、偶数入力シンボルをインタリーブする。
別の例示的な実施形態によれば、データ処理装置は、送信すべき入力シンボルを、ＯＦＤＭシンボルの所定の数のサブキャリア信号にマッピングする。サブキャリア信号の所定の数は、動作モードに対応し、入力シンボルは、第１のＯＦＤＭシンボルにマッピングするための第１のデータシンボルと、第２のＯＦＤＭシンボルにマッピングするための第２のデータシンボルとを有する。データ処理装置は、第１の入力データシンボルをサブキャリア信号にインタリーブする奇数インタリーブ処理と、及び第２の入力データシンボルをサブキャリア信号にインタリーブする偶数インタリーブ処理とを実行するインタリーバを有する。奇数インタリーブ処理は、第１の入力データシンボルの並び順に従って、第１の入力データシンボルをインタリーバメモリに書き込み、置換コードによって規定された順序に従って、第１の入力データシンボルをインタリーバメモリからサブキャリア信号に読み出す。偶数インタリーブ処理は、置換コードによって規定された順序に従って、第２の入力データシンボルをインタリーバメモリに書き込み、第２の入力データシンボルの並び順に従って、第２の入力データシンボルをインタリーバメモリからサブキャリア信号に読み出す。これにより、第１の入力データシンボルがインタリーバメモリ内の或る場所において読み出されるとき、第２の入力データシンボルが当該読み出された場所に書き込まれ、第２の入力データシンボルがインタリーバメモリ内の或る場所において読み出されるとき、第１の入力データシンボルが当該読み出された場所に書き込まれる。動作モードが、インタリーバメモリによって格納可能なサブキャリアの総数の半数以下のサブキャリア信号を有するモードである場合、当該データ処理装置は、第１の入力データシンボル及び第２の入力データシンボルの両方を、奇数インタリーブ処理に従ってインタリーブする。
別の例示的な実施形態では、送信すべき入力シンボルを、ＯＦＤＭシンボルの所定の数のサブキャリア信号にマッピングする方法を提供することができる。当該方法は、第１のデータシンボルを第１のＯＦＤＭシンボルにマッピングし、第２のデータシンボルを第２のＯＦＤＭシンボルにマッピングする。このマッピングは、第１の入力データシンボルをサブキャリア信号にインタリーブする奇数インタリーブ処理と、及び第２の入力データシンボルをサブキャリア信号にインタリーブする偶数インタリーブ処理とに従って実行される。奇数インタリーブ処理は、第１の入力データシンボルの並び順に従って、第１の入力データシンボルをインタリーバメモリに書き込み、置換コードによって規定された順序に従って、第１の入力データシンボルをインタリーバメモリからサブキャリア信号に読み出す。偶数インタリーブ処理は、置換コードによって規定された順序に従って、第２の入力データシンボルをインタリーバメモリに書き込み、第２の入力データシンボルの並び順に従って、第２の入力データシンボルをインタリーバメモリからサブキャリア信号に読み出す。これにより、第１の入力データシンボルがインタリーバメモリ内の或る場所から読み出されるとき、第２の入力データシンボルが当該読み出された場所に書き込まれ、第２の入力データシンボルがインタリーバメモリの或る場所から読み出されるとき、第１の入力データシンボルが当該読み出された場所に書き込まれる。動作モードが、インタリーバメモリによって格納可能なサブキャリアの総数の半数以下のサブキャリア信号を有するモードである場合、第１の入力データシンボル及び第２の入力データシンボルの両方が、奇数インタリーブ処理に従ってインタリーブされる。
例えばＤＶＢ−Ｔ２規格で用いることができる、ＯＦＤＭ送信機の概略ブロック図である。 シンボルマッピング部及びフレームビルダがインタリーバの動作を説明する、図１に示す送信機の部分の概略ブロック図である。 図２に示すシンボルインタリーバの概略ブロック図である。 図３に示すインタリーバメモリ、及び受信機における対応するシンボルデインタリーバの概略ブロック図である。 １６Ｋモードの場合の、図３に示すアドレス生成部の概略ブロック図である。 図６（ａ）は、偶数ＯＦＤＭシンボルの場合の、図５に示すアドレス生成部を用いるインタリーバの結果を示す図であり、図６（ｂ）は、奇数ＯＦＤＭシンボルの場合の、設計シミュレーション結果を示す図であり、図６（ｃ）は、偶数ＯＦＤＭシンボルの場合の、異なる置換コードを用いるアドレス生成部の比較結果を示す図であり、図６（ｄ）は、奇数ＯＦＤＭシンボルの場合の、異なる置換コードを用いるアドレス生成部の比較結果を示す図である。 例えばＤＶＢ−Ｔ２規格で用いることができる、ＯＦＤＭ受信機の概略ブロック図である。 図７に示すシンボルデインタリーバの概略ブロック図である。 図９（ａ）は、偶数ＯＦＤＭシンボルの場合の、図５に示すアドレス生成部を用いるインタリーバの結果を示し、インタリーバの入力において隣接していたサブキャリアの、インタリーバの出力における距離のプロットを示す図であり、図９（ｂ）は、奇数ＯＦＤＭシンボルの場合の、図５に示すアドレス生成部を用いるインタリーバの結果を示し、インタリーバの入力において隣接していたサブキャリアの、インタリーバの出力における距離のプロットを示す図である。 図３に示すシンボルインタリーバの概略ブロック図であり、奇数インタリーブモードのみに従ってインタリーブが実行される動作モードを示す。 図８に示すシンボルデインタリーバの概略ブロック図であり、奇数インタリーブ処理のみに従ってインタリーブが実行される動作モードを示す。

Claims (40)

  1. 第１のセットの入力データシンボルと第２のセットの入力データシンボルとを有する、送信すべき入力データシンボルを、直交周波数分割多重（Orthogonal Frequency Division Multiplexed: ＯＦＤＭ）シンボルの、複数の動作モードのうちの１つに従って規定される所定の数のサブキャリア信号にマッピングするデータ処理装置であって、
    前記第１のセットの入力データシンボルを、第１のＯＦＤＭシンボルのサブキャリア信号にインタリーブする奇数インタリーブ処理と、前記第２のセットの入力データシンボルを、第２のＯＦＤＭシンボルのサブキャリア信号にインタリーブする偶数インタリーブ処理とを実行するインタリーバを具備し、
    前記奇数インタリーブ処理は、前記第１のセットの入力データシンボルの並び順に従って、当該第１のセットの入力データシンボルをインタリーバメモリに書き込み、置換コードによって規定された順序に従って、前記第１のセットの入力データシンボルを前記インタリーバメモリから前記第１のＯＦＤＭシンボルの前記サブキャリア信号に読み出すことを含み、
    前記偶数インタリーブ処理は、前記置換コードによって規定された順序に従って、前記第２のセットの入力データシンボルを前記インタリーバメモリに書き込み、前記第２のセットの入力データシンボルの並び順に従って、当該第２のセットの入力データシンボルを前記インタリーバメモリから前記第２のＯＦＤＭシンボルの前記サブキャリア信号に読み出すことを含み、
    前記奇数インタリーブ処理及び偶数インタリーブ処理により、前記第１のセットの入力データシンボルが前記インタリーバメモリ内の或る場所から読み出されるとき、前記第２のセットの入力データシンボルが当該読み出された場所に書き込まれ、当該第２のセットの入力データシンボルが当該インタリーバメモリの前記場所から読み出されるとき、前記第１のセットの入力データシンボルが当該読み出された場所に書き込まれることが可能となり、
    当該データ処理装置は、前記動作モードが、前記入力データシンボルを搬送するための前記ＯＦＤＭシンボルにおける、前記インタリーバメモリに格納可能なサブキャリアの総数の半数以下のサブキャリア信号を有するモードである場合、前記第１のセットの入力データシンボル及び前記第２のセットの入力データシンボルの両方を、前記奇数インタリーブ処理に従って前記第１のＯＦＤＭシンボル及び前記第２のＯＦＤＭシンボルにインタリーブする
    データ処理装置。
  2. 請求項１に記載のデータ処理装置であって、
    前記インタリーバは、コントローラと、アドレス生成部と、前記インタリーバメモリとを有し、
    前記コントローラは、前記奇数インタリーブ処理中に、前記置換コードによって規定された順序に従って、前記第１のセットの入力データシンボルを、前記インタリーバメモリから前記第１のＯＦＤＭシンボルのサブキャリア信号、又は前記第１のＯＦＤＭシンボル及び前記第２のＯＦＤＭシンボルの両方のサブキャリア信号に読み出すために、並びに、前記偶数インタリーブ処理中に、前記置換コードによって規定された順序に従って、前記第２のセットの入力データシンボルを前記インタリーバメモリに書き込むために、アドレスを生成するように前記アドレス生成部を制御する
    データ処理装置。
  3. 請求項１に記載のデータ処理装置であって、
    前記アドレス生成部は、
    所定数のレジスタ段を有し、生成多項式に従って擬似乱数ビット列を生成する線形フィードバックシフトレジスタと、
    前記サブキャリア信号のうちの１つのアドレスを生成するために、前記レジスタ段のコンテンツを受信して、当該レジスタ段に存在するビットを前記置換コードに従って置換する置換回路と、
    アドレスチェック回路と共に動作して、生成されたアドレスが前記動作モードに従って設定された所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを有する
    データ処理装置。
  4. 請求項１に記載のデータ処理装置であって、
    前記インタリーバメモリは、前記動作モードのうちのいずれかにおいて、前記入力データシンボルを搬送するために利用可能な前記ＯＦＤＭシンボルの前記サブキャリア信号によって搬送可能な入力データシンボルの最大数に従って、最小限のサイズとされる
    データ処理装置。
  5. 請求項１に記載のデータ処理装置であって、
    前記インタリーバは、
    前記ＯＦＤＭシンボル当たりの最大数のサブキャリアを提供する動作モードで動作する場合、奇数インタリーブ処理及び偶数インタリーブ処理に従って、利用可能なインタリーバメモリを用いて、前記インタリーバメモリ内の或る場所から前記入力データシンボルを読み出し、前記入力データシンボルを当該読み出した場所に書き込み、
    前記サブキャリアの数が、入力データシンボルを搬送するためのＯＦＤＭシンボル当たりのサブキャリアの最大数の半数以下である任意の他のモードで動作する場合、前記インタリーバメモリ内の第１の場所から前記入力データシンボルを読み出し、前記第１の場所とは異なる第２の場所に前記入力データシンボルを書き込む
    データ処理装置。
  6. 請求項５に記載のデータ処理装置であって、
    前記ＯＦＤＭシンボル当たりの最大数のサブキャリアを提供する動作モードは、３２Ｋモードである
    データ処理装置。
  7. 請求項６に記載のデータ処理装置であって、
    前記他のモードは、２Ｋモード、４Ｋモード、８Ｋモード、及び１６Ｋモードのうち１つ以上を含む
    データ処理装置。
  8. 請求項１に記載のデータ処理装置であって、
    ＯＦＤＭシンボル毎に前記アドレスを生成するために用いられる前記置換コードを変更する
    データ処理装置。
  9. 第１のセットの入力データシンボルと第２のセットの入力データシンボルとを有する、送信すべき入力データシンボルを、ＯＦＤＭシンボルの、複数の動作モードのうちの１つに従って規定される所定の数のサブキャリア信号にマッピングするデータ処理方法であって、
    前記第１のセットの入力データシンボルを第１のＯＦＤＭシンボルのサブキャリア信号にインタリーブする奇数インタリーブ処理と、前記第２のセットの入力データシンボルを第２のＯＦＤＭシンボルのサブキャリア信号にインタリーブする偶数インタリーブ処理とに従ってインタリーブを実行するステップを具備し、
    前記奇数インタリーブ処理は、前記第１のセットの入力データシンボルの並び順に従って、当該第１のセットの入力データシンボルをインタリーバメモリに書き込み、置換コードによって規定された順序に従って、前記第１のセットの入力データシンボルを前記インタリーバメモリから前記第１のＯＦＤＭシンボルの前記サブキャリア信号に読み出すことを含み、
    前記偶数インタリーブ処理は、前記置換コードによって規定された順序に従って、前記第２のセットの入力データシンボルを前記インタリーバメモリに書き込み、前記第２のセットの入力データシンボルの並び順に従って、当該第２のセットの入力データシンボルを前記インタリーバメモリから前記第２のＯＦＤＭシンボルの前記サブキャリア信号に読み出すことを含み、
    前記奇数インタリーブ処理及び前記偶数インタリーブ処理により、前記第１のセットの入力データシンボルが前記インタリーバメモリ内の或る場所から読み出されるとき、前記第２のセットの入力データシンボルが当該読み出された場所に書き込まれ、当該第２のセットの入力データシンボルが前記インタリーバメモリ内の前記場所から読み出されるとき、前記第１のセットの入力データシンボルが当該読み出された場所に書き込まれることが可能となり、
    前記インタリーブを実行するステップは、前記動作モードが、前記入力データシンボルを搬送するためのＯＦＤＭシンボルにおける、前記インタリーバメモリによって格納可能なサブキャリアの総数の半数以下のサブキャリア信号を有するモードである場合、前記第１のセットの入力データシンボル及び前記第２のセットの入力データシンボルの両方を、前記奇数インタリーブ処理に従って前記第１のＯＦＤＭシンボル及び前記第２のＯＦＤＭシンボルにインタリーブするステップを含む
    データ処理方法。
  10. 請求項９に記載のデータ処理方法であって、
    前記インタリーブを実行するステップは、
    前記奇数インタリーブ処理中に、前記置換コードによって規定された順序に従って、前記第１の入力データシンボル、又は前記第１の入力データシンボル及び前記第２の入力データシンボルの両方を、前記インタリーバメモリから前記第１のＯＦＤＭシンボルの前記サブキャリア信号に読み出すために、アドレス生成部を用いてアドレスを生成するステップと、
    前記偶数インタリーブ処理中に、前記置換コードによって規定された順序に従って、前記生成されたアドレスを用いて、前記第２のセットの入力データシンボルを前記インタリーバメモリに書き込むステップとを含む
    データ処理方法。
  11. 請求項９に記載のデータ処理方法であって、
    前記アドレスを生成するステップは、
    所定数のレジスタ段を有する線形フィードバックシフトレジスタと、生成多項式とを用いて、擬似乱数ビット列を生成するステップと、
    前記レジスタ段のコンテンツを受信するステップと、
    前記置換コードに従って当該シフトレジスタに存在するビットを置換して、前記ＯＦＤＭシンボルの前記サブキャリア信号のうちの１つのアドレスを生成するステップと、
    前記生成されたアドレスが前記動作モードに従って設定された所定の最大有効アドレスを超えるとき、アドレスを再生成するステップとを含む
    データ処理方法。
  12. 請求項９に記載のデータ処理方法であって、
    前記インタリーバメモリは、前記動作モードのうちのいずれかにおいて、前記入力データシンボルを搬送するために利用可能な前記ＯＦＤＭシンボルの前記サブキャリア信号によって搬送可能な入力データシンボルの最大数に従って、最小限のサイズとされる
    データ処理方法。
  13. 請求項９に記載のデータ処理方法であって、
    前記インタリーブを実行するステップは、前記ＯＦＤＭシンボル当たりの最大数のサブキャリアを提供する動作モードで動作する場合、奇数インタリーブ処理及び偶数インタリーブ処理に従って、利用可能なインタリーバメモリを用いて、前記インタリーバメモリ内の或る場所から前記入力データシンボルを読み出し、前記入力データシンボルを当該読み出した場所に書き込むステップを含み、
    前記奇数インタリーブ処理は、前記サブキャリアの数が、入力データシンボルを搬送するためのＯＦＤＭシンボル当たりのサブキャリアの最大数の半数以下である任意の他のモードで動作する場合、前記インタリーバメモリ内の第１の場所から前記入力データシンボルを読み出し、前記第１の場所とは異なる第２の場所に前記入力データシンボルを書き込むことを含む
    データ処理方法。
  14. 請求項１３に記載のデータ処理方法であって、
    前記ＯＦＤＭシンボル当たりの最大数のサブキャリアを提供する動作モードは、３２Ｋモードである
    データ処理方法。
  15. 請求項１４に記載のデータ処理方法であって、
    前記他のモードは、２Ｋモード、４Ｋモード、８Ｋモード、及び１６Ｋモードのうち１つ以上を含む
    データ処理装置。
  16. 請求項９に記載のデータ処理方法であって、さらに、
    ＯＦＤＭシンボル毎に前記アドレスを生成するために用いられる前記置換コードを変更する
    データ処理方法。
  17. 第１のセットの入力データシンボルと第２のセットの入力データシンボルとを有する、送信すべき入力データシンボルを、ＯＦＤＭシンボルの、複数の動作モードのうちの１つに従って規定される所定の数のサブキャリア信号にマッピングするデータ処理装置を有し、ＯＦＤＭを用いてデータを送信する送信装置であって、
    前記データ処理装置は、前記第１のセットの入力データシンボルを第１のＯＦＤＭシンボルのサブキャリア信号にインタリーブする奇数インタリーブ処理と、前記第２のセットの入力データシンボルを第２のＯＦＤＭシンボルのサブキャリア信号にインタリーブする偶数インタリーブ処理とを実行するインタリーバを有し、
    前記奇数インタリーブ処理は、前記第１のセットの入力データシンボルの並び順に従って、当該第１のセットの入力データシンボルをインタリーバメモリに書き込み、置換コードによって規定された順序に従って、前記第１のセットの入力データシンボルを前記インタリーバメモリから前記第１のＯＦＤＭシンボルの前記サブキャリア信号に読み出すことを含み、
    前記偶数インタリーブ処理は、前記置換コードによって規定された順序に従って、前記第２のセットの入力データシンボルを前記インタリーバメモリに書き込み、当該第２のセットの入力データシンボルの並び順に従って、当該第２のセットの入力データシンボルを前記インタリーバメモリから前記第２のＯＦＤＭシンボルの前記サブキャリア信号に読み出すことを含み、
    前記奇数インタリーブ処理及び偶数インタリーブ処理により、前記第１のセットの入力データシンボルが前記インタリーバメモリ内の或る場所から読み出されるとき、前記第２のセットの入力データシンボルが当該読み出された場所に書き込まれ、当該第２のセットの入力データシンボルが当該インタリーバメモリの前記場所から読み出されるとき、前記第１のセットの入力データシンボルが当該読み出された場所に書き込まれることが可能となり、
    前記データ処理装置は、前記動作モードが、前記入力データシンボルを搬送するための前記ＯＦＤＭシンボルにおける、前記インタリーバメモリに格納可能なサブキャリアの総数の半数以下のサブキャリア信号を有するモードである場合、前記第１のセットの入力データシンボル及び前記第２のセットの入力データシンボルの両方を、前記奇数インタリーブ処理に従って前記第１のＯＦＤＭシンボル及び前記第２のＯＦＤＭシンボルにインタリーブする
    送信装置。
  18. 請求項１７に記載の送信装置であって、
    ＤＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）規格、ＤＶＢ−Ｈ（Digital Video Broadcasting-Handheld）規格、ＤＶＢ−Ｔ２（Digital Video Broadcasting-Terrestrial）規格を含むデジタルビデオ放送規格に従ってデータを送信する
    送信装置。
  19. ＯＦＤＭを用いるデータ送信方法であって、
    ＯＦＤＭシンボルの、複数の動作モードのうちの１つに従って規定される所定の数のサブキャリア信号上で送信すべき、第１のセットの入力データシンボルと第２のセットの入力データシンボルとを有する入力データシンボルを受信し、
    前記第１のセットの入力データシンボルを第１のＯＦＤＭシンボルのサブキャリア信号にインタリーブする奇数インタリーブ処理と、前記第２のセットの入力データシンボルを第２のＯＦＤＭシンボルのサブキャリア信号にインタリーブする偶数インタリーブ処理とに従ってインタリーブを実行するステップを具備し、
    前記奇数インタリーブ処理は、前記第１のセットの入力データシンボルの並び順に従って、当該第１のセットの入力データシンボルをインタリーバメモリに書き込み、置換コードによって規定された順序に従って、前記第１のセットの入力データシンボルを前記インタリーバメモリから前記第１のＯＦＤＭシンボルの前記サブキャリア信号に読み出すことを含み、
    前記偶数インタリーブ処理は、前記置換コードによって規定された順序に従って、前記第２のセットの入力データシンボルを前記インタリーバメモリに書き込み、当該第２のセットの入力データシンボルの並び順に従って、当該第２のセットの入力データシンボルを前記インタリーバメモリから前記第２のＯＦＤＭシンボルの前記サブキャリア信号に読み出すことを含み、
    前記奇数インタリーブ処理及び奇数インタリーブ処理により、前記第１のセットの入力データシンボルが前記インタリーバメモリ内の或る場所から読み出されるとき、前記第２のセットの入力データシンボルが当該読み出された場所に書き込まれ、当該第２のセットの入力データシンボルが当該インタリーバメモリの前記場所から読み出されるとき、前記第１のセットの入力データシンボルが当該読み出した場所に書き込まれることが可能となり、
    前記インタリーブを実行するステップは、前記動作モードが、前記入力データシンボルを搬送するための前記ＯＦＤＭシンボルにおける、前記インタリーバメモリに格納可能なサブキャリアの総数の半数以下のサブキャリア信号を有するモードである場合、前記第１のセットの入力データシンボル及び前記第２のセットの入力データシンボルの両方を、前記奇数インタリーブ処理に従って前記第１のＯＦＤＭシンボル及び前記第２のＯＦＤＭシンボルにインタリーブするステップを含む
    データ送信方法。
  20. 請求項１９に記載のデータ送信方法であって、
    前記ＯＦＤＭシンボルのサブキャリア信号を用いて前記インタリーバメモリから読み出された前記入力データシンボルは、ＤＶＢ−Ｔ規格、ＤＶＢ−Ｈ規格、及びＤＶＢ−Ｔ２規格を含むデジタルビデオ放送規格に従って送信される
    データ送信方法。
  21. ＯＦＤＭシンボルの、複数の動作モードのうちの１つに従って規定される所定の数のサブキャリア信号から受信され、第１のセットのデータシンボルと第２のセットのデータシンボルとに分割されたデータシンボルを、出力データストリームにマッピングするデータ処理装置であって、
    第１のＯＦＤＭシンボルのサブキャリア信号から受信した前記第１のセットのデータシンボルを前記出力データストリームにインタリーブする奇数インタリーブ処理と、第２のＯＦＤＭシンボルのサブキャリア信号から受信した前記第２のセットのデータシンボルを前記出力データストリームにインタリーブする偶数インタリーブ処理とを実行するインタリーバを具備し、
    前記奇数インタリーブ処理は、置換コードによって規定された順序に従って、前記第１のＯＦＤＭシンボルの前記サブキャリア信号から再生された前記第１のセットのデータシンボルをインタリーバメモリに書き込み、前記出力データストリームの並び順に従って、当該第１のセットのデータシンボルを前記インタリーバメモリから前記出力データストリームに読み出すことを含み、
    前記偶数インタリーブ処理は、前記第２のセットのデータシンボルの並び順に従って、前記第２のＯＦＤＭシンボルの前記サブキャリア信号から再生された前記第２のセットのデータシンボルを前記インタリーバメモリに書き込み、前記置換コードによって規定された順序に従って、前記第２のセットのデータシンボルを前記インタリーバメモリから前記出力データストリームに読み出すことを含み、
    前記奇数インタリーブ処理及び前記偶数インタリーブ処理により、前記第１のセットのデータシンボルが前記インタリーバメモリ内の或る場所から読み出されるとき、前記第２のセットのデータシンボルが当該読み出された場所に書き込まれ、当該第２のセットのデータシンボルが前記インタリーバメモリ内の前記場所から読み出されるとき、前記第１のセットのデータシンボルが当該読み出された場所に書き込まれることが可能となり、
    当該データ処理装置は、前記動作モードが、前記入力データシンボルを搬送するための前記ＯＦＤＭシンボルにおける、前記インタリーバメモリに格納可能なサブキャリアの総数の半数以下のサブキャリア信号を有するモードである場合、前記第１のセットのデータシンボル及び前記第２のセットのデータシンボルの両方を、前記奇数インタリーブ処理に従ってインタリーブする
    データ処理装置。
  22. 請求項２１に記載のデータ処理装置であって、
    前記インタリーバは、コントローラと、アドレス生成部と、前記インタリーバメモリとを有し、
    前記コントローラは、前記奇数インタリーブ処理中に、前記置換コードによって規定された順序に従って、前記第１のＯＦＤＭシンボルの前記サブキャリア信号から受信した前記第１のセットのデータシンボルを前記インタリーバメモリに書き込むために、並びに、前記偶数インタリーブ処理中に、前記置換コードによって規定された順序に従って、前記第２のセットのデータシンボルを前記インタリーバメモリから前記出力ストリームに読み出すために、アドレスを生成するように前記アドレス生成部を制御する
    データ処理装置。
  23. 請求項２１に記載のデータ処理装置であって、
    前記アドレス生成部は、
    所定数のレジスタ段を有し、生成多項式に従って擬似乱数ビット列を生成する線形フィードバックシフトレジスタと、
    前記サブキャリア信号のうちの１つのアドレスを生成するために、前記レジスタ段のコンテンツを受信して、当該レジスタ段に存在するビットを前記置換コードに従って置換する置換回路と、
    アドレスチェック回路と共に動作して、生成されたアドレスが前記動作モードに従って設定された所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを有する
    データ処理装置。
  24. 請求項２１に記載のデータ処理装置であって、
    前記インタリーバメモリは、前記動作モードのうちのいずれかにおいて、前記データシンボルを搬送するために利用可能な前記ＯＦＤＭシンボルの前記サブキャリア信号によって搬送可能なデータシンボルの最大数に従って、最小限のサイズとされる
    データ処理装置。
  25. 請求項２１に記載のデータ処理装置であって、
    前記インタリーバは、
    前記ＯＦＤＭシンボル当たりの最大数のサブキャリアを提供する動作モードで動作する場合、奇数インタリーブ処理及び偶数インタリーブ処理に従って、利用可能なインタリーバメモリを用いて、前記インタリーバメモリ内の或る場所から前記データシンボルを読み出し、前記データシンボルを当該読み出した場所に書き込み、
    前記サブキャリア数が、データシンボルを搬送するためのＯＦＤＭシンボル当たりのサブキャリアの最大数の半数以下である任意の他のモードで動作する場合、前記インタリーバメモリ内の第１の場所から前記データシンボルを読み出し、前記第１の場所とは異なる第２の場所に前記データシンボルを書き込む
    データ処理装置。
  26. 請求項２５に記載のデータ処理装置であって、
    前記ＯＦＤＭシンボル当たりの最大数のサブキャリアを提供する動作モードは、３２Ｋモードである
    データ処理装置。
  27. 請求項２６に記載のデータ処理装置であって、
    前記他のモードは、２Ｋモード、４Ｋモード、８Ｋモード、及び１６Ｋモードのうち１つ以上を含む
    データ処理装置。
  28. 請求項２１に記載のデータ処理装置であって、
    ＯＦＤＭシンボル毎にアドレスを生成するために用いられる前記置換コードを変更する
    データ処理装置。
  29. ＯＦＤＭシンボルの、複数の動作モードのうちの１つに従って規定される所定の数のサブキャリア信号から受信され、第１のセットのデータシンボルと第２のセットのデータシンボルとを有するデータシンボルを、出力データストリームにマッピングするマッピング方法であって、
    第１のＯＦＤＭシンボルのサブキャリア信号から受信された前記第１のセットのデータシンボルを前記出力データストリームにインタリーブする奇数インタリーブ処理と、第２のＯＦＤＭシンボルのサブキャリア信号から受信された前記第２のセットのデータシンボルを前記出力データストリームにインタリーブする偶数インタリーブ処理とに従ってインタリーブを実行するステップを具備し、
    前記奇数インタリーブ処理は、置換コードによって規定された順序に従って、前記第１のＯＦＤＭシンボルの前記サブキャリア信号から再生された前記第１のセットのデータシンボルをインタリーバメモリに書き込み、前記第１のセットのデータシンボルの並び順に従って、当該第１のセットのデータシンボルを前記インタリーバメモリから前記出力ストリームに読み出すことを含み、
    前記偶数インタリーブ処理は、前記第２のセットのデータシンボルの並び順に従って、前記第２のＯＦＤＭシンボルの前記サブキャリア信号から再生された前記第２のセットのデータシンボルを前記インタリーバメモリに書き込み、前記置換コードによって規定された順序に従って、前記第２のセットのデータシンボルを前記インタリーバメモリから前記出力データストリームに読み出すことを含み、
    前記奇数インタリーブ処理及び前記偶数インタリーブ処理により、前記第１のセットのデータシンボルが前記インタリーバメモリ内の或る場所から読み出されるとき、前記第２のセットのデータシンボルが当該読み出された場所に書き込まれ、当該第２のセットのデータシンボルが前記インタリーバメモリ内の前記場所から読み出されるとき、前記第１のセットのデータシンボルが当該読み出された場所に書き込まれ、
    前記インタリーブを実行するステップは、前記動作モードが、前記データシンボルを搬送するための前記ＯＦＤＭシンボルにおける、前記インタリーバメモリに格納可能なサブキャリアの総数の半数以下のサブキャリア信号を有するモードである場合、前記第１のセットのデータシンボル及び前記第２のセットのデータシンボルの両方を、前記奇数インタリーブ処理に従って、前記第１のＯＦＤＭシンボル及び前記第２のＯＦＤＭシンボルからインタリーブするステップを含む
    マッピング方法。
  30. 請求項２９に記載のマッピング方法であって、
    前記インタリーブするステップは、
    前記奇数インタリーブ処理中に、前記置換コードによって規定された順序に従って、前記第１のＯＦＤＭシンボルの前記サブキャリア信号から再生された前記第１のデータシンボル、又は前記第１のデータシンボル及び前記第２のデータシンボルの両方を、前記インタリーバメモリに書き込むために、アドレス生成部を用いてアドレスを生成するステップと、
    前記偶数インタリーブ処理中に、前記置換コードによって規定された順序に従って、前記生成されたアドレスを用いて、前記第２のセットのデータシンボルを前記インタリーバメモリから前記出力データストリームに読み出すステップとを含む
    マッピング方法。
  31. 請求項２９に記載のマッピング方法であって、
    前記アドレス生成部を用いて前記アドレスを生成するステップは、
    所定数のレジスタ段を有する線形フィードバックシフトレジスタと、生成多項式とを用いて、擬似乱数ビット列を生成するステップと、
    前記置換コードに従って前記シフトレジスタに存在するビットを置換して、前記ＯＦＤＭシンボルの前記サブキャリア信号のうちの１つのアドレスを生成するステップと、
    前記生成されたアドレスが前記動作モードに従って設定された所定の最大有効アドレスを超えるとき、アドレスを再生成するステップとを含む
    マッピング方法。
  32. 請求項２９に記載のマッピング方法であって、
    前記インタリーバメモリは、前記動作モードのうちのいずれかにおいて、前記データシンボルを搬送するために利用可能な前記ＯＦＤＭシンボルの前記サブキャリア信号によって搬送可能なデータシンボルの最大数に従って、最小限のサイズとされる
    マッピング方法。
  33. 請求項２９に記載のマッピング方法であって、
    前記インタリーブするステップは、
    ＯＦＤＭシンボル当たりの最大数のサブキャリアを提供する動作モードで動作する場合、前記奇数インタリーブ処理及び偶数インタリーブ処理に従って、利用可能なインタリーバメモリを用いて、前記インタリーバメモリ内の或る場所から前記データシンボルを読み出し、前記データシンボルを当該読み出した場所に書き込むステップと、
    サブキャリアの数が、データシンボルを搬送するためのＯＦＤＭシンボル当たりのサブキャリアの最大数の半数以下である任意の他のモードで動作する場合、前記インタリーバメモリ内の第１の場所から前記データシンボルを読み出し、前記第１の場所とは異なる第２の場所に前記データシンボルを書き込むステップとを含む
    マッピング方法。
  34. 請求項３３に記載のマッピング方法であって、
    前記ＯＦＤＭシンボル当たりの最大数のサブキャリアを提供する動作モードは、３２Ｋモードである
    マッピング方法。
  35. 請求項３４に記載のマッピング方法であって、
    前記他のモードは、２Ｋモード、４Ｋモード、８Ｋモード、及び１６Ｋモードのうち１つ以上を含む
    マッピング方法。
  36. 請求項２９に記載のマッピング方法であって、
    ＯＦＤＭシンボル毎にアドレスを生成するために用いられる前記置換コードを変更する
    マッピング方法。
  37. ＯＦＤＭシンボルの、複数の動作モードのうちの１つに従って規定される所定の数のサブキャリア信号から受信した、第１のセットのデータシンボルと第２のセットのデータシンボルとに分割されたデータシンボルを、出力データストリームにマッピングするデータ処理装置を有し、ＯＦＤＭを用いてデータを受信する受信装置であって、
    前記データ処理装置は、
    第１のＯＦＤＭシンボルのサブキャリア信号から受信した前記第１のセットのデータシンボルを、前記出力データストリームにインタリーブする奇数インタリーブ処理と、第２のＯＦＤＭシンボルのサブキャリア信号から受信した前記第２のセットのデータシンボルを、前記出力データストリームにインタリーブする偶数インタリーブ処理とを実行するインタリーバを有し、
    前記奇数インタリーブ処理は、置換コードによって規定された順序に従って、前記第１のＯＦＤＭシンボルの前記サブキャリア信号から再生された前記第１のセットのデータシンボルをインタリーバメモリに書き込み、当該第１のセットのデータシンボルの並び順に従って、当該第１のセットのデータシンボルを前記インタリーバメモリから前記出力データストリームに読み出すことを含み、
    前記偶数インタリーブ処理は、前記第２のセットのデータシンボルの並び順に従って、前記第２のＯＦＤＭシンボルの前記サブキャリア信号から再生された前記第２のセットのデータシンボルを前記インタリーバメモリに書き込み、前記置換コードによって規定された順序に従って、前記第２のセットのデータシンボルを前記インタリーバメモリから前記出力データストリームに読み出すことを含み、
    前記奇数インタリーブ処理及び前記偶数インタリーブ処理により、前記第１のセットのデータシンボルが前記インタリーバメモリ内の或る場所から読み出されるとき、前記第２のセットのデータシンボルが当該読み出された場所に書き込まれ、当該第２のセットのデータシンボルが前記インタリーバメモリ内の前記場所から読み出されるとき、前記第１のセットのデータシンボルが当該読み出された場所に書き込まれることが可能になり、
    前記データ処理装置は、前記動作モードが、前記データシンボルを搬送するための前記ＯＦＤＭシンボルにおける、前記インタリーバメモリに格納可能なサブキャリアの総数の半数以下のサブキャリア信号を有するモードである場合、前記第１のセットのデータシンボル及び前記第２のセットのデータシンボルの両方を、前記奇数インタリーブ処理に従って、前記第１のＯＦＤＭシンボル及び第２のＯＦＤＭシンボルからインタリーブする
    受信装置。
  38. 請求項３７に記載の受信装置であって、
    地上デジタルビデオ放送規格、移動体デジタルビデオ放送規格、地上デジタルビデオ放送２規格を含むデジタルビデオ放送規格に従ってデータを受信する
    受信装置。
  39. ＯＦＤＭ変調されたシンボルからデータを受信するデータ受信方法であって、
    出力データストリームを生成するために、前記各ＯＦＤＭシンボルの、複数の動作モードのうちの１つに従って規定される所定の数のサブキャリア信号から、第１のセットのデータシンボルと第２のセットのデータシンボルとを有する所定の数のデータシンボルを受信するステップと、
    第１のＯＦＤＭシンボルのサブキャリア信号から受信された前記第１のセットのデータシンボルを前記出力データストリームにインタリーブする奇数インタリーブ処理と、第２のＯＦＤＭシンボルのサブキャリア信号から受信された前記第２のセットのデータシンボルを前記出力データストリームにインタリーブする偶数インタリーブ処理とに従ってインタリーブを実行するステップとを具備し、
    前記奇数インタリーブ処理は、置換コードによって規定された順序に従って、前記第１のＯＦＤＭシンボルの前記サブキャリア信号から再生された前記第１のセットのデータシンボルをインタリーバメモリに書き込み、当該第１のセットのデータシンボルの並び順に従って、前記第１のセットのデータシンボルを前記インタリーバメモリから前記出力データストリームに読み出すことを含み、
    前記偶数インタリーブ処理は、前記第２のセットのデータシンボルの並び順に従って、前記第２のＯＦＤＭシンボルの前記サブキャリア信号から再生された前記第２のセットのデータシンボルを前記インタリーバメモリに書き込み、前記置換コードによって規定された順序に従って、前記第２のセットのデータシンボルを前記インタリーバメモリから前記出力データストリームに読み出すことを含み、
    前記奇数インタリーブ処理及び前記偶数インタリーブ処理により、前記第１のセットのデータシンボルが前記インタリーバメモリ内の或る場所から読み出されるとき、前記第２のセットのデータシンボルが当該読み出された場所に書き込まれ、当該第２のセットのデータシンボルを前記インタリーバメモリ内の前記場所から読み出されるとき、前記第１のセットのデータシンボルが当該読み出された場所に書き込まれることが可能となり、
    前記インタリーブを実行するステップは、前記動作モードが、前記データシンボルを搬送するための前記ＯＦＤＭシンボルにおける、前記インタリーバメモリに格納可能なサブキャリアの総数の半数以下のサブキャリア信号を有するモードである場合、前記第１のセットの入力データシンボル及び前記第２のセットの入力データシンボルの両方を、前記奇数インタリーブ処理に従って、前記第１のＯＦＤＭシンボル及び前記第２のＯＦＤＭシンボルからインタリーブするステップを含む
    データ受信方法。
  40. 請求項３９に記載のデータ受信方法であって、
    前記所定の数のデータシンボルを受信するステップは、ＤＶＢ−Ｔ規格、ＤＶＢ−Ｈ規格、ＤＶＢ−Ｔ２規格を含むデジタルビデオ放送規格に従って実行される
    データ受信方法。
JP2008277500A 2007-10-30 2008-10-28 データ処理装置及び方法 Expired - Fee Related JP5252552B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
GB0721271.5 2007-10-30
GB0721269.9 2007-10-30
GB0721269.9A GB2454193B (en) 2007-10-30 2007-10-30 Data processing apparatus and method
GB0721271A GB2454195A (en) 2007-10-30 2007-10-30 Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver
GB0722645A GB2455071A (en) 2007-10-30 2007-11-19 Memory efficient data symbol interleaver which adaptively applies odd only, or odd and even interleaving processes, depending on OFDM mode
GB0722645.9 2007-11-19
GB0722728A GB2454267A (en) 2007-10-30 2007-11-20 DVB interleaver for odd/even symbol streams splits memory for sub-carrier number up to half maximum/has common memory and immediate location reuse otherwise
GB0722728.3 2007-11-20

Publications (2)

Publication Number Publication Date
JP2009112008A true JP2009112008A (ja) 2009-05-21
JP5252552B2 JP5252552B2 (ja) 2013-07-31

Family

ID=40084079

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008277500A Expired - Fee Related JP5252552B2 (ja) 2007-10-30 2008-10-28 データ処理装置及び方法
JP2008277501A Expired - Fee Related JP5252553B2 (ja) 2007-10-30 2008-10-28 データ処理装置及び方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008277501A Expired - Fee Related JP5252553B2 (ja) 2007-10-30 2008-10-28 データ処理装置及び方法

Country Status (14)

Country Link
US (11) US8155178B2 (ja)
EP (8) EP2469785B1 (ja)
JP (2) JP5252552B2 (ja)
KR (4) KR101464760B1 (ja)
CN (1) CN103401830B (ja)
AT (2) ATE550858T1 (ja)
AU (1) AU2008229928B2 (ja)
DK (5) DK2056468T3 (ja)
EA (1) EA014629B1 (ja)
ES (7) ES2753158T3 (ja)
GB (3) GB2454308B (ja)
PL (6) PL2056468T3 (ja)
PT (5) PT2056463E (ja)
TW (4) TWI440341B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009112011A (ja) * 2007-10-30 2009-05-21 Sony United Kingdom Ltd データ処理方法及び装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
US8155178B2 (en) 2007-10-30 2012-04-10 Sony Corporation 16k mode interleaver in a digital video broadcasting (DVB) standard
KR101439384B1 (ko) * 2007-06-01 2014-09-17 삼성전자주식회사 Ｏｆｄｍ 신호 송신 장치 및 방법
PL2204002T3 (pl) 2007-10-30 2013-08-30 Sony Corp Urządzenie i sposób przetwarzania danych
ES2399157T3 (es) 2007-10-30 2013-03-26 Sony Corporation Aparato y método de procesamiento de datos
PL2056472T3 (pl) 2007-10-30 2010-05-31 Sony Corp Urządzenie i sposób do przetwarzania danych
GB2460459B (en) 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
GB0916001D0 (en) * 2009-09-11 2009-10-28 Univ Edinburgh Inter-carrier modulation
CN101923458B (zh) * 2010-07-30 2013-09-18 苏州科山微电子科技有限公司 一种可任意选择除率范围的小数除法器
KR101388517B1 (ko) * 2010-10-19 2014-04-23 전북대학교산학협력단 심볼 인터리버를 이용한 통신 방법 및 장치
JP5703839B2 (ja) 2011-02-28 2015-04-22 ソニー株式会社 送信装置、情報処理方法、プログラム、および送信システム
EP2525496A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2536054A1 (en) * 2011-06-16 2012-12-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Transmitter and receiver using non-adjacent component interleaving
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
GB2512392A (en) 2013-03-28 2014-10-01 Sony Corp Transmitter and method of transmitting
US20140294124A1 (en) 2013-03-28 2014-10-02 Sony Corporation Transmitter and method of transmitting and receiver and method of detecting ofdm signals
EP2958319B1 (en) 2013-05-09 2018-10-31 LG Electronics Inc. Broadcast signal transmission and reception apparatus and methods therefor
CN105340262B (zh) 2013-06-19 2018-07-27 Lg 电子株式会社 传输广播信号的装置、接收广播信号的装置、传输广播信号的方法和接收广播信号的方法
GB2515801A (en) * 2013-07-04 2015-01-07 Sony Corp Transmitter and receiver and methods of transmitting and receiving
CN105723716B (zh) 2013-11-11 2020-02-21 Lg 电子株式会社 发送广播信号的装置、接收广播信号的装置、发送广播信号的方法以及接收广播信号的方法
RU2673122C1 (ru) 2013-11-20 2018-11-22 Хуавэй Текнолоджиз Ко., Лтд. Способ и устройство обработки полярного кода
US9210022B2 (en) 2013-11-25 2015-12-08 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast, signals, method for transmitting broadcast signals and method for receiving broadcast signals
JP6567548B2 (ja) * 2014-04-21 2019-08-28 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
CA3060546C (en) * 2014-08-07 2022-03-15 ONE Media, LLC Dynamic configuration of a flexible orthogonal frequency division multiplexing phy transport data frame
MX2017001613A (es) 2014-08-07 2018-01-24 Coherent Logix Inc Tamas de radio de multipartición.
CN104333527B (zh) * 2014-11-26 2019-05-21 西安烽火电子科技有限责任公司 一种飞机用cofdm调制解调方法
GB2533308A (en) * 2014-12-15 2016-06-22 Sony Corp Transmitter and method of transmitting and receiver and method of receiving
WO2016125968A1 (ko) * 2015-02-06 2016-08-11 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US10034026B2 (en) 2016-04-22 2018-07-24 Akila Subramaniam Device for and method of enabling the processing of a video stream
WO2018187902A1 (en) 2017-04-10 2018-10-18 Qualcomm Incorporated An efficient interleaver design for polar codes
BR112021008311A2 (pt) 2018-11-07 2021-08-03 Telefonaktiebolaget Lm Ericsson (Publ) método para um dispositivo de comunicação associado com uma transmissão sem fio, e, dispositivo de comunicação associado com uma transmissão sem fio
US20230039446A1 (en) * 2019-12-30 2023-02-09 Istanbul Medipol Universitesi Secure communication method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10207695A (ja) * 1997-01-16 1998-08-07 Nec Ic Microcomput Syst Ltd 疑似乱数発生回路
EP1463255A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
JP2005536097A (ja) * 2002-08-13 2005-11-24 ノキア コーポレイション 記号インターリービング
WO2006069392A1 (en) * 2004-12-22 2006-06-29 Qualcomm Incorporated Pruned bit-reversal interleaver
JP2007528169A (ja) * 2004-03-10 2007-10-04 テレフオンアクチーボラゲット エル エム エリクソン（パブル） インタリーバメモリ及びデインタリーバメモリのためのアドレス生成装置
US20070250742A1 (en) * 2006-04-11 2007-10-25 Sharp Laboratories Of America, Inc. Systems and methods for interleaving and deinterleaving data in an OFDMA-based communication system

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB722553A (en) 1952-06-09 1955-01-26 Johannes Ditzel Improvements in or relating to feed or delivery devices for strip material
CN1007021B (zh) 1985-04-01 1990-02-28 国际商业机器公司 通过择多检测和校正误差的方法
DK2302806T3 (da) 1995-02-01 2013-06-17 Sony Corp Flerkanalstransmission med interleaving ved adressering på stedet af RAM-hukommelse
EP1635474B1 (en) 1995-02-01 2010-10-06 Sony Corporation Data transmission with interleaving through in-place addressing of RAM memory
DE19609909A1 (de) 1996-03-14 1997-09-18 Deutsche Telekom Ag Verfahren und System zur OFDM-Mehrträger-Übertragung von digitalen Rundfunksignalen
US6151296A (en) 1997-06-19 2000-11-21 Qualcomm Incorporated Bit interleaving for orthogonal frequency division multiplexing in the transmission of digital signals
EP1710951A3 (en) 1997-07-17 2006-10-25 Matsushita Electric Industrial Co., Ltd. Elliptic curve calculation apparatus capable of calculating multiples at high speed
US6353900B1 (en) * 1998-09-22 2002-03-05 Qualcomm Incorporated Coding system having state machine based interleaver
US6304985B1 (en) 1998-09-22 2001-10-16 Qualcomm Incorporated Coding system having state machine based interleaver
US6181338B1 (en) 1998-10-05 2001-01-30 International Business Machines Corporation Apparatus and method for managing windows in graphical user interface environment
US6625234B1 (en) * 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
US6314534B1 (en) * 1999-03-31 2001-11-06 Qualcomm Incorporated Generalized address generation for bit reversed random interleaving
JP2001136497A (ja) 1999-11-09 2001-05-18 Sharp Corp デジタル放送送信機及び受信機
US6944120B2 (en) 2000-04-12 2005-09-13 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Method and system for tiered digital television terrestrial broadcasting services using multi-bit-stream frequency interleaved OFDM
US7170849B1 (en) 2001-03-19 2007-01-30 Cisco Systems Wireless Networking (Australia) Pty Limited Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data
GB0110907D0 (en) * 2001-05-03 2001-06-27 British Broadcasting Corp Improvements in decoders for many carrier signals, in particular in DVB-T recievers
US7146573B2 (en) 2002-01-28 2006-12-05 International Business Machines Corporation Automatic window representation adjustment
US6975250B2 (en) 2002-05-28 2005-12-13 Broadcom Corporation Methods and systems for data manipulation
RU2292654C2 (ru) 2002-08-13 2007-01-27 Нокиа Корпорейшн Символьное перемежение
US7411928B2 (en) 2002-12-03 2008-08-12 Koninklijke Philips Electronics N.V. Simplified decoder for a bit interleaved COFDM-MIMO system
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8155178B2 (en) 2007-10-30 2012-04-10 Sony Corporation 16k mode interleaver in a digital video broadcasting (DVB) standard
GB2454196B (en) 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
US7069398B2 (en) * 2003-06-20 2006-06-27 Industrial Technology Research Institute Apparatus and method for de-interleaving the interleaved data in a coded orthogonal frequency division multiplexing receiver
KR100505694B1 (ko) * 2003-07-09 2005-08-02 삼성전자주식회사 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법
US7415584B2 (en) 2003-11-26 2008-08-19 Cygnus Communications Canada Co. Interleaving input sequences to memory
BRPI0510683A (pt) * 2004-05-13 2008-04-22 Thomson Licensing detecção de modo intercalador em um receptor de vìdeo digital
SG155171A1 (en) * 2004-07-29 2009-09-30 Qualcomm Inc System and method for interleaving
US20080317142A1 (en) * 2005-07-29 2008-12-25 Qualcomm Incorporated System and method for frequency diversity
KR100608913B1 (ko) * 2004-11-10 2006-08-09 한국전자통신연구원 직교주파수분할다중(ｏｆｄｍ) 송신기에서의 인터리빙장치 및 방법
TWI241779B (en) 2004-12-24 2005-10-11 Univ Nat Sun Yat Sen Symbol deinterleaver for digital video broadcasting system
TWI274258B (en) 2004-12-24 2007-02-21 Sony Taiwan Ltd Image processing system
US7395461B2 (en) * 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US7657818B2 (en) 2005-06-22 2010-02-02 Adaptive Spectrum And Signal Alignment, Inc. Dynamic minimum-memory interleaving
WO2007014043A2 (en) * 2005-07-21 2007-02-01 Wionics Research Deinterleaver and dual-viterbi decoder architecture
US8879635B2 (en) 2005-09-27 2014-11-04 Qualcomm Incorporated Methods and device for data alignment with time domain boundary
US20070206117A1 (en) 2005-10-17 2007-09-06 Qualcomm Incorporated Motion and apparatus for spatio-temporal deinterlacing aided by motion compensation for field-based video
US8654848B2 (en) 2005-10-17 2014-02-18 Qualcomm Incorporated Method and apparatus for shot detection in video streaming
US8948260B2 (en) 2005-10-17 2015-02-03 Qualcomm Incorporated Adaptive GOP structure in video streaming
US20070171280A1 (en) 2005-10-24 2007-07-26 Qualcomm Incorporated Inverse telecine algorithm based on state machine
US20070115960A1 (en) * 2005-11-04 2007-05-24 Mediatek Inc. De-interleaver for data decoding
US9131164B2 (en) 2006-04-04 2015-09-08 Qualcomm Incorporated Preprocessor method and apparatus
EP1853018B1 (en) * 2006-05-03 2014-03-05 Industrial Technology Research Institute Encoding and decoding for multicarrier signals.
US7974358B2 (en) * 2006-05-03 2011-07-05 Industrial Technology Research Institute Orthogonal frequency division multiplexing (OFDM) encoding and decoding methods and systems
PL2056472T3 (pl) 2007-10-30 2010-05-31 Sony Corp Urządzenie i sposób do przetwarzania danych
ES2399157T3 (es) 2007-10-30 2013-03-26 Sony Corporation Aparato y método de procesamiento de datos
PL2204002T3 (pl) 2007-10-30 2013-08-30 Sony Corp Urządzenie i sposób przetwarzania danych
GB2460459B (en) 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
US7945746B2 (en) * 2008-06-02 2011-05-17 Newport Media, Inc. Memory sharing of time and frequency de-interleaver for ISDB-T receivers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10207695A (ja) * 1997-01-16 1998-08-07 Nec Ic Microcomput Syst Ltd 疑似乱数発生回路
JP2005536097A (ja) * 2002-08-13 2005-11-24 ノキア コーポレイション 記号インターリービング
EP1463255A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
JP2007528169A (ja) * 2004-03-10 2007-10-04 テレフオンアクチーボラゲット エル エム エリクソン（パブル） インタリーバメモリ及びデインタリーバメモリのためのアドレス生成装置
WO2006069392A1 (en) * 2004-12-22 2006-06-29 Qualcomm Incorporated Pruned bit-reversal interleaver
US20070250742A1 (en) * 2006-04-11 2007-10-25 Sharp Laboratories Of America, Inc. Systems and methods for interleaving and deinterleaving data in an OFDMA-based communication system

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN6012063094; Ｈｏｒｖａｔｈ，　Ｌ．　ａｎｄ　Ｄｈａｏｕ，　Ｉ．Ｂ．　ａｎｄ　Ｔｅｎｈｕｎｅｎ，　Ｈ．　ａｎｄ　Ｉｓｏａｈｏ，　Ｊ．: 'Ａ　ｎｏｖｅｌ，　ｈｉｇｈ-ｓｐｅｅｄ，　ｒｅｃｏｎｆｉｇｕｒａｂｌｅ　ｄｅｍａｐｐｅｒ-ｓｙｍｂｏｌ　ｄｅｉｎｔｅｒｌｅａｖｅｒ　ａｒｃｈｉｔｅｃｔｕｒｅ　ｆｏｒ　ＤＶＢ-Ｔ' Ｃｉｒｃｕｉｔｓ　ａｎｄ　Ｓｙｓｔｅｍｓ，　１９９９．　ＩＳＣＡＳ'９９．　Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　１９９９　ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｓｙｍｐｏｓｉｕｍ　ｏｎ , 1999 *
JPN7012004979; ＹＯＳＳＩ　ＳＥＧＡＬ，　ＯＬＩＶＩＥＲ　ＳＥＬＬＥＲ，　ＤＡＶＥ　ＷＩＬＬＩＡＭＳ　ｅｔ　ａｌ．: 'ＩＥＥＥ　８０２．１６　ＴＧ４　ＯＦＤＭ　ＰＨＹ　Ｐｒｏｐｏｓａｌ　ｆｏｒ　ｔｈｅ　８０２．１６ｂ　ＰＨＹ　Ｌａｙｅｒ' ＩＥＥＥ　８０２．１６．４ｃ-０１／２０ , 20010304, ｐｐ．１，１４-２８ *
JPN7012004980; 'Ｄｉｇｉｔａｌ　Ｖｉｄｅｏ　Ｂｒｏａｄｃａｓｔｉｎｇ　（ＤＶＢ）；　Ｆｒａｍｉｎｇ　ｓｔｒｕｃｔｕｒｅ，　ｃｈａｎｎｅｌ　ｃｏｄｉｎｇ　ａｎｄ　ｍｏｄｕｌａｔｉｏｎ　ｆｏｒ　ｄｉｇｉｔａｌ　ｔｅｒｒｅ' ＥＴＳＩ　ＥＮ　３００　７４４　Ｖ１．５．１ , 200411, ｐｐ．１９-２１ *
JPN7012004981; 'Ｄｉｇｉｔａｌ　Ｖｉｄｅｏ　Ｂｒｏａｄｃａｓｔｉｎｇ　（ＤＶＢ）；　Ｆｒａｍｅ　ｓｔｒｕｃｔｕｒｅ　ｃｈａｎｎｅｌ　ｃｏｄｉｎｇ　ａｎｄ　ｍｏｄｕｌａｔｉｏｎ　ｆｏｒ　ａ　ｓｅｃｏｎｄ　ｇｅｎｅｒａｔ' Ｄｒａｆｔ　ＥＴＳＩ　ＥＮ　３０２　７５５　Ｖ１．１．１ , 200810, ｐｐ．８７-８８ *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009112011A (ja) * 2007-10-30 2009-05-21 Sony United Kingdom Ltd データ処理方法及び装置

Also Published As

Publication number Publication date
GB0818909D0 (en) 2008-11-19
ES2753158T3 (es) 2020-04-07
US20120069922A1 (en) 2012-03-22
KR20090045097A (ko) 2009-05-07
TWI433515B (zh) 2014-04-01
EP2056468A3 (en) 2009-08-26
US10020970B2 (en) 2018-07-10
ATE550858T1 (de) 2012-04-15
USRE46550E1 (en) 2017-09-12
EA200802077A1 (ru) 2009-06-30
EP2056470B1 (en) 2012-03-21
AU2008229928A1 (en) 2009-05-14
TW200935757A (en) 2009-08-16
US8369434B2 (en) 2013-02-05
TW200935834A (en) 2009-08-16
PL2421163T3 (pl) 2013-06-28
GB2454311B (en) 2012-10-17
CN103401830B (zh) 2017-12-08
US20090110093A1 (en) 2009-04-30
GB2454311A (en) 2009-05-06
PL2056470T3 (pl) 2012-08-31
JP5252552B2 (ja) 2013-07-31
EP2469715A2 (en) 2012-06-27
US8891692B2 (en) 2014-11-18
DK2056469T3 (da) 2012-06-18
ES2441995T3 (es) 2014-02-07
EP2056469B1 (en) 2012-03-21
US8179954B2 (en) 2012-05-15
US8374269B2 (en) 2013-02-12
GB2454312B (en) 2012-10-17
US20140233681A1 (en) 2014-08-21
ES2382914T3 (es) 2012-06-14
KR101459154B1 (ko) 2014-11-07
US8737522B2 (en) 2014-05-27
EP2421166A2 (en) 2012-02-22
US20150304143A1 (en) 2015-10-22
GB2454312A (en) 2009-05-06
EP2421166A3 (en) 2012-02-29
EP2469785B1 (en) 2019-09-25
ES2403516T3 (es) 2013-05-20
KR20090045051A (ko) 2009-05-07
US20180048504A1 (en) 2018-02-15
CN103401830A (zh) 2013-11-20
AU2008229928B2 (en) 2012-02-16
JP2009112009A (ja) 2009-05-21
PL2056469T3 (pl) 2012-08-31
EP2056463B1 (en) 2013-12-04
KR20090045098A (ko) 2009-05-07
USRE48147E1 (en) 2020-08-04
ATE550833T1 (de) 2012-04-15
EP2421166B1 (en) 2013-03-13
EP2056469A1 (en) 2009-05-06
GB2454308B (en) 2009-11-18
TWI440341B (zh) 2014-06-01
DK2056463T3 (da) 2014-01-27
US20150063489A1 (en) 2015-03-05
PL2421166T3 (pl) 2013-06-28
EP2056463A2 (en) 2009-05-06
EP2056468B1 (en) 2013-07-03
KR20090045049A (ko) 2009-05-07
EP2056463A3 (en) 2009-08-26
US20130114760A1 (en) 2013-05-09
US9100251B2 (en) 2015-08-04
ES2403517T3 (es) 2013-05-20
TWI440342B (zh) 2014-06-01
PL2056463T3 (pl) 2014-03-31
EP2056470B9 (en) 2012-08-01
EP2056470A1 (en) 2009-05-06
PT2056469E (pt) 2012-06-28
KR101459153B1 (ko) 2014-11-07
PT2056468E (pt) 2013-08-01
TW200935836A (en) 2009-08-16
US20120106673A1 (en) 2012-05-03
PT2056463E (pt) 2014-01-10
TWI469537B (zh) 2015-01-11
KR101464760B1 (ko) 2014-11-24
EP2469785A2 (en) 2012-06-27
EP2421163A3 (en) 2012-02-29
PT2056470E (pt) 2012-06-26
DK2056468T3 (da) 2013-08-05
EP2056468A2 (en) 2009-05-06
ES2383099T3 (es) 2012-06-18
TW200935833A (en) 2009-08-16
GB2454308A (en) 2009-05-06
DK2421166T3 (da) 2013-05-06
EP2421163B1 (en) 2013-03-13
US20090110092A1 (en) 2009-04-30
GB0819090D0 (en) 2008-11-26
EP2469785A3 (en) 2014-10-22
PT2421166E (pt) 2013-04-26
US9722835B2 (en) 2017-08-01
PL2056468T3 (pl) 2013-09-30
EP2469715B1 (en) 2019-09-25
EP2469715A3 (en) 2014-10-22
GB0819086D0 (en) 2008-11-26
KR101520965B1 (ko) 2015-05-15
EP2421163A2 (en) 2012-02-22
ES2427220T3 (es) 2013-10-29
US8155178B2 (en) 2012-04-10
JP5252553B2 (ja) 2013-07-31
DK2056470T3 (da) 2012-07-02
EA014629B1 (ru) 2010-12-30

Similar Documents

Publication Publication Date Title
JP5252552B2 (ja) データ処理装置及び方法
JP5253092B2 (ja) データ処理装置及び方法
JP5248983B2 (ja) データ処理装置及び方法
JP5392905B2 (ja) データ処理装置及びデータ処理方法
JP5371374B2 (ja) データ処理方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130411

R150 Certificate of patent or registration of utility model

Ref document number: 5252552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees