[go: up one dir, main page]

KR980005655A - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR980005655A
KR980005655A KR1019960026503A KR19960026503A KR980005655A KR 980005655 A KR980005655 A KR 980005655A KR 1019960026503 A KR1019960026503 A KR 1019960026503A KR 19960026503 A KR19960026503 A KR 19960026503A KR 980005655 A KR980005655 A KR 980005655A
Authority
KR
South Korea
Prior art keywords
charge storage
storage electrode
conductive film
sacrificial layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019960026503A
Other languages
English (en)
Inventor
백선행
윤종원
박현식
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960026503A priority Critical patent/KR980005655A/ko
Publication of KR980005655A publication Critical patent/KR980005655A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야 :
반도체 장치의 캐패시터 제조방법.
2. 발명이 해결하려고 하는 기술적 과제 :
반도체 장치의 캐패시터 제조공정, 특히 종래의 반구형 전하저장의 단면적이 커짐에 따라 전극사이의 공간마진이 부족하며 전극간 단락유발을 초래할 문제점이 있고 공정의 재현성이 불량하여 제조수율이 저하되는 문제점이 있다.
3. 발명의 해결방법의 요지 :
종래 공정을 이용하면서 동일한 전하저장전극의 단면적을 확보하며, 이중레지스트패턴에 따라 공정단계의 추가없이 전하저장전극이 단면적을 확보하여 캐패시터의 특성을 향상시키는 방법을 제공하고자 함.
4. 발명의 중요한 용도 :
전하저장전극의 단면적을 확보하여 캐패시터의 특성을 향상에 이용됨.

Description

반도체 장치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (3)

  1. 반도체메모리 장치 제조방법에 있어서, 반도체 기판상에 기형성된 층간절연막을 선택식각하여 전하저장전극 콘택홀을 형성하는 단계; 전체구조 상부에 전하저장전극용 제1전도막과 희생막을 차례로 형성하는 단계; 전하저장전극 마스크를 사용하여 상기 희생막 및 제1전도막을 차례로 식각하는 단계; 전하저장전극 콘택마스크를 사용하여 상기 희생막을 차례로 식각하는 단계; 전체구조 상부에 제2전도막을 형성하고 상기 제2절연막을 건식식각하여 제2전도막 스페이서를 형성하는 단계; 및 잔류하는 상기 희생막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 반도체메모리 장치 제조방법에 있어서, 반도체 기판상에 기형성된 층간절연막을 선택식각하여 전하저장전극 콘택홀 형성하는 단계; 전체구조 상부에 전하저장전극용 제1전도막과 희생막을 차례로 형성하는 단계; 상기 콘택홀로부터 일정거리 이격된 양 방향으로 격리되며 전하저장 전극 크기를 결정하도록 상기 희생막 및 제1전도막을 선택식각하여 패턴닝하는 단계; 전체구조 상부에 제2전도막을 형성하는 단계; 상기 제2전도막을 비등방성 건식식각하여 제2전도막 스페이서를 형성하는단계; 및 잔류하는 상기 희생막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제2항에 있어서, 상기 제2전도막의 두께는 격리된 콘택홀과 제1전도막 간의거리 이상이 되도록 하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960026503A 1996-06-29 1996-06-29 반도체 장치 제조방법 Withdrawn KR980005655A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960026503A KR980005655A (ko) 1996-06-29 1996-06-29 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026503A KR980005655A (ko) 1996-06-29 1996-06-29 반도체 장치 제조방법

Publications (1)

Publication Number Publication Date
KR980005655A true KR980005655A (ko) 1998-03-30

Family

ID=66241549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026503A Withdrawn KR980005655A (ko) 1996-06-29 1996-06-29 반도체 장치 제조방법

Country Status (1)

Country Link
KR (1) KR980005655A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220001046U (ko) 2020-11-03 2022-05-10 이운수 발전기용 브라켓.
KR20220002430U (ko) 2021-04-02 2022-10-12 최수현 발전기용 브라켓.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220001046U (ko) 2020-11-03 2022-05-10 이운수 발전기용 브라켓.
KR20220002430U (ko) 2021-04-02 2022-10-12 최수현 발전기용 브라켓.

Similar Documents

Publication Publication Date Title
KR950001901A (ko) 콘택홀 제조방법
KR960006012A (ko) 불휘발성 반도체 메모리 소자 및 그의 제조방법
KR980005655A (ko) 반도체 장치 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR980005647A (ko) 반도체 메모리 장치의 전하저장전극 형성 방법
KR980006389A (ko) 반도체 메모리 장치의 전하저장전극 형성 방법
KR950034630A (ko) 반도체소자의 저장전극 형성방법
KR970054009A (ko) 반도체 소자의 캐패시터 제조 방법
KR960002844A (ko) 반도체소자의 캐패시터 제조방법
KR970030807A (ko) 반도체 메모리장치의 커패시터 제조방법
KR970054060A (ko) 반도체 메모리 장치의 커패시터 제조방법
KR970072419A (ko) 커패시터의 제조 방법
KR980005476A (ko) 반도체 소자의 저장전극 형성방법
KR970052322A (ko) 반도체 소자의 콘택 홀 형성 방법
KR960043176A (ko) 캐패시터 제조방법
KR980006255A (ko) 반도체 메모리 장치의 전하저장전극 형성방법
KR960002789A (ko) 반도체소자의 캐패시터 제조방법
KR970052320A (ko) 반도체 소자의 전하저장전극 형성방법
KR970013348A (ko) 반도체장치의 커패시터 제조방법
KR960026741A (ko) 반도체소자의 캐패시터 제조방법
KR980006358A (ko) 디램의 캐패시터 및 그 제조방법
KR960043152A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR970053940A (ko) 반도체소자의 저장전극 형성방법
KR960019732A (ko) 반도체 소자의 전하저장전극 형성 방법
KR980005675A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960629

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid