[go: up one dir, main page]

KR980005912A - 반도체 장치의 금속콘택구조 및 그 제조방법 - Google Patents

반도체 장치의 금속콘택구조 및 그 제조방법 Download PDF

Info

Publication number
KR980005912A
KR980005912A KR1019960026552A KR19960026552A KR980005912A KR 980005912 A KR980005912 A KR 980005912A KR 1019960026552 A KR1019960026552 A KR 1019960026552A KR 19960026552 A KR19960026552 A KR 19960026552A KR 980005912 A KR980005912 A KR 980005912A
Authority
KR
South Korea
Prior art keywords
contact hole
conductive layer
forming
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960026552A
Other languages
English (en)
Other versions
KR100206404B1 (ko
Inventor
한상준
권원택
김정희
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960026552A priority Critical patent/KR100206404B1/ko
Priority to US08/842,038 priority patent/US5851914A/en
Priority to CNB971138192A priority patent/CN1236484C/zh
Publication of KR980005912A publication Critical patent/KR980005912A/ko
Application granted granted Critical
Publication of KR100206404B1 publication Critical patent/KR100206404B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속콘택을 위한 콘택홀의 깊이를 줄임으로써 공정을 간략화시킬 수 있도록 한 반도체 장치의 금속콘택구조 및 이의 제조방법에 관한 것으로, 반도체기판상의 하부도전층상에 제1절연막을 형성하는 단계와, 상기 제1절연막을 선택적으로 식각하여 제1콘택홀을 형성하는 단계, 상기 제1콘택홀을 포함한 상기 제1절연막 전면에 도전층을 형성하는 단계, 상기 도전층을 패터닝하여 상기 제1콘택홀내에 더미패턴을 형성하는 단계, 상기 더미패턴이 형성된 상기 제1절연막 전면에 제2절연막을 형성하는 단계, 상기 제2절연막을 선택적으로 건식식각하여 상기 제1콘택홀 상부에 제2콘택홀을 형성하는 단계, 및 상기 제2절연막상에 금속을 증착하여 상기 더미패턴을 통해 상기 하부도전층과 연결되는 상부도전층을 형성하는 단계를 포함하여 이루어지는 반도체 장치의 금속콘택구조 제조방법을 제공한다.

Description

반도체 장치의 금속콘택구조 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체 장치의 금속콘택구조를 도시한 단면도이다.

Claims (8)

  1. 반도체기판상의 하부도전층상에 상기 하부도전층의 소정영역을 노출시키는 제1콘택홀을 갖추고 형성된 제1절연막과, 상기 제1콘택홀내에 형성되어 상기 하부도전층과 접속되는 도전물질로 이루어진 더미패턴, 상기 제1절연막 상부에 형성되어, 상기 더미패턴상부 영역에 제2콘택홀을 갖추고 형성된 제2절연막, 및 상기 제2콘택홀을 통해 상기 더미패턴과 연결되도록 상기 제2절연막 상부에 형성된 상부 도전층으로 이루어진 반도체 장치의 금속콘택구조.
  2. 제1항에 있어서, 상기 금속콘택구조는 반도체 장치의 워드라인 스트래핑 및 주변회로 지역에 형성되는 것임을 특징으로 하는 반도체 장치의 금속콘택구조.
  3. 반도체기판상의 하부도전층상에 제1절연막을 형성하는 단계와, 상기 제1절연막을 선택적으로 식각하여 제1콘택홀을 형성하는 단계, 상기 제1콘택홀을 포함한 상기 제1절연막 전면에 도전층을 형성하는 단계, 상기 도전층을 패터닝하여 상기 제1콘택홀내에 더미패턴을 형성하는 단계, 상기 더미패턴이 형성된 상기 제1절연막 전면에 제2절연막을 형성하는 단계, 상기 제2절연막을 선택적으로 건식식각하여 상기 제1콘택홀 상부에 제2콘택홀을 형성하는 단계, 및 상기 제2절연막상에 금속을 증착하여 상기 더미패턴을 통해 상기 하부도전층과 연결되는 상부도전층을 형성하는 단계를 포함하여 이루어진 반도체 장치의 금속콘택구조 제조방법.
  4. 제3항에 있어서, 상기 금속콘택구조는 반도체 장치의 워드라인 스트래핑 및 주변회로 지역에 형성되는 것을 특징으로 하는 반도체 장치의 금속콘택구조 제조방법.
  5. 제3항에 있어서, 제1절연막 및 제2절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 장치의 금속콘택구조 제조방법.
  6. 제3항에 있어서, 상기 제1콘택홀을 형성하는 단계는 반도체 장치의 메모리셀영역에서 커패시터전극과 기판의 액티브영역을 연결하기 위한 콘택홀을 형성하는 공정시 동시에 행해지는 것임을 특징으로 하는 반도체 장치의 금속콘택구조 제조방법.
  7. 제3항에 있어서, 상기 도전층은 폴리실리콘층으로 형성하는 것을 특징으로 하는 반도체 장치의 금속콘택구조 제조방법.
  8. 제7항에 있어서, 상기 폴리실리콘층은 반도체 장치의 메모리셀영역의 커패시터전극 형성을 위한 폴리실리콘층 형성시 동시에 형성되는 것임을 특징으로 하는 반도체 장치의 금속콘택구조 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960026552A 1996-06-29 1996-06-29 반도체 장치의 금속콘택구조 및 그 제조방법 Expired - Fee Related KR100206404B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960026552A KR100206404B1 (ko) 1996-06-29 1996-06-29 반도체 장치의 금속콘택구조 및 그 제조방법
US08/842,038 US5851914A (en) 1996-06-29 1997-04-23 Method of fabricating a metal contact structure
CNB971138192A CN1236484C (zh) 1996-06-29 1997-06-23 半导体器件的金属接触结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026552A KR100206404B1 (ko) 1996-06-29 1996-06-29 반도체 장치의 금속콘택구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR980005912A true KR980005912A (ko) 1998-03-30
KR100206404B1 KR100206404B1 (ko) 1999-07-01

Family

ID=19465219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026552A Expired - Fee Related KR100206404B1 (ko) 1996-06-29 1996-06-29 반도체 장치의 금속콘택구조 및 그 제조방법

Country Status (3)

Country Link
US (1) US5851914A (ko)
KR (1) KR100206404B1 (ko)
CN (1) CN1236484C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637481A (en) * 1993-02-01 1997-06-10 Bristol-Myers Squibb Company Expression vectors encoding bispecific fusion proteins and methods of producing biologically active bispecific fusion proteins in a mammalian cell
JP2800788B2 (ja) * 1996-06-27 1998-09-21 日本電気株式会社 半導体装置の製造方法
US6618638B1 (en) * 2001-04-30 2003-09-09 Lam Research Corporation Method for scaling processes between different etching chambers and wafer sizes
WO2011129763A1 (en) * 2010-04-13 2011-10-20 Agency For Science, Technology And Research An interconnect structure and a method of forming the same
CN102339793A (zh) * 2011-10-29 2012-02-01 上海华力微电子有限公司 一种半导体器件制作方法
CN107994018B (zh) * 2017-12-27 2024-03-29 长鑫存储技术有限公司 半导体存储器件结构及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208869A (ja) * 1985-03-14 1986-09-17 Nec Corp 半導体装置及びその製造方法
JP2545154B2 (ja) * 1990-06-04 1996-10-16 松下電器産業株式会社 コンタクト構造の形成方法
US5258096A (en) * 1992-08-20 1993-11-02 Micron Semiconductor, Inc. Method of forming local etch stop landing pads for simultaneous, self-aligned dry etching of contact vias with various depths
US5525552A (en) * 1995-06-08 1996-06-11 Taiwan Semiconductor Manufacturing Company Method for fabricating a MOSFET device with a buried contact

Also Published As

Publication number Publication date
CN1170962A (zh) 1998-01-21
KR100206404B1 (ko) 1999-07-01
US5851914A (en) 1998-12-22
CN1236484C (zh) 2006-01-11

Similar Documents

Publication Publication Date Title
KR940010400A (ko) 캐패시터의 저장전극 제조방법
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
KR930003329A (ko) 반도체집적회로장치 및 그 제조방법
KR950001901A (ko) 콘택홀 제조방법
KR960026113A (ko) 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법
KR970063730A (ko) 강유전체 메로리 장치 및 그 제조 방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR970059050A (ko) 반도체 장치의 축전기 제조방법
KR950004415A (ko) 반도체 장치 및 그 제조방법
KR940012614A (ko) 고집적 반도체 접속장치 및 그 제조방법
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
KR970053944A (ko) 반도체 메모리장치 및 그 제조방법
KR970013348A (ko) 반도체장치의 커패시터 제조방법
KR970072416A (ko) 반도체 기억장치의 셀 커패시터 제조방법
KR970030326A (ko) 반도체 소자의 콘택홀 형성방법
KR980006255A (ko) 반도체 메모리 장치의 전하저장전극 형성방법
KR980006351A (ko) 반도체소자의 캐패시터 제조방법
KR950028144A (ko) 반도체 장치의 캐패시터
KR950034419A (ko) 반도체 소자 및 그 제조방법
KR960026161A (ko) 반도체 소자의 콘택홀 형성방법
KR950025869A (ko) 콘택홀 형성방법
KR970051931A (ko) 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크
KR970008606A (ko) 반도체메모리셀 및 그 제조방법
KR980006350A (ko) 반도체소자의 캐패시터 제조방법
KR970053949A (ko) 반도체 메모리 셀 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960629

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960629

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990116

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990408

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990409

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020315

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030318

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050318

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060320

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20070321

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20070321

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090310