[go: up one dir, main page]

KR980004991A - 래치-업을 방지하는 상승전압발생기 - Google Patents

래치-업을 방지하는 상승전압발생기 Download PDF

Info

Publication number
KR980004991A
KR980004991A KR1019960024280A KR19960024280A KR980004991A KR 980004991 A KR980004991 A KR 980004991A KR 1019960024280 A KR1019960024280 A KR 1019960024280A KR 19960024280 A KR19960024280 A KR 19960024280A KR 980004991 A KR980004991 A KR 980004991A
Authority
KR
South Korea
Prior art keywords
voltage
terminal
terminal connected
rising
vpp
Prior art date
Application number
KR1019960024280A
Other languages
English (en)
Other versions
KR100203136B1 (ko
Inventor
권정태
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024280A priority Critical patent/KR100203136B1/ko
Priority to US08/866,236 priority patent/US5852552A/en
Priority to GB9711661A priority patent/GB2314698B/en
Priority to TW086108162A priority patent/TW358241B/zh
Publication of KR980004991A publication Critical patent/KR980004991A/ko
Application granted granted Critical
Publication of KR100203136B1 publication Critical patent/KR100203136B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 내부전압강하회로와, 전압상승 발생기를 사용하는 디-램 소자 및 모든 반도체 소자에 적용 가능한 래치-업을 방지하는 상승전압 발생기에 관한 것으로, 상승 전압 발생기 내의 차지 펌핑 회로의 N-웰(N-WELL)의 전압이 외부전원전압 'Vcc' 와 상승전압 'Vpp' 의 상대적인 차이의 변화에 따라 변하도록 하므로써, 상승전압 발생기에서 발생할 수 있는 P-N 정션의 순방향 바이어스에 의한 래치-업 문제를 효과적으로 방지함과 동시에, 차지 펌핑 동작이 'Vpp' 전압이 크기에 영향을 받지 않으므로 낮은 외부동작전압이 초기에 인가되었을 경우에도 불안정한 과도 특성에 의해 차지 펌핑 회로가 오작동 하는 것을 방지하는 잇점이 있는 래치-업을 방지하는 상승전압 발생기에 관한 것이다.

Description

래치-업을 방지하는 상승전압발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 전압상승회로의 차지 펌핑부를 나타내는 회로도.
제5도는 본 발명에 의한 전압상승회로의 다른 실시예인 차지펌핑부를 나타내는 회로도.

Claims (5)

  1. 상승전압(Vpp)을 생성하기 위한 프리차지부와, 상기 프리차지부에 연결되어 차징된 전압을 전달하는 복수개의 전달 트랜지스터를 가지는 차지 펌핑부를 포함하는 상승전압 발생기에 있어서, 상기 차지 펌핑부는 상기 복수개의 전달 트래지스터의 일축에 연결되어, 외부전압(Vcc) 및 상승전압(Vpp) 상호간의 상대적인 크기 변화에 따라 상기 복수개의 전달 트래지스터에 제공되는 전압을 가변적으로 변화시키는 전압 제어부를 포함하는 것을 특징으로 하는 래치-업을 방지하는 상승전압발생기.
  2. 제1항에 있어서, 상기 전압 제어부는 게이트 단자는 외부전압(Vcc)을 입력으로 하고, 소스단자는 상승전압(Vpp) 출력단자에 연결되며, 드레인 단자는 상기 복수개의 전달 트랜지스터에 공통 연결된 P 모스 트래지스터와; 게이트 단자는 전압상승부의 출력전압(Vpp)을 입력으로 하고, 소스단자는 외부전압(Vcc) 단자에 연결되며, 드레인 단자는 상기 전달 트랜지스터에 공통 연결된 P 모스 트랜지스터를 포함하는 것을 특징으로 하는 래치-업을 방지하는 상승전압발생기.
  3. 제1항에 있어서, 상기 전압 제어부는 상기 복수개의 전달 트래지스터에 일측이 연결되며, 복수개의 모스 트랜지스터로 이루어져 전압 특성에 따른 트랜지스터들의 플로팅 구간을 제거하는 플로팅 구간 제거부와; 게이트 단자는 상기 플로팅 구간 제거부에 연결되고, 소스 단자는 상승전압(Vpp) 출력단자에 연결되며, 드레인 단자는 상기 전달 트랜지스터에 연결된 제1 P 모스 트랜지스터와; 게이트 단자는 상기 플로팅 구간 제거부에 연결되고, 소스 단자는 외부 전압(Vcc) 단자에 연결되며, 드레인 단자는 상기 전달 트랜지스터에 연결된 제2 P 모스 트랜지스터를 포함하는 것을 특징으로 하는 래치-업을 방지하는 상승전압발생기.
  4. 제3항에 있어서, 상기 플로팅 구간 제거부는 게이트와 드레인 단자는 상기 제1 P 모스 트랜지스터의 게이트단에 연결되고, 소스 단자는 외부전압(Vcc) 단자에 연결된 제3 P 모스 트랜지스터와; 일측은 상기 제3P 모스 트랜지스터에 연결되고, 타측은 접지단에 연결된 제1 저항부와; 게이트와 소스 단자는 제2P 모스 트랜지스터의 게이트단자에 연결되고, 드레인 단자는 상승전압(Vpp) 출력 단자에 연결된 제4 P 모스 트랜지스터; 및 일측은 상기 제4 P 모스 트랜지스터에 연결되고, 타측은 접지단에 연결된 제2 저항부를 포함하는 것을 특징으로 하는 래치-업을 방지하는 상승전압발생기.
  5. 제4항에 있어서, 상기 제1, 제2 저항부는 복수개의 N 모스 트랜지스터들로 이루어지며, 상기 N 모스 트랜지스터들의 채널 폭은 상기 제3, 제4' P 모스 트랜지스터의 채널 폭 보다 큰 폭을 가지는 것을 특징으로 하는 래치-업을 방지하는 상승전압발생기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024280A 1996-06-27 1996-06-27 래치-업을 방지하는 상승전압발생기 KR100203136B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960024280A KR100203136B1 (ko) 1996-06-27 1996-06-27 래치-업을 방지하는 상승전압발생기
US08/866,236 US5852552A (en) 1996-06-27 1997-05-30 High voltage generator with a latch-up prevention function
GB9711661A GB2314698B (en) 1996-06-27 1997-06-05 High voltage generator with charge pumping means
TW086108162A TW358241B (en) 1996-06-27 1997-06-13 High voltage generator with a latch-up prevention function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024280A KR100203136B1 (ko) 1996-06-27 1996-06-27 래치-업을 방지하는 상승전압발생기

Publications (2)

Publication Number Publication Date
KR980004991A true KR980004991A (ko) 1998-03-30
KR100203136B1 KR100203136B1 (ko) 1999-06-15

Family

ID=19463740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024280A KR100203136B1 (ko) 1996-06-27 1996-06-27 래치-업을 방지하는 상승전압발생기

Country Status (4)

Country Link
US (1) US5852552A (ko)
KR (1) KR100203136B1 (ko)
GB (1) GB2314698B (ko)
TW (1) TW358241B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804948B1 (ko) * 2001-12-27 2008-02-20 주식회사 포스코 미분탄의 수송시 고체/기체비 증대방법 및 수송성 평가방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023259B1 (en) * 2001-02-26 2006-04-04 Cypress Semiconductor Corp. High voltage switch with no latch-up hazards
US7348827B2 (en) * 2004-05-19 2008-03-25 Altera Corporation Apparatus and methods for adjusting performance of programmable logic devices
US20060119382A1 (en) * 2004-12-07 2006-06-08 Shumarayev Sergey Y Apparatus and methods for adjusting performance characteristics of programmable logic devices
KR100605591B1 (ko) * 2005-01-31 2006-07-31 주식회사 하이닉스반도체 반도체 소자의 승압전압 발생기
KR100727440B1 (ko) * 2005-03-31 2007-06-13 주식회사 하이닉스반도체 내부전원 생성장치
JP4808995B2 (ja) * 2005-05-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体回路装置
US7330049B2 (en) * 2006-03-06 2008-02-12 Altera Corporation Adjustable transistor body bias generation circuitry with latch-up prevention
US7355437B2 (en) * 2006-03-06 2008-04-08 Altera Corporation Latch-up prevention circuitry for integrated circuits with transistor body biasing
US7495471B2 (en) 2006-03-06 2009-02-24 Altera Corporation Adjustable transistor body bias circuitry
US7936023B1 (en) 2006-09-26 2011-05-03 Cypress Semiconductor Corporation High voltage diode
KR101610825B1 (ko) 2009-02-19 2016-04-11 삼성전자주식회사 래치-업 현상을 방지할 수 있는 ｃｍｏｓ 차지 펌프
JP2011205797A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 昇圧回路
KR101852065B1 (ko) * 2011-02-17 2018-06-07 삼성전자주식회사 차지펌프의 래치업을 방지하기 위한 전원공급장치 및 그 방법
US8416010B2 (en) * 2011-04-27 2013-04-09 Intersil Americas Inc. Adaptive charge pump
DE102019123539B4 (de) * 2019-09-03 2024-06-20 Infineon Technologies Ag Halbleiterchip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631421A (en) * 1984-08-14 1986-12-23 Texas Instruments CMOS substrate bias generator
US4670668A (en) * 1985-05-09 1987-06-02 Advanced Micro Devices, Inc. Substrate bias generator with power supply control means to sequence application of bias and power to prevent CMOS SCR latch-up
US4670861A (en) * 1985-06-21 1987-06-02 Advanced Micro Devices, Inc. CMOS N-well bias generator and gating system
US5038325A (en) * 1990-03-26 1991-08-06 Micron Technology Inc. High efficiency charge pump circuit
US5267201A (en) * 1990-04-06 1993-11-30 Mosaid, Inc. High voltage boosted word line supply charge pump regulator for DRAM
US5081371A (en) * 1990-11-07 1992-01-14 U.S. Philips Corp. Integrated charge pump circuit with back bias voltage reduction
US5672992A (en) * 1995-04-11 1997-09-30 International Rectifier Corporation Charge pump circuit for high side switch
US5703827A (en) * 1996-02-29 1997-12-30 Monolithic System Technology, Inc. Method and structure for generating a boosted word line voltage and a back bias voltage for a memory array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804948B1 (ko) * 2001-12-27 2008-02-20 주식회사 포스코 미분탄의 수송시 고체/기체비 증대방법 및 수송성 평가방법

Also Published As

Publication number Publication date
US5852552A (en) 1998-12-22
GB2314698B (en) 2000-11-01
GB9711661D0 (en) 1997-08-06
GB2314698A (en) 1998-01-07
KR100203136B1 (ko) 1999-06-15
TW358241B (en) 1999-05-11

Similar Documents

Publication Publication Date Title
KR980004991A (ko) 래치-업을 방지하는 상승전압발생기
US5838189A (en) Substrate voltage generating circuit of semiconductor memory device
KR910001380B1 (ko) 전원절환회로
KR930001574A (ko) 내부 전원전압 발생회로
KR950030487A (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
KR102537312B1 (ko) 기준 전압 회로 및 반도체 장치
KR960043513A (ko) 반도체 장치의 파워-업 리세트 신호 발생 회로
JP2012034101A (ja) 半導体装置
KR970029753A (ko) 승압 전원을 갖는 반도체 메모리 장치
KR940010318A (ko) 내부강압회로
KR19990082021A (ko) 제로전류 시동회로
US20050041346A1 (en) Circuit and method for ESD protection
KR940025175A (ko) 반도체 집적회로의 중간전위 발생회로
KR970012756A (ko) Nmos 트랜지스터들로 구성된 분할 디코더 회로를 포함하는 반도체 메모리 소자
KR100207886B1 (ko) 입력신호의 레벨을 변환하는 레벨변환회로, 내부전위를 발생하는 내부전위 발생회로, 내부전위를 발생하는 내부전위 발생유닛, 신뢰성이 높은 반도체장치 및 고내압의 트랜지스터 제조방법
KR930009056A (ko) 제1전압 부스팅 회로를 가진 집적 회로
US5721509A (en) Charge pump having reduced threshold voltage losses
GB2292624A (en) Output voltage controlling circuit for a negative charge pump
KR100313155B1 (ko) 정전기방전 보호회로
KR100605591B1 (ko) 반도체 소자의 승압전압 발생기
JP3170580B2 (ja) Ｃｍｏｓ集積回路用保護回路
US6985023B2 (en) Selective switching of a transistor's back gate potential
KR100265612B1 (ko) 래치업을 방지한 백바이어스 전압 발생기
KR960009952B1 (ko) 전원 인가시의 오동작 방지회로
KR960000899B1 (ko) 고전압 선택회로 및 그를 포함하는 데이타 출력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960627

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960627

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990323

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990323

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020219

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030218

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040218

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050221

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060220

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070221

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080222

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090223

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100224

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110222

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20120222

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20130225

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150209