KR970018706A - 반도체 장치의 구조 및 제조방법 - Google Patents
반도체 장치의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR970018706A KR970018706A KR1019950032475A KR19950032475A KR970018706A KR 970018706 A KR970018706 A KR 970018706A KR 1019950032475 A KR1019950032475 A KR 1019950032475A KR 19950032475 A KR19950032475 A KR 19950032475A KR 970018706 A KR970018706 A KR 970018706A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- insulating film
- substrate
- low concentration
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 장치에 관한 것으로, 상세하게는 반도체 트랜지스터의 LDD(Lightly Doped Drain) 구조를 개선하여 소자의 집적도 향상에 적당하도록 한 모스펫(MOSFET)의 구조 및 제조방법에 관한 것이다. 이와같은 본 발명의 반도체 장치의 구조 및 제조방법은 게이트 절연막을 게이트 측면에까지 형성하고 게이트 양측면에 저농도 불순물 영역을 형성하여 게이트 크기를 줄여 집적도를 향상시킨 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (c)-(e)는 본 발명의 LDD트랜지스터의 공정 단면도.
Claims (4)
- 기판상에 형성되는 게이트; 상기 게이트와 기판 사이 및 게이트 양측벽에 걸쳐 형성되는 게이트 절연막; 상기 게이트 절연막의 측벽과 상기 게이트 절연막 양측의 기판 표면에 걸쳐 형성되는 저농도 n형 불순물 영역들; 상기 게이트 및 저농도 n형 불순물 영역들 측면에 형성되는 측벽 절연막들; 그리고 상기 측벽 절연막들 일측의 기판에 형성되는 고농도 n형 불순물 영역들을 포함하여 구성됨을 특징으로 하는 반도체 장치의 구조.
- 제1 도전형 반도체 기판을 준비하는 단계와; 게이트가 형성될 영역의 상기 반도체기판에 트렌치를 형성하는 단계와; 상기 반도체기판의 트렌치 영역에 게이트 절연막, 게이트 및 캡 게이트 절연막을 형성하는 단계와; 상기 게이트 양측 기판에 저농도 제2 도전형 불순물 영역을 형성하는 단계와; 상기 게이트 측면에 제1측벽 절연막을 형성하여 저농도 제2 도전형 불순물 영역이 게이트 측면과 표면에 남도록 상기 반도체기판을 소정 깊이로 에치하는 단계와; 상기 제1 측벽 절연막 및 저농도 제2도전형 불순물 영역의 측면에 제2측벽 절연막을 형성하고 노출된 반도체기판에 고농도 제2도전형 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
- 제2항에 있어서, 저농도 제2도전형 불순물 영역의 형성은 트렌치 바닥 이하의 깊이로 형성함을 특징으로 하는 반도체 장치의 제조방법.
- 제2항에 있어서, 제1측벽 절연막 형성후 수행되는 기판의 에칭은 트렌치의 바닥면의 높이까지 행하여지는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032475A KR970018706A (ko) | 1995-09-28 | 1995-09-28 | 반도체 장치의 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032475A KR970018706A (ko) | 1995-09-28 | 1995-09-28 | 반도체 장치의 구조 및 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970018706A true KR970018706A (ko) | 1997-04-30 |
Family
ID=66615948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950032475A Withdrawn KR970018706A (ko) | 1995-09-28 | 1995-09-28 | 반도체 장치의 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970018706A (ko) |
-
1995
- 1995-09-28 KR KR1019950032475A patent/KR970018706A/ko not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930017188A (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
| KR960036041A (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| KR930006972A (ko) | 전계 효과 트랜지스터의 제조 방법 | |
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR950034667A (ko) | 반도체 소자 및 그 제조방법 | |
| KR970018706A (ko) | 반도체 장치의 구조 및 제조방법 | |
| KR960043091A (ko) | 반도체장치의 제조방법 | |
| KR940002781B1 (ko) | 곡면 이중 게이트를 갖는 반도체 장치의 제조방법 | |
| KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
| KR200224253Y1 (ko) | 반도체 소자 | |
| KR960026450A (ko) | 반도체 소자의 mosfet 제조 방법 | |
| KR930017207A (ko) | Mosfet 제조방법 | |
| KR950021269A (ko) | 반도체 소자의 소오스/드레인 형성 방법 | |
| KR950025929A (ko) | 트랜지스터 제조방법 | |
| KR970018704A (ko) | 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR970077218A (ko) | 리프레쉬 특성을 개선하기 위한 콘택 형성 방법 | |
| KR960026848A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970030504A (ko) | 반도체 장치의 제조방법 | |
| KR940010382A (ko) | 트랜지스터 제조방법 | |
| KR950004604A (ko) | 에스오아이(soi)트랜지스터 구조 및 제조방법 | |
| KR960005895A (ko) | 모스트랜지스터 제조방법 | |
| KR950026026A (ko) | 트랜지스터 제조 방법 | |
| KR950004590A (ko) | 모스패트(mosfet)의 구조 및 제조방법 | |
| KR950024332A (ko) | 반도체 소자의 제조방법 | |
| KR960019611A (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19950928 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |