[go: up one dir, main page]

KR970017629A - 입력 신호 래치시 연장 마진을 갖는 반도체 메모리 디바이스 - Google Patents

입력 신호 래치시 연장 마진을 갖는 반도체 메모리 디바이스 Download PDF

Info

Publication number
KR970017629A
KR970017629A KR1019960041591A KR19960041591A KR970017629A KR 970017629 A KR970017629 A KR 970017629A KR 1019960041591 A KR1019960041591 A KR 1019960041591A KR 19960041591 A KR19960041591 A KR 19960041591A KR 970017629 A KR970017629 A KR 970017629A
Authority
KR
South Korea
Prior art keywords
input
latch
clock signal
command
address
Prior art date
Application number
KR1019960041591A
Other languages
English (en)
Other versions
KR100222812B1 (ko
Inventor
마모루 기따무라
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970017629A publication Critical patent/KR970017629A/ko
Application granted granted Critical
Publication of KR100222812B1 publication Critical patent/KR100222812B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

반도체 메모리 디바이스는 외부 클럭 신호로부터 내부 클럭 신호를 발생시키기 위해 내부 클럭 신호 발생 수단을 포함한다. 래치 수단은 입력된 어드레스를 래치하기 위한 어드레스 래치 회로, 입력된 커맨드를 래치하기 위한 커맨드 래치 회로 및 입력된 기록 데이터를 래치하기 위한 기록 데이터 래치 회로를 포함한다. 상태 세팅 수단은 어드레스 래치 회로에 의해 래치된 어드레스 키 및 커맨드 래치 회로에 의해 래치된 모드 세팅 커맨드를 기초로 어드레스 래치 회로, 커맨드 래치 회로 및 기록 데이터 래치 회로를 제어하여, 내부 클럭 신호의 제1타이밍과 어드레스 각각의 제2타이밍간의 시간 차이가 선택적으로 연장되게 하고, 커맨드 및 기록 데이터는 변경된다.

Description

입력 신호 래치시 연장 마진을 갖는 반도체 메모리 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 실시예에 따른 동기형 DRAM과 같은 반도체 메모리 디바이스의 구조를 도시한 블록도,
제5도는 제4도에 도시된 본 발명의 실시예에 따른 동기형 DRAM의 래치 회로들(2,22 및 31)각각의 구조의 일례를 도시한 회로도.

Claims (17)

  1. 외부 클럭 신호로부터 내부 클럭 신호를 발생시키기 위한 내부 클럭 신호 발생 수단; 입력된 어드레스를 래치하기 위한 어드레스 래치 회로, 입력된 커맨드를 래치하기 위한 커맨드 래치 회로, 및 입력된 기록 데이터를 래치하기 위한 기록 데이터 래치 회로를 포함하는 래치 선택 수단; 및 상기 내부 클럭 신호의 제1타이밍과 상기 어드레스 각각의 제2타이밍 간의 시간 차이가 선택적으로 연장되도록 상기 어드레스 래치 회로에 의해 래치된 어드레스 키 및 상기 커맨드 래치 회로에 의해 래치된 모드 세팅 커맨드를 근거로 상기 어드레스 래치 회로, 상기 커맨드 래치 회로 및 상기 기록 데이터 래치 회로를 제어하기 위한 상태 세팅 수단을 포함하고, 상기 커맨드 및 상기 기록 데이터가 변경되는 것을 특징으로 하는 반도체 메모리 디바이스.
  2. 제1항에 있어서, 상기 상태 세팅 수단은 어드레스 키의 적어도 한 비트를 사용하여 상기 시간 차이를 선택적으로 연장시키는 것을 특징으로 하는 반도체 메모리 디바이스.
  3. 제2항에 있어서 상기 상태 세팅 수단은 어드레스 키의 상기 적어도 한 비트에 대응하는 적어도 하나의 플립플롭을 포함하고 상기 어드레스 래치 회로, 상기 커맨드 래치 회로 및 상기 기록 데이터 래치 회로를 제어하기 위해 상기 모드 세팅 커맨드에 응답해서 어드레스 키의 상기 적어도 한 비트로부터 모드 신호를 발생시키는 것을 특징으로 하는 반도체 메모리 디바이스.
  4. 제1항에 있어서, 상기 연장된 시간 차이는 입력 홀드 타임에 대응하고 입력 셋업 타임은 선정되는 것을 특징으로 하는 반도체 메모리 디바이스.
  5. 제4항에 있어서, 상기 상태 세팅 수단은 입력 홀드 타임 모드를 세트하기 위해 상기 어드레스키 및 상기 모드 세팅 커맨드로부터 모드 신호를 발생시키고, 입력 셋업 타임 모드는 입력 홀드 타임 모드가 세트되지 않을 때 통상 세트되고, 상기 어드레스 래치 회로, 상기 커맨드 래치 회로 및 상기 기록 데이터 래치 회로 각각은 상기 내부 클럭 신호에 응답해서 래치 입력을 래치하기 위한 래치 수단; 및 상기 어드레스, 상기 커맨드 및 상기 기록 데이터 중 대응하는 하나를 입력 셋업 타임 모드에서 상기 래치 입력으로서 상기 래치 수단에 통상 제공하고, 상기 입력 홀드 타임 모드에서 상기 래치 입력으로서 상기 래칭 수단에 지연된 대응하는 하나를 제공하기 위해 상기 대응하는 하나를 지연시키기 위한 지연 수단을 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  6. 제1항에 있어서, 상기 연장된 시간 차이는 입력 셋업 타임이고 입력 홀드 타임은 선정되는 것을 특징으로 하는 반도체 메모리 디바이스.
  7. 제6항에 있어서, 상기 상태 세팅 수단은 입력 셋업 타임 모드를 세트하기 위해 상기 어드레스 키 및 상기 모드 세팅 커맨드로부터 모드 신호를 발생시키고, 입력 홀드 타임 모드는 입력 셋업 타임 모드가 세트되지 않을 때 통상 세트되며, 상기 어드레스 래치 회로, 상기 커맨드 래치 회로 및 상기 기록 데이터 래치 회로 각각은 래치 클럭 신호에 응답해서 상기 어드레스, 상기 커맨드 및 상기 기록 데이터 중 대응하는 하나를 래치하기 위한 래치 수단 및 상기 내부 클럭 신호를 입력 홀드 타임 모드에서 상기 래치 클럭 신호로서 상기 래치 수단에 통상 제공하고, 상기 입력 셋업 타임 모드에서 상기 래치 클럭 신호로서 상기 래칭 수단에 지연된 내부 클럭 신호를 제공하기 위해 상기 내부 클럭 신호를 지연시키기 위한 지연 수단을 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  8. 제1항에 있어서, 상기 연장된 시간 차이는 입력 셋업 타임 및 입력 홀드 타임에 대응하는 것을 특징으로 하는 반도체 메모리 디바이스.
  9. 제6항에 있어서, 상기 상태 세팅 수단은 모드 신호가 비활성 상태일 때 입력 셋업 타임 모드를 세트하고 모드 신호가 활성 상태일 때 입력 각도 타임을 세트하기 위해 상기 어드레스 키 및 상기 모드 세팅 커맨드로부터 모드 신호를 발생시키고, 상기 어드레스 래치 회로, 상기 커맨드 래치 회로 및 상기 기록 데이터 래치 회로 각각은 래치 클럭 신호에 응답해서 래치 입력을 래치하기 위한 래치 수단; 및 상기 내부 클럭 신호를 입력 홀드 타임 모드에서 상기 래치 클럭 신호로서 상기 래치 수단에 동상 제공하고, 상기 입력 홀드 타임 모드에서 상기 래치 입력으로서 상기 래칭 수단에 지연된 대응하는 하나를 제공하기 위해 상기 어드레스, 상기 커맨드 및 상기 기록 데이터 중 상기 대응하는 하나를 지연시키고, 입력 셋업 타임 모드에서 상기 래치 입력으로서 상기 래치 수단에 대응하는 하나를 통상 제공하고, 상기 입력 셋업 타임 모드에서 상기 래치 블럭 신호로서 상기 래칭 수단에 지연된 내부 블럭 신호를 제공하기 위해 상기 내부 클럭 신호를 지연시키기 위한 지연 수단을 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  10. 사용자가 입력 셋업 타임 사용 및 입력 홀드 타임 사용 중 하나를 선택할 수 있는 반도체 메모리 디바이스를 제공하는 방법에 있어서, 외부 클럭 신호로부터 내부 클럭 신호를 발생시키는 단계; 사용자 선택에 따라 입력 셋업 타임 모드 및 입력 홀드 타임 모드를 세팅하는 단계; 어드레스 키 및 커맨드에 근거하여 세트된 모드에 따라 상기 내부 클럭 신호의 제1타이밍과 변경될 어드레스, 커맨드 및 기록 데이터 각각의 제2타이밍간의 시간 차이를 연장시키는 단계; 및 상기 반도체 메모리 디바이스의 메모리 셀 어레이에 액세스하기 위해 연장된 시간 차이를 사용하여 내부 클럭 신호에 응답해서 상기 어드레스, 상기 커맨드 및 상기 기록 데이터를 래치하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스 제공 방법.
  11. 제10항에 있어서, 상기 세팅 단계는 사용자 선택을 위해 상기 반도체 메모리 디바이스에 어드레스 키 및 커맨드를 입력하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스 제공 방법.
  12. 제10항에 있어서, 사용자가 입력 홀드 타임 모드를 선택하고 입력 셋업 타임 모드는 상기 반도체 메모리 디바이스에서 통상 세트되는 것을 특징으로 하는 반도체 메모리 디바이스 제공 방법.
  13. 제12항에 있어서, 상기 래치 단계는 상기 어드레스 신호, 상기 커맨드 신호 및 상기 기록 데이터 신호 중 적어도 하나를 입력 셋업 타임 모드에서 래치 입력으로서 통상 제공하는 단계; 상기 입력 홀드 타임 모드에서 상기 래치 입력으로서의 상기 적어도 하나의 신호를 지연시키는 단계; 및 상기 내부 클럭 신호에 응답해서 상기 래치 입력을 래치하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스 제공 방법.
  14. 제10항에 있어서, 사용자가 입력 셋업 타임 모드를 선택하고 입력 홀드 타임 모드는 상기 반도체 메모리 디바이스에서 통상 세트되는 것을 특징으로 하는 반도체 메모리 디바이스 제공 방법.
  15. 제14항에 있어서, 상기 래치 단계는 입력 홀드 타임 모드에서 래치 클럭 신호로서 상기 내부 클럭 신호를 통상 제공하는 단계; 상기 입력 셋업 타임 모드에서 상기 래치 클럭 신호로서의 상기 내부 클럭 신호를 지연시키는 단계, 및 상기 래치 클럭 신호에 응답해서 어드레스, 커맨드 및 기록 데이터 중 적어도 하나를 래치하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스 제공 방법.
  16. 제10항에 있어서, 사용자가 상기 반도체 메모리 디바이스에서 선택 가능한 입력 셋업 타임 모드 및 입력 홀드 타임 모드 중 하나를 선택하는 것을 특징으로 하는 반도체 메모리 디바이스 제공 방법.
  17. 제16항에 있어서 상기 래치 단계는 입력 홀드 타임 모드에서 래치 클럭 신호로서 상기 내부 클럭 신호를 제공하는 단계; 입력 홀드 타임 모드에서 래치 입력으로서의 어드레스 신호, 커맨드 신호 및 기록 데이터 신호 중 적어도 하나를 지연시키는 단계; 상기 입력 셋업 타임 모드에서 상기 래치 입력으로서의 상기 적어도 하나의 신호를 제공하는 단계; 상기 입력 셋업 타임 모드에서 상기 래치 클럭 신호로서의 상기 내부 클럭 신호를 지연시키는 단계; 및 상기 래치 클럭 신호에 응답해서 상기 래치 입력을 래치하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스 제공 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960041591A 1995-09-26 1996-09-23 입력 신호 래치시 연장 마진을 갖는 반도체 메모리 디바이스 KR100222812B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7273616A JP2907081B2 (ja) 1995-09-26 1995-09-26 半導体記憶装置
JP95-273616 1995-09-26

Publications (2)

Publication Number Publication Date
KR970017629A true KR970017629A (ko) 1997-04-30
KR100222812B1 KR100222812B1 (ko) 1999-10-01

Family

ID=17530219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960041591A KR100222812B1 (ko) 1995-09-26 1996-09-23 입력 신호 래치시 연장 마진을 갖는 반도체 메모리 디바이스

Country Status (6)

Country Link
US (1) US5748553A (ko)
EP (1) EP0766251B1 (ko)
JP (1) JP2907081B2 (ko)
KR (1) KR100222812B1 (ko)
DE (1) DE69619918T2 (ko)
TW (1) TW318934B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988392B2 (ja) * 1996-08-09 1999-12-13 日本電気株式会社 半導体メモリ集積回路
JPH10162573A (ja) * 1996-11-29 1998-06-19 Nec Corp 半導体記憶装置
KR100230407B1 (ko) * 1997-02-17 1999-11-15 윤종용 반도체장치의 클럭 발생회로 및 클럭발생방법
US5912846A (en) * 1997-02-28 1999-06-15 Ramtron International Corporation Serial ferroelectric random access memory architecture to equalize column accesses and improve data retention reliability by mitigating imprint effects
JP4059951B2 (ja) * 1997-04-11 2008-03-12 株式会社ルネサステクノロジ 半導体記憶装置
US5848022A (en) * 1997-05-02 1998-12-08 Integrated Silicon Solution Inc. Address enable circuit in synchronous SRAM
US5930182A (en) * 1997-08-22 1999-07-27 Micron Technology, Inc. Adjustable delay circuit for setting the speed grade of a semiconductor device
DE19964449B4 (de) * 1998-06-30 2013-01-31 Fujitsu Semiconductor Ltd. Integrierte Halbleiterschaltung
US6279071B1 (en) * 1998-07-07 2001-08-21 Mitsubishi Electric And Electronics Usa, Inc. System and method for column access in random access memories
JP4034886B2 (ja) * 1998-10-13 2008-01-16 富士通株式会社 半導体装置
US20050132128A1 (en) * 2003-12-15 2005-06-16 Jin-Yub Lee Flash memory device and flash memory system including buffer memory
US9171600B2 (en) 2013-09-04 2015-10-27 Naoki Shimizu Semiconductor memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003526B1 (ko) * 1992-10-02 1996-03-14 삼성전자주식회사 반도체 메모리장치
US4763303A (en) * 1986-02-24 1988-08-09 Motorola, Inc. Write-drive data controller
JPS63253592A (ja) * 1987-04-10 1988-10-20 Nec Corp 集積回路
JP2830594B2 (ja) * 1992-03-26 1998-12-02 日本電気株式会社 半導体メモリ装置
JPH0737389A (ja) * 1993-07-20 1995-02-07 Mitsubishi Electric Corp 半導体装置
US5493530A (en) * 1993-08-26 1996-02-20 Paradigm Technology, Inc. Ram with pre-input register logic
JP2697633B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置
JP2697634B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置

Also Published As

Publication number Publication date
KR100222812B1 (ko) 1999-10-01
JP2907081B2 (ja) 1999-06-21
US5748553A (en) 1998-05-05
TW318934B (ko) 1997-11-01
JPH0991956A (ja) 1997-04-04
EP0766251A2 (en) 1997-04-02
EP0766251B1 (en) 2002-03-20
EP0766251A3 (en) 1999-09-15
DE69619918D1 (de) 2002-04-25
DE69619918T2 (de) 2002-09-19

Similar Documents

Publication Publication Date Title
KR100543934B1 (ko) 반도체 메모리 장치에서 어드레스 및 데이터 억세스타임을 고속으로 하는 제어 및 어드레스 장치
KR970017629A (ko) 입력 신호 래치시 연장 마진을 갖는 반도체 메모리 디바이스
US20080123460A1 (en) Deep power down mode control circuit
KR960005605A (ko) 반도체 기억장치
KR20000023160A (ko) 데이터출력타이밍을 제어하는 회로를 갖는 반도체메모리장치
JP4061029B2 (ja) 半導体メモリ装置、バッファ及び信号伝送回路
US20010021136A1 (en) Auto precharge control signal generating circuits for semiconductor memory devices and auto precharge control methods
US7154316B2 (en) Circuit for controlling pulse width
KR100310715B1 (ko) 동기형반도체기억장치
KR970060222A (ko) 동기형 반도체 메모리 장치
KR19980030999A (ko) 동기식 메모리장치의 내부 클락 발생기
US6754112B2 (en) Integrated circuit devices having delay circuits for controlling setup/delay times of data signals that are provided to memory devices
KR100455370B1 (ko) 칼럼선택라인 디스에이블 제어회로 및 이를 이용한 반도체 메모리장치
KR970017609A (ko) 반도체기억장치
US6169703B1 (en) Method for controlling high speed digital electronic memory
KR100386949B1 (ko) 디지털 데이터 처리 시스템
KR100438375B1 (ko) 반도체메모리소자의 어드레스 입력 장치 및 방법
KR100510458B1 (ko) 동기식 반도체 기억 장치를 위한 어드레스 래치장치 및 방법
US6148385A (en) High speed digital electronic memory having a read and write in one cycle
KR100583834B1 (ko) 논 파워다운 모드에서 전류 소모 감소를 위한 반도체 메모리 장치 및 상기 메모리 장치를 이용한 메모리 시스템
KR20090007122A (ko) 보안기능을 갖는 레지스터 및 이를 구비하는 컴퓨터 시스템
KR970051226A (ko) 버스트 모드를 지원하는 내부 컬럼 어드레스 발생 회로
JP2774752B2 (ja) クロック同期型半導体記憶装置およびそのアクセス方法
KR100256122B1 (ko) 동기식 메모리 소자의 비트별 기록 제어 회로
JPH04299752A (ja) マイクロプロセッサ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960923

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960923

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990224

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990623

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990707

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990708

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020624

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030619

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040624

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050623

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060626

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070625

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080623

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090623

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100707

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110617

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20120621

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20130621

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20140626

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20150626

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20160628

Start annual number: 18

End annual number: 18

EXPY Expiration of term
PC1801 Expiration of term