[go: up one dir, main page]

KR970007801B1 - 디지탈 컨버젼스 데이타 송신 시스템 - Google Patents

디지탈 컨버젼스 데이타 송신 시스템 Download PDF

Info

Publication number
KR970007801B1
KR970007801B1 KR1019930005438A KR930005438A KR970007801B1 KR 970007801 B1 KR970007801 B1 KR 970007801B1 KR 1019930005438 A KR1019930005438 A KR 1019930005438A KR 930005438 A KR930005438 A KR 930005438A KR 970007801 B1 KR970007801 B1 KR 970007801B1
Authority
KR
South Korea
Prior art keywords
data
output
address
generator
adjustment
Prior art date
Application number
KR1019930005438A
Other languages
English (en)
Other versions
KR940023263A (ko
Inventor
조진렬
Original Assignee
엘지전자 주식회사
구자홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 구자홍 filed Critical 엘지전자 주식회사
Priority to KR1019930005438A priority Critical patent/KR970007801B1/ko
Publication of KR940023263A publication Critical patent/KR940023263A/ko
Application granted granted Critical
Publication of KR970007801B1 publication Critical patent/KR970007801B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/16Picture reproducers using cathode ray tubes
    • H04N9/28Arrangements for convergence or focusing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

없음.

Description

디지탈 컨버젼스 데이타 송신 시스템
제1도는 일반적인 디지탈 컨버젼스 보정 블록도.
제2도는 본 발명 디지탈 컨버젼스 데이타 송신 블록도.
제3도는 본 발명이 작용되는 메모리의 맵핑 예시도.
제4도는 수직블랭킹신호의 파형도.
제5도는 제2도에서 어드레스 디코더의 예시 회로도.
제6도는 (가) 내지 (사)는 제5도 각부의 파형도.
* 도면의 주요부분에 대한 부호의 설명
101 : 피엘엘102 : 조정패턴 발생기
103 : 조정점 발생기104 : 수평, 수직위상 조절기
105 : 어드레스 발생기106 : 중앙처리장치
107 : 메모리108 : 디지탈/아날로그 변환기
109 : 저역필터110 : 클램프
111 : 증폭기112 : 가산기
113 : 패턴 선택기114 : 어드레스 발생기
115 : 조정점발생 데이타 래치116 : 수평, 수직위상 조절데이타 래치
117 : 패턴선택 데이타 래치
본 발명은 디지탈 컨버젼스를 조정하는 기술에 관한 것으로, 특히 중앙처리장치가 외부의 키이 입력을 제공받아 시스템을 제어하여 컨버젼스를 조정함에 있어서, 중앙처리장치의 시스템 제어용 데이타를 보다 쉽게 시스템으로 전송하는데 적당하도록한 디지탈 컨버젼스 데이타 송신 시스템에 관한 것이다.
제1도는 일반적인 디지탈 컨버젼스 보정 블록도로서 이에 도시한 바와 같이, 수평, 수직블랭킹신호(HBLK), (VBLK)에 위상 동기된 클럭신호를 생성하여 이를 조정패턴 발생기(2), 조정점 발생기(3), 수평, 수직위상 조절기(4) 및 어드레스발생기(5)에 공급하는 피엘엘(1)과, 조정패턴을 생성하는 조정패턴 발생기(2)와, 중앙처리장치(6)에서 출력되는 데이타를 이용하여 화면의 조정점 위치를 조정해주는 조정점 발생기(3)와, 상기 피엘엘(1)에서 출력되는 클럭신호 및 중앙처리장치(6)의 출력 데이타를 이용하여 어드레스 발생기(5)의 리세트 타임을 결정하여 화면상의 수평, 수직 위치를 설정하고, 디지탈 컨버젼스에서 발생되는 시스템 전체의 지연시간을 보상해주는 수평, 수직위상 조절기(4)와, 상기 피엘엘(1)의 출력신호와 수평, 수직위상 조절기(4)의 출력신호를 이용하여 메모리(7)의 어드레스를 생성하는 어드레스 발생기(5)와, 리모콘이나 키이보드를 통해 입력되는 외부 키이신호를 공급받아 상기 메모리(7)의 컨버젼스 보정 데이타를 조작하는 중앙처리장치(6)와, 상기 중앙처리장치(6)의 출력데이타를 저장한후, 상기 어드레스 발생기(5)의 출력 어드레스에 따라 그 저장된 데이타를 출력하는 메모리(7)와, 상기 메모리(7)의 출력데이타를 아날로그 신호롤 변환하는 디지탈/아날로그 변환기(8)와, 상기 디지탈/아날로그 변환기(8)의 출력파형을 완만한 파형으로 변환하는 저역필터(9)와, 수직 리드베이스(Retrace)시 주사선의 수직위치에 의한 영향을 없애기 위하여 상기 저역필터(9)의 출력을 수직블랭킹 구간동안 디씨적으로 제로로 만드는 클램프(10)와, 상기 클램프(10)의 출력신호를 적정 레벨로 증폭하여 편향코일(CY)에 흘러주는 증폭기(11)와, 상기 조정패턴 발생기(2)의 출력성분과 조정점 발생기(102)의 출력성분을 합성하는 가산기(12)와, 상기 중앙처리장치(6)의 제어를 받아 상기 가산기(12)에서 출력되는 패턴을 선택하는 패턴 선택기(13)로 구성된 것으로, 이와 같이 구성된 종래 시스템의 작용을 설명하면 다음과 같다.
컨버젼스 조정점을 이동시키기 위하여 작업자가 리모콘이나 키이보드를 이용하여 조정 키이신호를 입력하면, 중앙처리장치(6)가 그 키이신호를 판단하여 조정점 발생기(3)측으로 현재의 컨버젼스 데이타와 다른 데이타를 출력하게 되고, 이에따라 그 조정점 발생기(3)는 그 입력되는 데이타가 지정하는 위치로 조정점을 조정하게 된다.
이때, 수평, 수직위상 조절기(4)도 상기와 같은 방식으로 위상을 조정하게 되며, 여기서 패턴 선택이란 화면에 적색, 청색, 녹색중에서 전체 또는 한 두개만 화면에 나타내거나 도트패턴을 선택하는 것을 일컫는다.
그러나 이와 같은 종래의 컨버젼스 조정 시스템에 있어서, 중앙처리장치는 작업자가 입력하는 키이값을 읽어 해당 루프를 수행하여 그에따른 임의이 데이타를 각부로 출력하며. 메모리의 보정 데이타를 조작하여야 하므로 프로그램 및 시스템의 구성이 복잡해지게 되고, 이에 따라 각각의 블록을 게이트 어레이화 할 때, 많은 데이타 입력포트를 필요로하게 되는 문제점으로 대두되었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 콘트롤 데이타가 저장된 메모리의 번지만 기억하고 있다가 그 번지의 데이타만 조정하면 컨버젼스가 조정되게 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.
제2도는 본 발명 디지탈 컨버젼스 데이타 송신 시스템에 대한 블록도로서 이에 도시한 바와 같이, 수평, 수직블랭킹신호(HBLK), (VBLK)에 위상 동기된 클럭신호를 생성하여 이를 조정패턴 발생기(102), 조정점 발생기(103), 수평, 수직위상 조절기(104) 및 어드레스발생기(105)에 공급하는 피엘엘(101)과, 조정패턴을 생성하는 조정패턴 발생기(102)와, 피엘엘(101)의 출력과 조정점발생데이타 래치(115)에서 출력되는 조정점 제어용 데이타를 이용하여 화면의 조정점 위치를 조정해주는 조정점 발생기(103)와, 상기 피엘엘(101)에서 출력되는 클럭신호 및 수평, 수직위상 조절데이타 래치(116)의 출력 데이타를 이용하여 어드레스 발생기(105)의 리세트 타임을 결정하여 화면상의 수평, 수직 위치를 설정하고, 디지탈 컨버젼스에서 발생되는 시스템 전체의 지연시간을 보상해주는 수평, 수직위상 조절기(104)와, 상기 피엘엘(101)의 출력신호와 수평, 수직위상 조절기(104)의 출력신호를 이용하여 메모리(107)의 어드레스를 생성하는 어드레스 발생기(105)와, 리모콘이나 키이보드를 통해 입력되는 외부 키이신호에 따라 시스템 제어용 데이타가 저장된 메모리(107)의 어드레스를 변화시키는 중앙처리장치(106)와, 어드레스 발생기(105)에서 출력되는 어드레스에 따라 컨버젼스 보정데이타를 출력함과 아울러, 상기 중앙처리장치(106)에서 출력되는 어드레스에 따라 컨버젼스 보정데이타를 출력함과 아울러, 상기 중앙처리장치(106)에서 출력되는 어드레스에 따라 수직블랭킹(VBLK) 구간에서 시스템 제어용 데이타를 출력하는 메모리(107)와, 상기 메모리(107)의 출력데이타를 아날로그 신호로 변환하는 디지탈/아날로그 변환기(108)와, 상기 디지탈/아날로그 변환기(108)의 출력파형을 완만한 파형으로 변환하는 저역필터(109)와, 수직 리드베이스(Retrace)시 주사선의 수직위치에 의한 영향을 없애기 위하여 상기 저역필터(109)의 출력을 수직블랭킹 구간동안 디씨적으로 제로로 만드는 클램프(10)와, 상기 클램프(10)의 출력신호를 적정 레벨로 증폭하여 편향코일(Y')에 흘러주는 증폭기(111)와, 수직블랭킹신호(VBLK)와 상기 어드레스 발생기(105)의 출력 어드레스를 공급받아 조정점발생데이타 래치(115), 수평, 수직위상 조절데이타 래치(116), 패턴선택 데이타 래치(117)에 각기 다른 타이밍의 클럭신호를 공급하는 어드레스 디코더(114)와, 상기 메모리(107)에서 출력되는 조정점발생 데이타를 래치하여 이를 상기 조정점 발생기(103)에 전달하는 조정점발생데이타 래치(115)와, 상기 메모리(107)에서 출력되는 수평, 수직위상조절 데이타를 래치하여 이를 상기 수평, 수직위상 조절기(104)에 전달하는 수평, 수직위상 조절데이타 래치(116)와, 상기 메모리(107)에서 출력되는 패턴선택 데이타를 래치하여 이를 상기 패턴 선택기(113)에 전달하는 패턴선택 데이타 래치(117)와, 상기 조정패턴 발생기(102)의 출력성분과 조정점 발생기(103)의 출력성분을 합성하는 가산기(112)와, 상기 패턴선택 데이타 래치(117)의 제어를 받아 상기 가산기(112)에서 출력되는 패턴을 선택하는 패턴 선택기(113)로 구성하였다.
제5도는 제2도에서 어드레스 디코더(114)의 일실시 상세 회로도로서 이에 도시한 바와 같이, 상기 어드레스 발생기(105)의 출력 어드레스(a2-an)를 앤드조합하는 앤드게이트(114A)와, 상기 앤드게이트(114A)의 출력신호와 수직 블랭킹신호(VBLK)를 앤드조합하는 앤드게이트(114B)와, 상기 앤드게이트(114B)의 출력신호를 칩인에이블신호(CE)로 하여 상기 어드레스 발생기(105)의 출력 어드레스(a0), (a1)를 디코딩하는 디코더(114C)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제4도 내지 제6도를 참조하여 상세히 설명하면 다음과 같다.
어드레스 디코더(114)는 어드레스 발생기(105)의 출력과 수직 블랭킹신호(VBLK)를 이용하여 조정점 발생데이타 래치(115)와 수평, 수직위상 조절 데이타 래치(116) 및 패턴선택 데이타 래치(117)에 펄스를 공급함에 있어서, 특정 시기에 서로 다른 타이밍으로 공급하게 되며, 이 펄스에 의하여 그 조정점발생데이타 래치(115), 수평, 수직위상 조절 데이타 래치(116) 및 패턴선택 데이타 래치(116)는 메모리(107)의 출력데이타를 래치하게 되고, 이렇게 래치된 데이타는 조정점 발생기(103), 수평, 수직위상 조절기(104) 및 패턴 선택기(113)에 각각 공급되어 화면의 컨버젼스가 조정된다.
예로써, 작업자가 컨버젼스 조정점을 이동시키기 위하여 소정의 조정 키이신호를 입력시키면, 중앙처리장치(106)가 그 키이신호를 스캔하여 조정점 발생 데이타가 저장된 메모리(107)의 어드레스를 변화시키게 되고, 이에따라 메모리(107)의 다른 어드레스에서 출력되는 데이타가 상기 어드레스 디코더(114) 및 조정점발생데이타 래치(115)에 의해 조정점 발생기(103)에 입력되어 이로부터 발생되는 조정점 데이타가 변화된다.
이외의 수평, 수직 위상조절기(104)와 패턴 선택기(113)에서 출력되는 데이타도 상기에서와 같은 각각의 경로를 통해 즉, 메모리(107)→수평, 수직위상 조절데이타 래치(116), 메모리(107)→패턴선택 데이타 래치(117)를 각기 통해 조정된다.
단, 상기 조정점 발생 데이타, 위상조절 데이타, 패턴선택 데이타는 컨버젼스 보정 데이타와 무관하므로 디지탈/아날로그 변환기(108)를 통해 출력되어서는 안된다.
하지만, 수직블랭킹(VBLK) 기간동안 이 데이타를 이동시키는 경우, 대부분의 디지탈 컨버젼스 시스템은 그 수직블랭킹(VBLK) 구간동안 리트레이스에 영향을 주지 않게 하기 위하여 클램프(110)를 이용해서 시스템 콘트롤신호를 클램프시키므로 이 시스템 콘트롤신호가 디지탈/아날로그 변환기(108)를 통해 출력되어도 이는 화면에 아무런 영향을 주지 않게 된다. 또한, 상기 수직블랭킹(VBLK) 구간은 제4도에서와 같이 데이타 이동시간을 충분하게 부여함을 알 수 있다.
한편, 제5도 및 제6도는 각각 어드레스 디코더(114)의 실시예와 그의 출력파형도를 보인 것으로, 이는 시스템 콘트롤 데이타가 4바이트이고 이 데이타가 메모리(107)의 최하위 어드레스 즉, FFFCH∼FFFH까지 기억되어 있는 경우를 예로하여 구성한 것이며, 상기 어드레스 발생기(105)의 출력 어드레스(a2-an)가 앤드게이트(114A)에 공급되어 앤드조합된후, 그 앤드게이트(114A)의 출력신호와 수직 블랭킹신호(VBLK)가 앤드게이트(114B)에서 제6도의 (가)와 ㅌ이 앤드조합되고, 이 신호에 의하여 2∼4 디코더(114)가 인에이블되면, 그 디코더(114C)는 상기 어드레스 발생기(105)의 출력 어드레스(a0), (a1)를 디코딩하여 이로부터 제6도의 (라) 내지 (사)에서와 같은 클럭신호가 생성하되고, 이는 상기 각각의 래치(115), (116), (117)에 공급된다.
이상에서 상세히 설명한 바와 같이 본 발명은 중앙처리장치는 시스템 콘트롤 데이타가 기억된 메모리의 번지만 기억하고, 그 번지의 데이타만 조작하는 것으로 컨버젼스가 조정되게 함으로써 그 중앙처리장치의 프로그램 및 회로의 구성이 간단하게 처리할 수 있는 효과가 있을 뿐만 아니라 디지탈부를 게이트 어레이화 할 때 많은 데이타포트를 많이 줄일 수 있는 효과가 있다.

Claims (2)

  1. 중앙처리장치, 메모리 및 어드레스 발생기를 포함하여 디지탈 컨버젼스 데이타를 송신하는 시스템에 있어서, 조정점 발생기를 제어하는 조정점 발생데이타 래치와, 수평, 수직 위상 조절기를 제어하는 수평, 수직 위상조절용 데이타 래치와, 패턴 선택기를 제어하는 패턴선택데이타 래치와,상기 래치들을 제어하는 어드레스 디코더를 포함하여 구성한 것을 특징으로 하는 디지탈 컨버젼스 데이타 송신 시스템.
  2. 제1항에 있어서, 어드레스 디코더는 상기 어드레스 발생기의 출력어드레스(a2-an)를 앤드조합하는 앤드게이트(114A)와, 상기 앤드게이트(114A)의 출력신호와 수직 블랭킹신호(VBLK)를 앤드조합하는 앤드게이트(114B)와, 상기 앤드게이트(114B)의 출력신호를 칩인에이블신호(CE)로 하여 상기 어드레스 발생기의 출력 어드레스(a0), (a1)를 디코딩하는 디코더(114C)로 구성한 것을 특징으로 하는 디지탈 컨버젼스 데이타 송신 시스템.
KR1019930005438A 1993-03-31 1993-03-31 디지탈 컨버젼스 데이타 송신 시스템 KR970007801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930005438A KR970007801B1 (ko) 1993-03-31 1993-03-31 디지탈 컨버젼스 데이타 송신 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930005438A KR970007801B1 (ko) 1993-03-31 1993-03-31 디지탈 컨버젼스 데이타 송신 시스템

Publications (2)

Publication Number Publication Date
KR940023263A KR940023263A (ko) 1994-10-22
KR970007801B1 true KR970007801B1 (ko) 1997-05-16

Family

ID=19353333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930005438A KR970007801B1 (ko) 1993-03-31 1993-03-31 디지탈 컨버젼스 데이타 송신 시스템

Country Status (1)

Country Link
KR (1) KR970007801B1 (ko)

Also Published As

Publication number Publication date
KR940023263A (ko) 1994-10-22

Similar Documents

Publication Publication Date Title
KR0174152B1 (ko) 디지털 디스플레이 모니터의 영상크기 조정장치
US4935674A (en) Digitally controlled convergence system
KR100357053B1 (ko) 디스플레이장치및디스플레이패널용타이밍신호생성방법
US5793447A (en) Digital convergence apparatus
KR970007801B1 (ko) 디지탈 컨버젼스 데이타 송신 시스템
JPH07162878A (ja) コンバーゼンス調整回路及び投写型表示装置
JPS63261977A (ja) 映像信号発生方法
KR0130365B1 (ko) 다중편향시스템의콘버젼스조정장치
KR0166882B1 (ko) 디지탈 콘버젼스 보정장치
KR0115023Y1 (ko) 콘버젼스 보정회로
JP2644592B2 (ja) コンバーゼンス補正装置
JP2564002B2 (ja) ディジタルコンバーゼンス補正装置
KR970007534B1 (ko) 색신호 촛점 조정회로
KR0135143B1 (ko) 프로젝션 티브이(tv)의 디지탈 컨버젼스 보정회로
KR970004907Y1 (ko) 디지탈 콘버젼스 조정장치
KR20000026942A (ko) 투사형 디스플레이장치의 자동 컨버젼스 보정장치
KR19980032180A (ko) 디지탈 컨버전스 보정장치
KR0130163B1 (ko) 디지탈 컨버젼스 조정장치와 조정방법
KR0176846B1 (ko) 디지탈 컨버젼스의 조정패턴 및 조정점 보정회로
JP3096588B2 (ja) アナログ回路の制御装置
KR19990074284A (ko) 영상표시기기의 색온도 제어장치
JP2641769B2 (ja) ディジタルコンバーゼンス装置
JP3219655B2 (ja) 信号処理装置
JPH03274891A (ja) ディジタルコンバーゼンス補正装置
JPH0420008A (ja) レベルコントロール回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19930331

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19930331

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19960827

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19970421

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970814

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19971021

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19971021

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19991224

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20010331

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20020401

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20030331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20040510

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20050930

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20060929

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20070918

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee