JP2644592B2 - コンバーゼンス補正装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はカラーテレビジョン受像機のコンバーゼンス
補正装置に関するものである。

従来の技術 第７図は従来例のブロック図である。

第７図において、１はフェーズロックドループ（以下
「PLL」という）回路であり、ディスプレイ装置の偏向
系から水平ブランキング信号が端子ａへ、また垂直ブラ
ンキング信号が端子ｂへ入力される。該PLL回路１は上
記ブランキング信号に位相同期され、水平方向はｘ逓
倍，垂直方向はｙ逓倍（x,yは自然数）された基準クロ
ックを出力する。この基準クロックはタイミング発生回
路２に入力されパターン発生回路３に対してパターンク
ロック信号を、またアドレス発生回路４に対してアドレ
スクロック信号を出力する。上記パターン発生回路３は
通常は第４図に示すように画面内で横方向に９本，縦方
向に13本のクロスハッチパターンを、また静コンバーゼ
ンススイッチ11がONの時は第５図に示すような十字パタ
ーンを出力端子ｈに出力する。

コンバーゼンスが一致している場合は第５図に示すよ
うに白い十字パターンに見えるが、静コンバーゼンスず
れがあると、第６図に示すようにR,G,B各色がx,又はｙ
方向にずれてみえる。第４図に画面上の補正位置を表す
クロスハッチパターンを示す。この場合、コンバーゼン
ス調整点は第４図に示すクロスハッチパターンの交点と
なる。つまり調整点は水平方向にｘ等分，垂直方向にｙ
等分されたクロスハッチパターンの交点になる。アドレ
ス発生回路４はアドレス切換回路５の端子ｃに対して同
期アドレス信号を出力する。該同期アドレス信号はPLL
回路１に入力されている水平及び垂直ブランキング各信
号に同期している。アドレス切換回路５は端子ｃの他に
端子d,eの３つの端子で構成され、その切換動作は８の
制御回路から出力されるアドレス切換信号により制御さ
れる。

現在、第７図に示すように端子c,e間がONになってい
る場合、同期アドレス信号はフレームメモリー６に導か
れる。フレームメモリー６内のデジタル補正データはそ
れぞれ第４図に示すクロスハッチパターンの交点である
補正点に対応しており、ラスタースキャンに同期して次
々デジタル補正データとして読み出される。読み出され
たデジタル補正データはD/A変換回路９に入力され、ア
ナログ信号に変換された後、ローパスフィルタ（以下
「LPF」という）10で平滑される。LPF10で平滑されたコ
ンバーゼンス補正信号はスタティックコンバーゼンス調
整用ボリウム12により得られる直流成分がDC重畳回路13
で重畳され、ドライバーアンプ14で増幅された後、コン
バーセンス補正コイル15に導かれる。

上記制御回路８は、例えばマイクロプロセッサーなど
を使用した回路であり、アドレス切換回路５の端子ｄと
不揮発性メモリー７に対して制御アドレス信号を発生す
る。同時にフレームメモリー６と不揮発性メモリー７に
対して双方向のデータバスを持つ。つまり、制御回路８
からアドレス切換回路５に出力されるアドレス切換信号
により、アドレス切換回路５の端子d,e間がONになると
フレームメモリー６は制御アドレス信号によりアドレッ
シングされるようになり、制御回路８のデータバスを通
して内容を変更することができ、試行錯誤の上フレーム
メモリー６に適正なコンバーゼンス補正デジタルデータ
を得る。

アドレス切換信号を、例えば垂直ブランキング信号な
どのタイミングで変化させればフレームメモリー６に対
し、同期アドレス信号と制御アドレス信号が交互に切り
換りフレームメモリー６からのデジタル補正データは同
期信号周期でとぎれることなく読み出される。コンバー
ゼンス補正の一連の作業が終了すると制御回路８に接続
されている書込みスイッチ16の端子f,g間をONにする。
書込みスイッチ16がONになると制御回路８はアドレス切
換信号をやはり垂直ブランキング期間のみアドレス切換
回路５の端子d,e間がONになるように出力し、フレーム
メモリー６の内容を双方向データバスを通して不揮発性
メモリー７に転送し、該不揮発性メモリー７への書込み
を行う。

なお、不揮発性メモリー７のデータ容量をフレームメ
モリー６のデータ容量のｎ倍にすれば該不揮発性メモリ
ー７には制御回路８からのメモリー選択信号でｎブロッ
クに選択書込みを行うことができる。また、電源をOFF
にした後、再びONにするとアドレス切換信号はアドレス
切換回路５の端子d,e間をONにし、制御回路８はメモリ
ー選択信号により選択したブロックの不揮発性メモリー
７の内容をデータバスを通してフレームメモリー６へ転
送し、再びデジタル補正データが同期して読み出される
ようになる。

コンバーゼンスの調整は、緑を固定にして赤を緑に一
致させる場合と、青を緑に一致させる場合の２通りがあ
るが、いずれの場合についてもクロスハッチパターンの
各交点について上述する一連の操作を繰り返し行うこと
によって達成される。

発明が解決しようとする課題 従来のコンバーセンス補正装置においては、適正な補
正を行った後でも経年変化等による回路や部品の特性変
化から温度変化などにより補正回路の状態が変化し、そ
の特性がドリフトして適正なコンバーゼンスの調整がと
れていない状態になるという欠点があった。

課題を解決するための手段 本発明は前記の問題を解決するため、静的ドリフトの
原因のほとんどが直流成分のドリフトによるものである
ことに着目し、コンバーゼンス補正コイルに流れる補正
電流の直流成分を検出するDCレベル検出回路を設け、該
DCレベル検出回路で検出した直流成分の変化量からコン
バーゼンスのデジタル補正量を自動的に変化させる帰還
ループを形成する構成にする。

作 用 経年変化等による回路部品の特性変化等からコンバー
ゼンス補正コイルの直流成分がドリフトすると、DCレベ
ル検出回路で上記コンバーゼンス補正コイルの直流成分
が検出され、この直流成分を予め記憶した適正なコンバ
ーゼンス補正後の直流成分に相当する基準レベルと比較
して、直流成分の変化量検出手段より直流成分の変化量
を検出し、デジタル補正量を記憶するフレームメモリー
の値を上記変化量が減少する方向に書き換え、静的コン
バーゼンスのドリフトを補正する。

実施例 第１図は本発明の一実施例のブロック図であり、第７
図に示す従来例に対応する部分は同一符号を付し、説明
を省略する。

第１図において、17はコンバーゼンス補正コイル15の
直流電圧レベルを検出するDCレベル検出回路であり、18
は上記DCレベル検出回路で検出したDC電圧をデジタル信
号に変換するアナログ／デジタル（以下「A/D」とい
う）変換回路であり、19は上記A/D変換回路18から出力
されるデジタルDCデータを前記静コンバーゼンススイッ
チ11がONからOFFに変化したときに蓄積し、その信号を
前記制御回路８内のレジスタX20に転送するレジスタＹ
である。

なお、上記A/D変換回路18は簡易なコンパレータを使
用してもよい。

第２図はコンバーゼンス補正コイル15に供給されるコ
ンバーゼンス補正波形のDC電圧のドリフトを自動補正す
る自動補正動作のフローチャートである。以下、第２図
に示すフローチャートを用い本発明の動作を詳細に説明
する。

コンバーゼンスの補正は先づ、静コンバーゼンス調整
スイッチ11をONにして、パターン発生回路３より静コン
バーゼンス調整用の第５図に示すような十字パターンを
発生させ、スタティックコンバーゼンス調整ボリウム12
を調整して、DC重畳回路13にDC成分を重畳させ、第６図
に示すような緑−赤、或いは緑−青の十字パターンのず
れをなくすようにし、適正な静コンバーゼンスの調整を
行う。静コンバーゼンスの調整が終了すると、静コンバ
ーゼンススイッチ11をONからOFFに切り換える。制御回
路８は静コンバーゼンス調整スイッチ11がOFFに切り換
ったことにより、静コンバーゼンスの調整が終了したこ
とを知る。この状態は、第２図に示すフローチャートの
ステップ（ｉ）に相当する。

一方、コンバーゼンス補正コイル15に供給されるコン
バーゼンス補正波形の直流電圧はDCレベル検出回路17に
よって検出され、該直流電圧に対応するDC信号として導
出される。このDC信号はA/D変換回路18に導かれ、第３
図に示すように例えば８ビットのデジタルDCデータに変
換される。即ち、第３図に示すようにDCレベル検出回路
17の出力信号であるアナログDC信号のダイナミックレン
ジを＋ＢV〜−ＢVとし、A/D変換回路18のダイナミック
レンジを例えば８ビットにするとアナログ信号である上
記DC信号は０〜255のデジタルDCデータに対応付けら
れ、静コンバーゼンス調整終了時におけるアナログDC信
号Ｌを基準レベルにする場合、これがＭビットのデジタ
ルDCデータに対応付けられる。

そして、このデジタルDCデータＭは、静コンバーゼン
スの調整が終了した後にレジスタY19に取り込まれる。
このレジスタY19への取り込み動作は頻繁に行う必要は
なく、制御回路８内に設けられているマイクロプロセッ
サの処理プログラム内の都合のよい時間に行えばよい。
レジスタY19に取り込まれたデータは、更に制御回路８
内のレジスタX20に記憶され、制御回路８に基準レベル
として設定される。この状態が第２図のステップ（ii）
に相当する。

温度変化等、何等かの理由で静コンバーゼンスのドリ
フトが生じ、DCレベル検出回路17の検出信号であるDC信
号が第３図に示すように、例えば基準レベルＬに対して
Ｌ′（或いはＬ″）のようにドリフトしたとする。DC信
号のドリフトがＬ′（或いはＬ″）であるとステップ
（iii）でレジスタY19に書き込まれるデジタルDCデータ
はＭ′（或いはＭ″）となり、上述する基準レベル設定
のステップ（ii）で制御回路８内のレジスタX20に予め
書き込まれているデジタルDCデータはＭであるので、ス
テップ（iv）で両レジスタX,Yの内容が比較され、Ｘ−
Ｙ≦０の条件が満されている（或いは満されていない）
ことになり、次のステップ（vii）（或いはステップ
（ｖ），（vi））にてデジタル補正データを一斉に−Ｎ
ビット（或いは＋Ｎビット）し、Ｍ′−Ｍ（或いはＭ″
−Ｍ）のドリフトを減少させるループを形成する。

この場合、デジタル補正データを変化させる単位とな
るＮビットはドライバーアンプ14の入力レベルや利得或
いはDCレベル検出回路17で検出されるDCレベル等から適
宜、適当な値に決定すればよい。

上述するようにコンバーゼンス補正コイル15のDCレベ
ルが基準レベルより高く或いは低くなると、ステップ
（iii）→（iv）→（vii）→（iii）或いはステップ（i
ii）→（iv）→（ｖ）→（vi）→（iii）のループが形
成され、ＮビットづつレジスタY19の内容を減算或いは
加算して、ドリフト量を無くする方向に自動調整され
る。即ち、ステップ（iii）→（iv）→（ｖ）→（iii）
のループになるように制御回路８はフレームメモリー６
内のデジタル補正データを変化させ、コンバーゼンス補
正コイル15におけるDCレベルのドリフトを補正する。

以上、コンバーゼンス補正の基本動作を説明したが、
赤，緑，青，水平及び垂直の夫々について同様に動作さ
せればよい。

発明の効果 本発明は以上のような構成であるから従来のコンバー
ゼンス回路に比較し、簡単な回路構成で温度変化などに
よる静的コンバーゼンスのドリフトを最少限におさえる
ことが出来る。

特に小信号系からアンプとコイルが直流的に結合した
回路構成をとる場合は、補正のための帰還ループが一種
の保護回路と等価になり、回路の信頼性及び安全性を高
め、安定した動作を行わせることができる等の効果があ
る。

また、本発明では、DCレベル検出回路から得られる直
流成分をデジタル量に変換しているので、その直流成分
の変化量をデジタルの加減算で求めることができるとと
もに、上記フレームメモリーのデジタル補正量を上記変
化量が減少する方向に書き換える際にもデジタルの加減
算で処理することができる。従って、アナログ回路を用
いる場合に比し、安価で且つ高精度なコンバーゼンス補
正ができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明の動作を説明するためのフローチャート、第３図は本
発明の動作を説明するための直流検出信号の説明図、第
４図はクロスハッチパターンを示す図、第５図は十字パ
ターンを示す図、第６図は静コンバーゼンスずれの状態
を示す図、第７図は従来例のブロック図である。 ６……フレームメモリ,7……不揮発性メモリー， 15……コンバーゼンス補正コイル， 17……DCレベル検出回路,19……レジスタY, 20……レジスタＸ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ラスタースキャン方式のカラーディスプレ
   イ装置の画面上における水平方向をｘ、垂直方向をｙ等
   分するメッシュパターンの交点をデジタルコンバーゼン
   ス補正点として、それぞれの補正点に対応したデジタル
   補正量を１平面分記憶するフレームメモリーと数平面分
   記憶する不揮発性メモリーを設け、該フレームメモリー
   のデジタル補正量をカラーディスプレイ装置の偏向タイ
   ミングと同期して読み出し、アナログ補正量に変換して
   コンバーゼンス補正コイルに供給し、コンバーゼンスの
   補正を行うようにしたコンバーゼンス補正装置におい
   て、上記コンバーゼンス補正コイルに流れる補正波形の
   直流成分を検出するDCレベル検出回路と、該DCレベル検
   出回路から得られる直流成分をデジタル量に変換するA/
   D変換回路と、該A/D変換回路の出力であるデジタル直流
   成分の変化量を検出する変化量検出手段と、上記変化量
   に応じて上記フレームメモリーのデジタル補正量を上記
   変化量が減少する方向に書き換える帰還ループを設け、
   静的コンバーゼンスのドリフトを補正するようにしたこ
   とを特徴とするコンバーゼンス補正装置。