[go: up one dir, main page]

KR970007617B1 - 필터된 상관 동기화를 이용한 적응형 최대 우도 순차 추정 방법 및 장치 - Google Patents

필터된 상관 동기화를 이용한 적응형 최대 우도 순차 추정 방법 및 장치 Download PDF

Info

Publication number
KR970007617B1
KR970007617B1 KR1019940703024A KR19940073024A KR970007617B1 KR 970007617 B1 KR970007617 B1 KR 970007617B1 KR 1019940703024 A KR1019940703024 A KR 1019940703024A KR 19940073024 A KR19940073024 A KR 19940073024A KR 970007617 B1 KR970007617 B1 KR 970007617B1
Authority
KR
South Korea
Prior art keywords
maximum likelihood
synchronization
filters
filter
synchronization point
Prior art date
Application number
KR1019940703024A
Other languages
English (en)
Inventor
로버트 트리스턴 러브
제랄드 폴 라베즈
케빈 린 바움
Original Assignee
모토롤라, 인크
안쏘니 제이. 살리, 주니어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토롤라, 인크, 안쏘니 제이. 살리, 주니어 filed Critical 모토롤라, 인크
Application granted granted Critical
Publication of KR970007617B1 publication Critical patent/KR970007617B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03535—Variable structures
    • H04L2025/03547—Switching between time domain structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03292—Arrangements for operating in conjunction with other apparatus with channel estimation circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

내용없음.

Description

[발명의 명칭]
필터된 상관 동기화를 이용한 적응형 최대 우도 순차 추정 방법 및 장치
[도면의 간단한 설명]
제1도는 본 발명에 따른 통신 시스템을 도시한다.
제2도는 TDM 채널상의 TDM 신호를 도시한다.
제3도는 본 발명에 따른 적응형 최대 우도 순차 추정기의 블록도이다.
제4도는 본 발명에 따른 동기화 워드 상관기의 블록도이다.
제5도는 본 발명에 따른 병렬 경로 최대 우도 순차 추정기의 블록도이다.
제6도는 본 발명의 한 실시예에 따른 최대 피크 상관기의 블록도이다.
제7도는 제한된 윈도우를 사용하는 동기화 워드 상관기의 블록도이다.
[발명의 상세한 설명]
[발명의 분야]
본 발명의 분야는 무선 신호의 디코딩, 특히 최대 우도 순차 추정에 관한 것이다.
[발명의 배경]
무선 채널상에 전송된 무선 신호에 대한 무성 채널 효과는 공지되어 있다. 공지된 효과는 낮은 신호 대잡음비(SNR), 인접 및 공동 채널 간섭, 그리고 다중 경로 전파로 인해 신호 품질이 열악하다. 최극단 거리가 팩터(factor)인 경우, 열악한 SNR은 열잡음이 원인일 수 있다. 거리가 짧은 경우에는, 열악한 SNR은 동일 또는 인접 채널상의 경쟁 신호들로 인한 것일 수 있다.
반면에, 다중 경로 전파는 약간 상이한 위상으로 약간 다른 시간에 수신기에 제공되는 신호를 다중 복사함으로써 특징지워진 신호상의 효과를 발생시킨다. 최근단의 경우에 있어서, 신호의 다중 복사는 기호 전송율에 필적하는 시간 간격에 걸쳐 오프셋된 수신기에 도달할 수 있다.
다중 경로 전파의 문제점으로 인해, 원래 전송된 신호와 거의 같지 않을 수 있는 수신기에 제공되는 신호들을 합하게 된다. 전송기 또는 수신기가 이동하는 경우(예를 들면, 자동차에서의 무선 전화기), 다중 경로 전파의 문제점은 신호상의 효과가 물리적 위치에 따라 변할 수도 있다는 점에서 더 악화될 수 있다.
신호들의 디코딩을 향상시키기 위한 과거의 노력들은 SNR을 낮추었고, 다중 경로 전파의 효과는 정보의 프레임 내에서 데이터 전송 초기에 트레이닝(동기화) 순차를 가산하고, 수신된 신호를 공지된 트레이닝 순차에 대해서 교차 상관시킨다. 그 다음, 교차 상관의 결과는 전송 채널의 영향을 특징화시키고 보상하는데 사용된다.
전송 채널의 특성화가 짧은 주기 동안에 효과적인 반면에, 이러한 특성화는 수 밀리초의 지속 기간 동안의 프레임들에 대해 효과적이지 않을 수 있다. 긴 지속 기간의 프레임들에 있어서, 전송기 및 수신기는 물리적 위치들을 변경시킬 수 있으므로, 전송 채널을 바꾸고 전송 특성을 변경시킬 수 있다.
이러한 조건하에서 성능을 향상시키기 위한 과거의 노력들로 인해, IEEE Transactions On Information Theory, 1973년 1월, 페이지 120∼124, 에프. 알. 매기 주니어(F. R. Magee Jr.) 및 제이. 지. 프로아키스(J. G. Proakis)의 "Adaptive Maximum Likelihood Sequence Estimation for Digital Signaling in the Presence of Intersymbol Interference"에서 논의된 시스템들이 생겨났다. 매기 및 프로아키스의 논문에서는 비터비 디코더와 관련하여 사용된 적응형 필터를 갖는 시스템이 논의된다. 적응형 필터의 값은 트레이닝 순차의 검출에 따라 결정되고, 계속해서 비터비 디코더로부터 출력된 각각의 새로운 기호에 기초하여 수정된다.
매기 및 프로아키스 시스템이 효과적인 반면에, 적응형 필터의 효과는 트레이닝 순차의 검출 및타이밍에 좌우된다. 트레이닝 순차가 손상되거나 트레이닝 순차의 다중 복사의 중첩으로 되는 경우, 적응형 필터의 효과는 동기화 결함 및 신호 에너지의 분산 때문에 약해진다. 최대 우도 순차 추정기의 중요성 때문에, 트레이닝 순차와의 동기화, 및 트레이닝 순차 내에서 신호 에너지의 최적합에 대한 양호한 방법이 필요하게 된다.
[발명의 요약]
본 발명에서는 최대 우도 순차 추정에 관한 방법 및 수단이 제공된다. 이에 대한 방법 및 수단은 수단은 플랫 페이딩용의 제1 최대 우도 순차 추정기 신호 경로 및 다른 플랫 페이딩용의 최소한의 제2 최대 우도 순차 추정기 신호 경로를 포함한다. 또한, 이들 방법 및 수단은 최소 상대 크기 평균 제곱 에러를 갖는 신호 경로를 선택한다.
[양호한 실시예의 상세한 설명]
최대 우도 순차 추정기의 동기화 문제점은 개념적으로는, 필터된 상관 동기화를 이용할 때에 해결된다. 필터된 상관 동기화는 다양한 시간 지연된 신호 조건들에 대해 채널의 디코딩 타이밍을 최적화시기는 방법을 제공한다.
전체 통신 채널은 한 세트의 시변 채널 계수(hi)들을 갖는 정보 데이터를 포함하는 종래 디코더로서 간주될 수 있다. 따라서, 채널은 전송된 데이터상에 고정 패턴을(짧은 기간 내에) 부과하는 것으로 간주될 수 있다. 또한, 최종 신호 패턴은 부가적인 백색 가우스 잡음에 의해 손상된다. 디코더는 데이터 순차가 채널 계수들과 함께 포함될 때에, 수신된 패턴과 가장 유사한 패턴을 발생시키는 것을 결정해야만 한다. 전송된 데이터가 N개의 기호들로 이루어지면, 각자가 거의 유사하게 간주되는 MN개의 가능 데이터 순차들이 존재한다(M은 기호들의 별자리에 있어서 가능 기호들의 수).
가능 데이터 순차(a(i))들의 별자리가 i=1, …, K=MN의 값들을 포함한다고 하면, 최대 우도 순차 추정기(MLSE)는 수식 P(r｜a(m))〉P(r｜a(k))이 모든 다른 가능 순차들에 대해서 선택된 순차(a(m))에 대해 진실인 경우와 가장 유사하게 순차(a(m))를 선택한다. 이러한 결정은 모든 다른 순차들에 대해서 선택된 순차의 최소 전체 에러(비터비 트렐리스를 통한 최소 유클리드 거리)에 기초한다.
제1도는 무선 전송 시스템(10)의 블록도이다. 전송기(11)는 디지털 데이터로부터 디지털 기호 s(n)들을 발생시키고 이러한 기호들을 수신기(12)를 위하여 전송한다. 수신기(12)에 수신된 신호는 채널 이퀄라이저(13)에 전송되는 수신된 디지털 신호y(i)를 발생시키기 위해서 필터되고 샘플된다. 이퀄라이저(13)는 전송된 신호s(n)들의 추정을 구성하는 추정된 신호s(j-L)들을 일정시간 지연시켜 전송한다. 지정(j)은 샘플링 타임포인트를 나타내며, 지정(j-L)은 추정된 기호들이 L샘플링 시간 간격만큼 지연되는 것을 나타낸다.
제1도에 도시된 2중 신호 경로들은 전송기(11)와 수신기 사이의 채널이 시간 분산을 수신기(12)에서 수신된 신호내로 도입시키는 것을 나타낸다. 제1도에 도시된 신호 "A"는 전송기(11)와 수신기(12) 사이에 사용된 것과 동일한 채널상에서의 외란 신호를 나타낸다. 페이eld 및 잡음은 또한 전송을 방해한다.
무선 전송 시스템(10)은 제2도에 도시된 바와 같이, 분리 시간 슬롯 1 내지 j로 시분할된다(T는 시간을 나타낸다). 신호 순차(SS)는 각각의 시간 슬롯 "f"내에서 동기화 순차(SO) 및 데이터 순차(DO)를 포함한다. 신호순차(SS)는 예를 들어, 직각 위상 시프트 키잉(QPSK) 포맷하에서 인코드된 2진 신호들을 포함한다.
제3도는 본 발명의 한 실시예에 따른 적응형 최대 우도 순차 추정기(AMLSE)(13)의 블록도이다. AMLSE(13) 내에서, 수신된 신호y(j)의 (SO 필드 및 불확실한 타이ald으로 인해 이러한 필드의 어느 한 측상에 있는 소정의 기호들을 포함하는) 동기화(트레이닝) 순차는 동기화 워드 상관기(21) 내에서 동기화 워드의 저장된 복사와 상관된다. 이것은 상관된 출력 순차, 초기 채널 추정치 h0및 검출된 동기화 포인트를 제공하기 위해 실행된다. 검출된 동기화 포인트는 데시메이터(20) 내에서 사용되어, 오버샘플된 수신 신호 y(j)를 전송된 신호와 일치하는 정보 대역폭으로 데시메이트시킨다.
데시메이트된 신호를 처리하는 비터비 디코더(22)는 에프. 알. 매기 주니어 및 제이. 지. 프로아키스의 상기 논문에 기술된 비터비 이퀄라이저와 기능적으로 동등한다. 비터비 디코더(22)는 데시메이트된 신호를 수신하고, D 샘플링 단계들이 지연되어 공지된 방식으로 추정되는 추정된 기호 yHD(j-D)들을 LMS 채널 추정기(25)로 전달한다. LMS 채널 추정기(25)는 추정된 신호yHD(j-D)들을 수신하여 이들을 채널 임펄스 응답의 현대 추정치를 나타내는 필터로 필터시켜, 채널 손상된 신호(y(j-D))를 재생 또는 추정한다. 에러 신호e(j-D)는 데시메이트된 신호(yj-D)와 추정된 수신 신호(y(j-D)) 사이의 차이(24)에 기초하여 발생된다. 이러한 차이에 의한 발생된 에러 신호(e(j-D))는 LMS 채널 추정기(25)로 복귀되고(점선 27), 현재 채널 임펄스 응답 추정치(채널 추정치)를 갱신하는데 사용된다.
현재 채널 추정치(h(j-D))의 결정에 따라 [초기 채널 추정치(h0) 또는 피드백 에러(e(j-D))를 사용하여 갱신된 것에 기초하여], 채널 예측 추정치(h(j))는 채널 예측기(26) 내에서 결정된다. 채널 예측 추정치(h(j))는 현재 채널 추정치 내에서 이전 값들에 대한 변화, 및 현재 채널 추정치 내의 트렌드에 기초하여 결정된다.
AMLSE(13)의 성능은 신호 데이터y(j)의 데시메이트된 신호가 최대 신호 대잡음비(SNR)에 근접하여 샘플될 때와, 현재 채널 추정치는 실제 채널 조건들의 근접 반사일 때, 최적으로 된다.
현재 채널 추정치의 정확도는 선택된 동기화 포인트에 밀접하게 관련된다.
반면에, 동기화 포인트의 선택은 샘플된 신호(y(j))의 지연 확산에 의해 복잡해진다. 본 발명의 한 실시예하에서, 지연 확산은 다수의 지연 확산 센시티브 필터[예를 들면, 지연 확산 검출(DSD) 필터]들을 사용하고, 최대 필터 피크를 제공하는 지연 확산 센시티브 필터를 선택함으로써 수반된다. 한 세트의 동기화 포인트 위치(SPL) 필터 계수들은 선택된 필터의 동일성에 기초하여 선택된다. SPL필터 계수들을 상관된 출력에 응용함으로써, 샘플된 신호(y(j))에 의해 제공된 지연 확산 분위기를 변화시키는 과정에서 AMLSE 성능을 최적화시키는 동기화 포인트 및 초기 채널 추정치를 제공한다.
예로서, 제4도는 2개의 DSD필터들을 사용하고 기호 간격(T)당 8개의 샘플들의 샘플링 속도(TS)를 가정할 수 있는, 본 발명에 따른 기호 워드 상관기(21)의 블록도를 도시한다. 2개의 DSD필터들 중 제1DSD 필터(31)는 중간에서 큰 크기로의 지연 확산을 위한 필터 값((1, 0, 0, 0, 0, 0, 0, 0, 1)/2)들을 나타낸다. 제2DSD 필터(32)는 작은 크기에서 중간으로 지연 확산을 위한 필터 값((2, 0, 0, 0, 1, 0, 0, 0, 2)/5)들을 나타낸다. 상술한 바와 같이, 제1DSD 필터가 최대 DSD 검출 필터 피크를 제공하는 경우, 제1DSD 필터(31)가 선택되고, 제2DSD필터가 최대DSD 검출 필터 피크를 제공하는 경우, 제2DSD 필터(32)가 선택된다. 제1DSD 필터(31)가 선택되는 경우에 SPL 필터(33)에 대한 계수들은 다음과 같다 : (1, 0, 0, 0, 0, 0, 0, 0, 1). 제2DSD 필터(32)가 선택되는 경우에 SPL 필터(33)에 대한 계수들은 다음과 같다 : (32, 16, 4, 0, 0, 0, 4, 16, 32).
동기화 워드 상관기(33)의 내부에서, 샘플된 데이터 동기화 필드(SO 필트 및 타이밍 불확실성에 기인한 이러한 필드의 어느 한 측면상의 소정의 기호를 포함)는 상관된 출력(c(n))을 제공하기 위해 저장된 동기화 워드와 교차 상관(cross-correlated)된다. 상관된 출력(c(n))은 중간-큰 크기의 DSD 필터(31) 및 작은-중간 크기의 DSD 필터(32)를 사용하여 필터된다. 그 다음, 각각의 필터(지연 확산 상관 피크)의 출력들의 크기가 비교된다. 가장 큰 지연 확산 상관 피크의 식별에 기초하여, SPL 필터(33)에 대한 계수의 세트들이 선택된다.
선택된 계수들은 그후 동기화 포인트 및 초기 채널 응답을 제공하기 위해 상관된 출력(c(n))에 공급된다.
제5도는 본 발명의 다른 실시예에 따른 2개의 병렬 처리 경로들을 사용하는 AMLSE의 예를 도시한 것이다.
제1처리 경로(41, 43 및 45)는 기능적으로 블록(21)에 대응하는 블록(41), 블록(20)에 대응하는 블록(43) 및 블록(22, 23, 24, 25 및 26)에 대응하는 블록(45)을 갖고 있는 상술된 AMLSE(13; 제3도 및 제4도 참조)과 등가이다. 제2처리 경로(48, 42 및 44) 내부에서, 블록(42)은 블록(20)과 기능적으로 등가이고, 블록(44)은 블록(22, 23, 24, 25 및 26)에 대응한다.
제2처리 경로(48, 42 및 44)에서, 동기화 워드 상관기(21)는 최대 피크 상관기(48)로 대체된다. 최대 피크 상관기(48) 내부에는 동기화 워드 상관기(50) 및 다른 형태의 지연 확산 센시티브 필터[SPL 필터(51)]가 포함되어 있다. SPL 필터(48)의 필터 계수는 플랫 지연의 조건에 따라 최대 출력을 제공하기 위해 [(1, 0, 0, 0, 0, 0, 0, 0, 0, 0)의 탭 값들로] 선택된다.
동작에서, 최대 피크 상관기(48)는 상관된 출력을 제공하기 위해 샘플된 데이터 동기화 필드를 저장된 동기화 워드와 상관시킨다. 그후, 상관된 출력은 동기화 포인트 및 초기 채널 응답을 제공하기 위해 SPL 필터(51)로 콘볼브(convolve)된다. 그후, 동기화 포인트 데이터 동기화 필드를 데시메이트하기 위해 상술된 바와 같이 사용된다. 그후, 데시메이트된 데이터 동기화 필드는 초기 채널 응답을 사용하여 상술된 바와 같이 최대 우도 디코딩된다.
플랫 페이딩의 조건하에서, 동기화 워드 상관기(50)와 연관하여 사용된 SPL 필터(51)는 뛰어난 결과를 제공하는 것으로 결정되어 왔다. SPL 필터(51)가 상술된 AMLSE(13)를 갖고 있는 제2처리 경로의 형태로 사용될때, 조합은 또한 통신 시스템 내부에서 전체 비트 에러 비율(BER)을 향상시킨다.
2개의 신호 처리 경로들(제5도 참조)의 출력은 비트 디코더(46) 및 AMLSE 스위치 제어부(47)에 공급된다. AMLSE 스위치 제어부(47)는 각각의 신호 경로의 평균 제곱 에러 추정치를 비교하고, 최소 에러를 제공하는 경로를 선택한다. 신호 경로의 선택시, AMLSE 스위치 제어부(47)는 최소 에러를 제공하는 경로로부터 신호를 디코드시키기 위해 비트 디코더(46)를 활성화시킨다.
본 발명의 다른 실시예에서, 제한된 검색 윈도우(63)는 AMLSE(40)의 성능을 더 향상시키기 위해 동기 워드 상관기(41) 내부에서 사용된다. 그러한 실시예하에서, 지연 확산 상관 피크는 반복된 필터링 및 동기화 포인트 이전과 이후의 범위에 의해 한정된 제한된 윈도우에 의해 선택된다. 초기 동기화 포인트의 이전의 범위는 샘플 간격들의 정수(예를 들면, 1개의 샘플 간격)를 갖도록 선택된다. 초기 동기화 포인트 이후의 범위는 예상된 최악의 지연 확산에 기인하고, 초기 동기화 포인트(미합중국 TDMA 디지털 셀룰라 시스템에 대해 EIA/TIATR45.3에 의해 한정된 지연 확산 모델이 주어질때, 범위는 초기 동기화 포인트에서 T/2초 후에 발생하는 포인트로 되고, 여기서T는 미합중국 TDMA 기호 간격임)에 대응하는 채널 임펄스 응답의 지속 기간과 같은 크기의 시간값을 갖고 있을 때에 선택된다.
지연 확산 상관 피크는 동기화 포인트의 일반적인 위치를 제공하기 위해 설계된 DSD 필터값(1, 1, 1, 1, 1, 1, 1, 1)로 동기화 워드 상관기(60)의 상관된 출력 순차를 DSD 필터(61)에 의해 결정한다. 그후, DSD 필터(61)의 피크 출력에 의해 표시된 위치 또는 초기 동기화 포인트는 이전의 초기 동기화 포인트와 평균되고, 이전의 시간 슬롯에 대응하며, 동기화 포인트의 더 정밀한 결정을 위해 무한 임펄스 응답(IIR) 필터(62)를 사용한다.
제한된 윈도우(63)의 결정 다음에, 제한된 윈도우 내부의 신호는 제2신호 경로를 통하여 동기화 포인트 및 초기 채널 응답을 한정하기 위해 동기화 포인트 위치 필터[예를 들면, (32, 16, 4, 0, 0, 0, 4, 16, 32)의 탭 값으로]가 필요하게 된다. 그후, 최대 우도 순차 추정 가설(hypothesis)은 계산된 동기화 포인트 및 초기 채널 응답값을 사용하여 상술된 바와 같이 결정된다. 가장 낮은 BER로 가설의 결정은 상술된 바와 같으며, AMLSE 스위치 제어부(47)는 평균 제곱 에러의 가장 낮은 레벨로 가설을 선택한다.
본 발명의 다른 실시예에서, 제한된 검색 윈도우 및 더 정밀하게 결정된 동기화 포인트는 이전의 실시예하에서 DSD 필터(31 및 32) 및 제2 최대 우도 순차 추정기 신호 처리 경로 내부의 SPL 필터(33)에 대한 입력으로서 사용된다. 그러한 실시예하에서, 제1 최대 우도 순차 추정기 신호 처리 경로[최대 피크 상관기(48)의 사용을 통하여]는 플랫 페이딩에 대한 향상된 BER 성능을 제공한다. 제1 최대 우도 순차 추정기 신호 처리 경로는 다른 플랫 페이딩에 대한 향상된 BER 성능을 제공한다.
본 발명의 많은 특징 및 이점은 상술된 상세한 설명으로부터 명확하게 파악될 것이므로, 첨부된 특허청구의 범위는 본 발명의 진정한 정신 및 범위내에 있는 시스템의 그러한 모든 특징 및 이점을 포함하는 것으로 해석되어야 한다. 또한 다양한 변화 및 변경이 본 기술에 숙련된 기술자들에 의해 발생될 수 있기 때문에, 예시되고 설명된 정확한 구성 및 동작으로 본 발명을 제한하는 것을 바람직하지 않으므로, 적절한 변경 및 등가인 모든 것은 본 발명의 범위내에 있는 것으로 해석되어야 한다.
물론, 본 발명은 도면에 도시된 특정 부분에 제한되지 않으며, 첨부된 특허청구내에서 어떠한 변경도 포함하는 것으로 이해하여야 한다.

Claims (10)

  1. 플랫 페이딩 (flat fading)용 제1대 우도 순차 추정기 (maximum likelihood sequence estimator) 신호 경로; 적어도 다른 플랫 페이딩을 제2 최대 우도 순차 추정기 신호 경로; 및 적어도 크기 평균 제곱 에러(magnitude mean square error)를 갖고 있는 신호 경로를 선택하기 위한 수단을 포함하는 것을 특징으로 하는 최대 우도 순차 추정기.
  2. 제1항에 있어서, 상기 제1신호 경로가 플랫 페이딩에 대한 필터 계수들을 갖고 있는 동기화 포인트 위치 필터(synchronizarion point location filter)를 더 포함하는 것을 특징으로 하는 최대 우도 순차 추정기.
  3. 제1항에 있어서, 상기 적어도 제2신호 경로가 지연 확장 검출 필터들을 더 포함하는 것을 특징으로 하는 최대 우도 순차 추정기.
  4. 제3에 있어서, 상기 적어도 제2신호 경로가 동기화 포인트 위치 필터를 더 포함하는 것을 특징으로 하는 최대 우도 순차 추정기.
  5. 제4항에 있어서, 상기 동기화 포인트 위치 필터의 상기 계수들이 상기 지연 확장 검출 필터들의 출력을 기초로 하여 결정되는 것을 특징으로 하는 최대 우도 순차 추정기.
  6. 제1항에 있어서, 상기 제1 및 제2 최대 우도 순차 추정기 신호 경로들이 비터비(viterbi) 디코더를 포함하는 것을 특징으로 하는 최대 우도 순차 추정기.
  7. 최대 우도 순차 추정기에 동기화 및 초기 채널 추정을 제공하는 방법에 있어서, 상관된 출력을 발생시키기 위해서 도입 샘플된 신호의 샘플된 데이터 동기화 필드를 저장된 동기화 워드와 상관시키는 단계; 각각 다수의 출력을 발생시키기 위해 상관 출력을 다수의 지연 확장 센시티브(sensitive) 필터들로 필터링시키는 단계; 적어도 부분적으로 상기 다수의 지연 확장 센시티브 필터들의 출력들의 상대 크기를 기초로 하여 동기화 포인트 위치 필터를 선택하는 단계; 및 적어도 부분적으로 상기 동기화 포인트 위치 필터에 의한 상기 상관 출력의 필터링을 기초로 하여 동기화 포인트를 결정하는 단계를 포함하는 것을 특징으로 하는 최대 우도 순차 추정기에 동기화 및 초기 채널 추정을 제공하는 방법.
  8. 제7항에 있어서, 상기 지연 확장 센시티브 필터들이 지연 확장 검출 필터인 것을 특징으로 하는 최대 우도 순차 추정기에 동기화 및 초기 채널 추정을 제공하는 방법.
  9. 제8항에 있어서, 상기 지연 확장 센시티브 필터들이 동기화 포인트 위치 필터들을 더 포함하는 것을 특징으로 하는 최대 우도 순차 추정기에 동기화 및 초기 채널 추정을 제공하는 방법.
  10. 제8항에 있어서, 상기 적어도 부분적으로 상기 다수의 지연 확장 센시티브 필터들의 출력들의 상대 크기를 기초로 하여 동기화 포인트 위치 필터를 선택하는 단계가 가장 큰 상대 크기를 갖고 있는 상기 다수의 지연 확산 센시티브 필터들의 출력을 결정하는 단계를 더 포함하는 것을 특징으로 하는 최대 우도 순차 추정기에 동기화 및 초기 채널 추정을 제공하는 방법.
KR1019940703024A 1992-12-28 1993-11-26 필터된 상관 동기화를 이용한 적응형 최대 우도 순차 추정 방법 및 장치 KR970007617B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/998,063 US5363412A (en) 1992-12-28 1992-12-28 Method and apparatus of adaptive maximum likelihood sequence estimation using filtered correlation synchronization
US07/998,063 1992-12-28
PCT/US1993/011495 WO1994015427A1 (en) 1992-12-28 1993-11-26 Method and apparatus of adaptive maximum likelihood sequence estimation using filtered correlation synchronization

Publications (1)

Publication Number Publication Date
KR970007617B1 true KR970007617B1 (ko) 1997-05-13

Family

ID=25544700

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019940703024A KR970007617B1 (ko) 1992-12-28 1993-11-26 필터된 상관 동기화를 이용한 적응형 최대 우도 순차 추정 방법 및 장치
KR1019940703024A KR950702770A (ko) 1992-12-28 1994-08-27 필터된 상관 동기화를 이용한 적응형 최대 우도 순차 추정 방법 및 장치 (Method and Apparatus of Adaptive Maximum Likelihood Sequence Eetimation Using Filtered Correlation Synchronization)

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019940703024A KR950702770A (ko) 1992-12-28 1994-08-27 필터된 상관 동기화를 이용한 적응형 최대 우도 순차 추정 방법 및 장치 (Method and Apparatus of Adaptive Maximum Likelihood Sequence Eetimation Using Filtered Correlation Synchronization)

Country Status (8)

Country Link
US (1) US5363412A (ko)
EP (1) EP0632947B1 (ko)
KR (2) KR970007617B1 (ko)
CA (1) CA2128881C (ko)
DE (1) DE69330825T2 (ko)
FI (1) FI943756L (ko)
TW (1) TW316343B (ko)
WO (1) WO1994015427A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841816A (en) * 1992-10-22 1998-11-24 Ericsson Inc. Diversity Pi/4-DQPSK demodulation
FR2724513A1 (fr) * 1994-09-13 1996-03-15 Philips Electronique Lab Systeme de transmission numerique synchronisable sur ses sequences d'initialisation
FR2730883B1 (fr) * 1995-02-17 1997-04-04 Alcatel Telspace Dispositif d'initialisation d'un decodeur de viterbi compris dans un recepteur de signaux transmis sous forme de paquets emetteur, recepteur et procede correspondants
GB2309864A (en) * 1996-01-30 1997-08-06 Sony Corp An equalizer and modulator using a training sequence and multiple correlation with a stored copy of the sequence
JP3674160B2 (ja) * 1996-07-04 2005-07-20 ソニー株式会社 情報記録再生装置の余裕度検出装置
FI101659B (fi) 1996-07-12 1998-07-31 Nokia Mobile Phones Ltd Viiveen estimointimenetelmä ja vastaanotin
IL120898A (en) * 1997-05-22 2000-02-17 D S P C Israel Ltd Bi-directional channel analysis
FI112739B (fi) * 1998-05-25 2003-12-31 Nokia Corp Menetelmä ja laitteisto häiritsevän signaalin havaitsemiseen radiovastaanottimessa
DE19903049A1 (de) * 1999-01-26 2000-08-17 Microtec Schwaben E V Mts Sensoreinrichtung
US6674815B2 (en) * 1999-06-16 2004-01-06 Ericsson, Inc Method for symbol-spaced estimation and/or tracking of a fractionally-spaced fading radio channel
AU740804B2 (en) * 1999-07-19 2001-11-15 Nippon Telegraph & Telephone Corporation OFDM packet communication receiver system
FI110825B (fi) 1999-08-10 2003-03-31 Nokia Corp Menetelmä modulaationilmaisimen valintaan vastaanottimessa ja vastaanotin
US7166688B1 (en) 2000-07-08 2007-01-23 Lidochem, Inc. Chelation compositions
US6738437B2 (en) * 2001-03-15 2004-05-18 Qualcomm Incorporated Symbol recovery from an oversampled hard-decision binary stream
WO2002087141A1 (fr) * 2001-04-16 2002-10-31 Matsushita Electric Industrial Co., Ltd. Procede et appareil de synchronisation de trames
US6744836B2 (en) 2001-05-08 2004-06-01 Comsat Corporation Apparatus, computer readable medium, transmission medium, and method for synchronizing a received signal based on a maximum likelihood principle using a bisection technique
CN1306514C (zh) * 2001-07-19 2007-03-21 松下电器产业株式会社 再现信号质量的评价方法和信息再现装置
FI116179B (fi) * 2002-03-13 2005-09-30 Nokia Corp Menetelmä ja järjestelmä etenemisviiveen määrittämiseksi sekä elektroniikkalaite
US6810093B1 (en) * 2002-05-03 2004-10-26 Atheros Communications, Inc. Sequence detection
US8027508B2 (en) * 2003-07-09 2011-09-27 Digimarc Corporation Interactive gaming objects
US7289589B2 (en) * 2003-10-01 2007-10-30 Northrop Grumman Corporation Maximum likelihood bit synchronizer and data detector
US7298806B1 (en) 2004-01-15 2007-11-20 Hellosoft Inc. Method and system for data-aided timing offset estimation for frequency selective fading channels
US7606498B1 (en) 2005-10-21 2009-10-20 Nortel Networks Limited Carrier recovery in a coherent optical receiver
US7672412B2 (en) * 2006-04-05 2010-03-02 Research In Motion Limited Method and receiver for estimating the channel impulse response using a constant modulus interference removal iteration
US7830994B2 (en) * 2006-10-18 2010-11-09 Analog Devices, Inc. Channel estimation system and method
US8085873B2 (en) * 2007-01-02 2011-12-27 Qualcomm, Incorporated Systems and methods for enhanced channel estimation in wireless communication systems
US7907685B2 (en) * 2007-08-23 2011-03-15 Freescale Semiconductor, Inc. GMSK-receiver with interference cancellation
US8325790B2 (en) 2009-08-03 2012-12-04 Analog Devices, Inc. Equalization for OFDM communication
US8218692B2 (en) * 2009-12-10 2012-07-10 The Aerospace Corporation Signal separator
CN107204944B (zh) * 2016-03-18 2020-11-03 富士通株式会社 发送序列产生装置、训练序列同步装置、信道间隔估计装置、方法和系统
US10666299B2 (en) * 2016-12-09 2020-05-26 Mitsubishi Electric Corporation Maximum likelihood sequence estimation circuit, receiving device, and maximum likelihood sequence estimation method
US11789135B2 (en) * 2019-03-29 2023-10-17 Robert Bosch Gmbh Ultra-wideband intelligent sensing system and method for car states detection
CN118400082B (zh) * 2024-06-20 2024-09-13 上海金卓科技有限公司 一种无线信号同步方法、装置、设备及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2087198B (en) * 1980-10-28 1985-02-27 Plessey Co Ltd Data decoding
US4885757A (en) * 1987-06-01 1989-12-05 Texas Instruments Incorporated Digital adaptive receiver employing maximum-likelihood sequence estimation with neural networks
EP0396101B1 (en) * 1989-05-02 1996-01-03 Nec Corporation Space diversity TDMA receiver
SE464437B (sv) * 1989-08-25 1991-04-22 Ericsson Telefon Ab L M Metod i en mogilradiomottagare foer att reducera mottagarens effektbehov
SE464902B (sv) * 1989-10-24 1991-06-24 Ericsson Telefon Ab L M Foerfarande att adaptera en viterbialgoritm till en kanal med skiftande oeverfoeringsegenskaper samt en anordning foer genomfoerande av foerfarandet
JP2795935B2 (ja) * 1989-11-24 1998-09-10 三菱電機株式会社 最尤系列推定装置
US5140617A (en) * 1990-02-07 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Frame phase estimation method and circuit
EP0449327B1 (en) * 1990-03-30 1998-07-15 Nec Corporation Noise-immune space diversity receiver
US5251233A (en) * 1990-12-20 1993-10-05 Motorola, Inc. Apparatus and method for equalizing a corrupted signal in a receiver

Also Published As

Publication number Publication date
US5363412A (en) 1994-11-08
WO1994015427A1 (en) 1994-07-07
DE69330825D1 (de) 2001-10-31
EP0632947B1 (en) 2001-09-26
CA2128881C (en) 1999-12-07
KR950702770A (ko) 1995-07-29
CA2128881A1 (en) 1994-07-07
TW316343B (ko) 1997-09-21
EP0632947A4 (en) 1997-04-16
FI943756A0 (fi) 1994-08-15
EP0632947A1 (en) 1995-01-11
DE69330825T2 (de) 2002-04-11
FI943756L (fi) 1994-08-15

Similar Documents

Publication Publication Date Title
KR970007617B1 (ko) 필터된 상관 동기화를 이용한 적응형 최대 우도 순차 추정 방법 및 장치
US5818876A (en) Method and apparatus of adaptive maximum likelihood sequence estimation using a variable convergence step size
JPH07504311A (ja) 相関同期フィルタ処理を用いた適応型最尤シーケンス推定方法および装置
JP3147124B2 (ja) ディジタル送信システム用受信機
EP1195033B1 (en) Equalization with dc-offset compensation
JP4421682B2 (ja) ディジタル伝送システムにおける受信機のための拡張されたチャンネル推定等化器
KR970007362B1 (ko) 수신기에서의 손상된 신호 등화 장치 및 방법
US5293401A (en) Equalizer for linear modulated signal
US5903610A (en) Method and apparatus for channel estimation
US5185764A (en) Receiver for time-varying distorted signals
US5111484A (en) Adaptive distortion canceller
KR100682078B1 (ko) 이동 무선 시스템에서의 적응 등화 기술을 위한 향상된 방법
JPH10507598A (ja) Ｔｄｍａシステムにおける信号検出方法
JPH05218987A (ja) 時間変動無線チャネル用のチャネル予測形成方法
WO2000025447A2 (en) Diversity receiver for radio communications
WO2001003393A1 (en) Power efficient equalization
JP3547401B2 (ja) 同期トラッキング方法
EP0996237B1 (en) Timing estimation for GSM bursts based on previously determined average values
JPH07123257B2 (ja) ディジタルデータ復調装置
US6084929A (en) Method and apparatus for channel tracking
US6853681B1 (en) Using different channel models for different training sequences
Song A channel estimation using sliding window approach and tuning algorithm for MLSE
JP3762162B2 (ja) データバーストのタイミングロケーション推定方法
EP1128617A1 (en) Method and receiver for obtaining channel estimated values for equalising digital signals

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19940827

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940829

Comment text: Request for Examination of Application

PG1501 Laying open of application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19970418

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970808

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970922

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970922

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 20000429

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20010728

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20020726

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20030718

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20040719

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20050722

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20060714

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20070718

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20080711

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20090716

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20100827

Start annual number: 14

End annual number: 14

PC1903 Unpaid annual fee