[go: up one dir, main page]

KR960043238A - 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 - Google Patents

리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR960043238A
KR960043238A KR1019950011775A KR19950011775A KR960043238A KR 960043238 A KR960043238 A KR 960043238A KR 1019950011775 A KR1019950011775 A KR 1019950011775A KR 19950011775 A KR19950011775 A KR 19950011775A KR 960043238 A KR960043238 A KR 960043238A
Authority
KR
South Korea
Prior art keywords
semiconductor
insulating film
region
substrate
film
Prior art date
Application number
KR1019950011775A
Other languages
English (en)
Other versions
KR0166840B1 (ko
Inventor
이성철
임민규
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019950011775A priority Critical patent/KR0166840B1/ko
Priority to US08/512,644 priority patent/US5773343A/en
Priority to JP07318515A priority patent/JP3079357B2/ja
Priority to DE19612948A priority patent/DE19612948B4/de
Publication of KR960043238A publication Critical patent/KR960043238A/ko
Application granted granted Critical
Publication of KR0166840B1 publication Critical patent/KR0166840B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6894—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode having one gate at least partly in a trench

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 채널영역보다 반도체 영역이 상부에 위치한 리세스 채널구조를 갖는 반도체 소자 및 그의 제조방법에 관한 것으로서, 반도체 소자는 채널영역을 갖는 제1도전형의 기판과, 채널영역보다 상부에 위치하고, 채널영역을 제외한 기판에 형성된 제2도전형의 반도체 영역과, 반도체 영역상에 형성된 제1절연막과, 채널영역과 반도체 영역 사이에 걸쳐 형성된 제2절연막과, 채널영역상부의 게이트 절연막상에 형성된 제1게이트와, 제1게이트 및 제1절연막 사이에 걸쳐 형성된 유전체막과, 유전체막상에 형성된 제2게이트를 포함하고, 그의 제조방법은 제1도전형의 기판상에 제2도전형의 다결정 실리콘막을 형성하는 공정과, 다결정 실리콘막상에 제1절연막을 형성하는 공정과, 제1절연막과 그 하부의 다결정 실리콘막을 식각하여 반도체층을 형성하는 공정과, 반도체층 사이의 노출된 기판의 표면과 반도체층 및 제1절연막의 측면에 제2절연막을 형성하는 공정과, 제2절연막상에 제1게이트를 형성하는 공정과, 제1게이트 및 제2절연막상에 걸쳐 유전체막을 형성하는 공정과, 유전체막상에 제2게이트를 형성하는 공정을 포함한다.

Description

리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 따른 리세스채널 구조를 갖는 플래쉬 메모리셀의 단면도.

Claims (16)

  1. 채널영역을 갖는 기판과, 채널영역보다 상부에 위치하고, 채널영역을 제외한 기판에 형성된 반도체 영역과, 채널영역의 표면과 소오스/드레인 영역의 측면에 형성된 절연막과, 채널영역상부의 게이트 절연막상에 형성된 제1게이트와, 제1게이트상에 형성된 유전체막과, 유전체막상에 형성된 제2게이트를 포함하는 것을 특징으로 하는 리세스 채널구조를 갖는 반도체 소자.
  2. 제1항에 있어서, 소오스/드레인 영역상에 형성된 절연막을 더 포함하는 것을 특징으로 하는 리세스 채널 구조를 갖는 반도체 소자.
  3. 채널영역을 갖는 기판과, 채널영역을 제외한 기판상에 형성된 반도체 영역과, 반도체 영역상에 형성된 제1절연막과, 채널영역의 표면과 반도체 영역 및 제1절연막의 측면에 형성된 제2절연막과, 채널영역의 제2절연막상에 형성된 제1게이트와, 제1게이트 및 제2절연막상에 걸쳐 형성된 유전체막과, 유전체막상에 형성된 제2게이트를 포함하는 것을 특징으로 하는 리세스 채널구조를 갖는 반도체 소자.
  4. 제3항에 있어서, 반도체 영역은 기판상에 형성된 기판과 반대 도전형을 갖는 불순물이 도핑된 폴리실리콘막으로 된 것을 특징으로 하는 리세스 채널 구조를 갖는 반도체 소자.
  5. 제3항에 있어서, 반도체 영역은 기판내에 형성된 기판과 반대 도전형을 갖는 불순물 영역인 것을 특징으로 하는 리세스 채널구조를 갖는 반도체 소자.
  6. 제3항에 있어서, 채널영역은 그의 표면이 반도체 기판의 표면과 동일면을 이루는 것을 특징으로 하는 리세스 채널구조를 갖는 반도체 소자.
  7. 제3항에 있어서, 채널영역은 그의 표면이 반도체 기판의 표면보다 낮은 것을 특징으로 하는 리세스 채널 구조를 갖는 반도체 소자.
  8. 채널영역을 갖는 기판과, 채널영역을 제외한 기판에 형성된 반도체 영역과, 반도체 영역상에 형성된 제1절연막과, 채널영역과 반도체 영역의 표면 및 제1절연막의 측면에 걸쳐 형성된 제2절연막과, 제2절연막과 제1절연막상에 걸쳐 형성된 제1게이트와, 제1게이트상에 걸쳐 형성된 유전체막과, 유전체막상에 형성된 제2게이트를 포함하는 것을 특징으로 하는 리세스 채널구조를 갖는 반도체 소자.
  9. 제8항에 있어서, 반도체 영역은 기판상에 형성된 기판과 반대 도전형의 불순물이 도핑된 폴리시릴콘막으로 된 것을 특징으로 하는 리세스 채널 구조를 갖는 반도체 소자.
  10. 제8항에 있어서, 반도체 영역은 기판내에 형성된 기판과 반대 도전형의 불순물 영역인 것을 특징으로 하는 리세스 채널구조를 갖는 반도체 소자.
  11. 제8항에 있어서, 채널영역의 표면이 반도체 기판의 표면과 동일면을 이루는 것을 특징으로 하는 리세스 채널구조를 갖는 반도체 소자.
  12. 제8항에 있어서, 채널영역은 그의 표면이 반도체 기판의 표면보다 낮은 것을 특징으로 하는 리세스 채널 구조를 갖는 반도체 소자.
  13. 제1도전형의 기판상에 제2도전형의 다결정 실리콘막을 형성하는 공정과, 다결정 실리콘막상에 제1절연막을 형성하는 공정과, 제1절연막과 그 하부의 다결정 실리콘막을 식각하여 반도체층을 형성하는 공정과, 반도체층 사이의 노출된 기판의 표면과 반도체층 및 제1절연막의 측면에 제2절연막을 형성하는 공정과, 제2절연막상에 제1게이트를 형성하는 공정과, 제1게이트 및 제2절연막상에 걸쳐 유전체막을 형성하는 공정과, 유전체막상에 제2게이트를 형성하는 공정을 포함하는 것을 특징으로 하는 리세스 채널구조를 갖는 반도체 소자의 제조 방법.
  14. 제13항에 있어서, 반도체층 형성공정후, 반도체층 사이의 노출된 기판을 식각하는 공정을 더 포함하는 것을 특징으로 하는 리세스 채널구조를 갖는 반도체 소자의 제조방법.
  15. 제1도전형의 기판상에 제2도전형의 불순물을 이온주입하여 기판의 상부에 불순물 영역을 형성하는 공정과, 제2도전형의 불순물 영역상에 제1절연막을 형성하는 공정과, 제1절연막 그하부의 불순물 영역을 식각하여 반도체 영역을 형성하는 공정과, 반도체 영역 사이의 노출된 기판과 제1절연막의 사이에 걸쳐 제2절연막을 형성하는 공정과, 제1다결정 실리콘막, ONO 막 및 제2다결정 실리콘막을 기판전면에 걸쳐 형성하는 공정과, 제1다결정 실리콘막, ONO 막 및 제2다결정 실리콘막을 식각하여 제1게이트 및 제2절연막 사이에 걸쳐 제1게이트, 유전체막 및 제2게이트를 형성하는 공정을 포함하는 것을 특징으로 하는 리세스 채널구조를 갖는 반도체 소자의 제조방법.
  16. 제15항에 있어서, 반도체층 형성공정후, 반도체층 사이의 노출된 기판을 식각하는 공정을 더 포함하는 것을 특징으로 하는 리세스 채널구조를 갖는 반도체 소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011775A 1995-05-12 1995-05-12 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 KR0166840B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950011775A KR0166840B1 (ko) 1995-05-12 1995-05-12 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
US08/512,644 US5773343A (en) 1995-05-12 1995-08-08 Semiconductor device having a recessed channel structure and method for fabricating the same
JP07318515A JP3079357B2 (ja) 1995-05-12 1995-11-14 リセスチャンネル構造を有する半導体素子及びその製造方法
DE19612948A DE19612948B4 (de) 1995-05-12 1996-04-01 Verfahren zur Herstellung einer Halbleitereinrichtung mit vertiefter Kanalstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011775A KR0166840B1 (ko) 1995-05-12 1995-05-12 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR960043238A true KR960043238A (ko) 1996-12-23
KR0166840B1 KR0166840B1 (ko) 1999-01-15

Family

ID=19414349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011775A KR0166840B1 (ko) 1995-05-12 1995-05-12 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법

Country Status (4)

Country Link
US (1) US5773343A (ko)
JP (1) JP3079357B2 (ko)
KR (1) KR0166840B1 (ko)
DE (1) DE19612948B4 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006062332A1 (en) * 2004-12-10 2006-06-15 Kyungpook National University Industry-Academic Cooperation Foundation Saddle type flash memory device and method of fabricating the same
KR100607327B1 (ko) * 1999-06-28 2006-07-28 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US8633545B2 (en) 2004-12-11 2014-01-21 Snu R&Db Foundation Saddle type MOS device

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19534780A1 (de) * 1995-09-19 1997-03-20 Siemens Ag Verfahren zum Erzeugen sehr kleiner Strukturweiten auf einem Halbleitersubstrat
KR100223886B1 (ko) * 1995-12-26 1999-10-15 구본준 반도체소자 및 제조방법
KR100221627B1 (ko) * 1996-07-29 1999-09-15 구본준 반도체장치 및 그의 제조방법
JP3075192B2 (ja) * 1996-09-30 2000-08-07 日本電気株式会社 半導体装置の製造方法
US5780341A (en) * 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
KR100211072B1 (ko) * 1996-12-28 1999-07-15 구본준 플래쉬 메모리 셀의 제조방법
US6069384A (en) * 1997-03-04 2000-05-30 Advanced Micro Devices, Inc. Integrated circuit including vertical transistors with spacer gates having selected gate widths
US5933717A (en) * 1997-03-04 1999-08-03 Advanced Micro Devices, Inc. Vertical transistor interconnect structure and fabrication method thereof
KR100244271B1 (ko) 1997-05-06 2000-02-01 김영환 반도체소자 구조 및 제조방법
US5895240A (en) * 1997-06-30 1999-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making stepped edge structure of an EEPROM tunneling window
US6060358A (en) * 1997-10-21 2000-05-09 International Business Machines Corporation Damascene NVRAM cell and method of manufacture
US5960284A (en) * 1997-12-05 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming vertical channel flash memory cell and device manufactured thereby
US6008089A (en) * 1997-12-24 1999-12-28 United Semiconductor Corp. Method of fabricating a split gate flash memory device
US6200841B1 (en) * 1997-12-30 2001-03-13 Anam Semiconductor Inc. MOS transistor that inhibits punchthrough and method for fabricating the same
US5998835A (en) 1998-02-17 1999-12-07 International Business Machines Corporation High performance MOSFET device with raised source and drain
US6319774B1 (en) 1998-02-27 2001-11-20 Micron Technology, Inc. Method for forming a memory cell
US6087222A (en) * 1998-03-05 2000-07-11 Taiwan Semiconductor Manufacturing Company Method of manufacture of vertical split gate flash memory device
US6285054B1 (en) 1998-03-30 2001-09-04 Advanced Micro Devices, Inc. Trenched gate non-volatile semiconductor device with the source/drain regions spaced from the trench by sidewall dopings
US6097061A (en) * 1998-03-30 2000-08-01 Advanced Micro Devices, Inc. Trenched gate metal oxide semiconductor device and method
US6225659B1 (en) * 1998-03-30 2001-05-01 Advanced Micro Devices, Inc. Trenched gate semiconductor device and method for low power applications
US6084265A (en) * 1998-03-30 2000-07-04 Texas Instruments - Acer Incorporated High density shallow trench contactless nonvolitile memory
EP0967654A1 (en) * 1998-06-26 1999-12-29 EM Microelectronic-Marin SA Non-volatile semiconductor memory device
US6236082B1 (en) * 1998-08-13 2001-05-22 National Semiconductor Corporation Floating gate semiconductor device with reduced erase voltage
US6611020B2 (en) 1998-08-17 2003-08-26 Micron Technology, Inc. Memory cell structure
US6153904A (en) * 1998-12-04 2000-11-28 Winbond Electronics Corporation Fabrication method for increasing the coupling efficiency of ETOX flash memory devices
KR100505395B1 (ko) * 1999-01-20 2005-08-04 주식회사 하이닉스반도체 반도체 장치의 제조방법
FR2807208B1 (fr) * 2000-03-29 2003-09-05 St Microelectronics Sa Dispositif semi-conducteur de memoire non volatile et procede de fabrication correspondant
US6458657B1 (en) * 2000-09-25 2002-10-01 Macronix International Co., Ltd. Method of fabricating gate
KR100364803B1 (ko) * 2000-11-15 2002-12-16 주식회사 하이닉스반도체 비휘발성 메모리 제조 방법
US6511884B1 (en) 2001-10-09 2003-01-28 Chartered Semiconductor Manufacturing Ltd. Method to form and/or isolate vertical transistors
TW543195B (en) * 2002-06-12 2003-07-21 Powerchip Semiconductor Corp Split-gate flash memory structure and method of manufacture
US6867099B2 (en) * 2002-08-27 2005-03-15 Powerchip Semiconductor Corp. Spilt-gate flash memory structure and method of manufacture
US6902867B2 (en) * 2002-10-02 2005-06-07 Lexmark International, Inc. Ink jet printheads and methods therefor
US6815758B1 (en) * 2003-08-22 2004-11-09 Powerchip Semiconductor Corp. Flash memory cell
US6965143B2 (en) * 2003-10-10 2005-11-15 Advanced Micro Devices, Inc. Recess channel flash architecture for reduced short channel effect
US7067377B1 (en) 2004-03-30 2006-06-27 Fasl Llc Recessed channel with separated ONO memory device
KR100654341B1 (ko) 2004-12-08 2006-12-08 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
KR100675516B1 (ko) * 2005-02-14 2007-01-30 주식회사 엑셀반도체 매립된 플로팅 게이트 구조를 갖는 플래쉬 메모리 셀 및 그제조 방법
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8093128B2 (en) * 2007-05-25 2012-01-10 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US8614124B2 (en) 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8871595B2 (en) * 2007-05-25 2014-10-28 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
JP2009146497A (ja) * 2007-12-13 2009-07-02 Renesas Technology Corp 半導体装置
US8710575B1 (en) * 2013-01-31 2014-04-29 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing an integrated circuit
US9209298B2 (en) * 2013-03-08 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-semiconductor field-effect transistor with extended gate dielectric layer
CN104600033B (zh) * 2014-12-31 2018-07-06 北京兆易创新科技股份有限公司 一种或非门闪存存储器及其制作方法
US10243073B2 (en) 2016-08-19 2019-03-26 International Business Machines Corporation Vertical channel field-effect transistor (FET) process compatible long channel transistors
WO2022181999A1 (ko) * 2021-02-23 2022-09-01 한국과학기술원 우수한 선형성 특성을 갖는 뉴로모픽 시냅스 소자 및 그 동작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63296376A (ja) * 1987-05-28 1988-12-02 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JPH01115164A (ja) * 1987-10-28 1989-05-08 Oki Electric Ind Co Ltd 半導体装置
JPH02252269A (ja) * 1989-03-27 1990-10-11 Seiko Epson Corp 半導体装置
US5045490A (en) * 1990-01-23 1991-09-03 Texas Instruments Incorporated Method of making a pleated floating gate trench EPROM
US5071782A (en) * 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
JPH04118973A (ja) * 1990-09-10 1992-04-20 Fujitsu Ltd 半導体装置の製造方法
JP3175394B2 (ja) * 1992-08-24 2001-06-11 ソニー株式会社 不揮発性半導体装置およびその製造方法
JPH06104451A (ja) * 1992-09-22 1994-04-15 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置
US5429970A (en) * 1994-07-18 1995-07-04 United Microelectronics Corporation Method of making flash EEPROM memory cell
KR0136528B1 (ko) * 1994-07-30 1998-09-15 문정환 불휘발성 반도체 메모리장치의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607327B1 (ko) * 1999-06-28 2006-07-28 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
WO2006062332A1 (en) * 2004-12-10 2006-06-15 Kyungpook National University Industry-Academic Cooperation Foundation Saddle type flash memory device and method of fabricating the same
US7498632B2 (en) 2004-12-10 2009-03-03 Kyungpook National University Industry-Academic Cooperation Foundation Saddle type flash memory device and fabrication method thereof
US8633545B2 (en) 2004-12-11 2014-01-21 Snu R&Db Foundation Saddle type MOS device

Also Published As

Publication number Publication date
JPH08316347A (ja) 1996-11-29
KR0166840B1 (ko) 1999-01-15
DE19612948A1 (de) 1996-11-14
JP3079357B2 (ja) 2000-08-21
US5773343A (en) 1998-06-30
DE19612948B4 (de) 2005-06-23

Similar Documents

Publication Publication Date Title
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR920001724A (ko) 반도체 장치 및 그 제조방법
KR960043227A (ko) 디램(dram) 셀 및 그 제조 방법
KR920001753A (ko) 종형 mos 트랜지스터와 그 제조 방법
KR950034731A (ko) 비휘발성 반도체 메모리장치의 제조방법
KR960039222A (ko) 반도체장치 및 그 제조방법
KR910001762A (ko) 디램셀의 제조방법
KR960019728A (ko) 반도체 메모리장치 및 그 제조방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
KR910013273A (ko) 초고집적 디램셀 및 그 제조방법
KR920013728A (ko) 반도체 기억장치 및 그 제조방법
KR970054431A (ko) 모스 트랜지스터 및 그 제조방법
KR930011231A (ko) 반도체 메모리 장치 및 그 제조방법
KR970054203A (ko) 비휘발성 메모리 셀의 제조 방법
KR930003362A (ko) 반도체 메모리 장치 및 그 제조방법
KR970054155A (ko) 반도체 소자의 캐패시터 형성방법
KR970053016A (ko) 반도체 소자의 트렌지스터 제조 방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법
KR960039443A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR970003984A (ko) 반도체 소자의 제조 방법
KR960012516A (ko) 스태틱 랜덤 억세스 메모리 소자 및 그 제조방법
KR960039354A (ko) 플래쉬 이이피롬 셀 제조방법
KR920010908A (ko) 개선된 핀 구조를 갖는 디램 셀 및 그의 제조방법
KR930001430A (ko) 반도체 메모리장치의 커패시터구조 및 그 제조방법
KR960043203A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950512

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950512

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980331

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980831

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980924

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980924

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010817

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020820

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030814

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040820

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050822

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060818

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070827

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080820

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100825

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20110825

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20120824

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140809