[go: up one dir, main page]

KR940002952A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR940002952A
KR940002952A KR1019930012617A KR930012617A KR940002952A KR 940002952 A KR940002952 A KR 940002952A KR 1019930012617 A KR1019930012617 A KR 1019930012617A KR 930012617 A KR930012617 A KR 930012617A KR 940002952 A KR940002952 A KR 940002952A
Authority
KR
South Korea
Prior art keywords
insulating film
film
mask
gate
oxide film
Prior art date
Application number
KR1019930012617A
Other languages
English (en)
Other versions
KR960016225B1 (ko
Inventor
후미토모 마쓰오카
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR940002952A publication Critical patent/KR940002952A/ko
Application granted granted Critical
Publication of KR960016225B1 publication Critical patent/KR960016225B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 사진 직각법 및 이방성 에칭 각가에 기안한 치수의 불균일상의 영향을 받지않고 게이트 길이를 축소하는 동시에, 게이트폭 방향에 잇어서의 게이트 전극의 길이를 축소한다.
실리콘 기판(31)의 표면상에 설치된 다결성 실리콘막을 마스크로 하여 Aa를 이온 주입함으로써, 실리콘 기판(31)에는 소스 확산충(35)을 형성한다. 상기 실리콘 산화막(33)위에 SiO2막을 설치하고, 상기 제1다결성 실리콘막 및 실리콘 산화막(33)을 제거하고, 노출된 실리콘 기판(31)의 표면상에 게이트 산화막(37)을 설치하고, 이 게이트 산화막(37) 및 As및 SiO2막(36)위에 제2의 다결정 실리콘막을 위치하여 실리콘 기판(31)에 As를 이온 주입하면, 다결정 실리콘막의 레벨이 높은 부분을 마스크로 하고, 레벨이 낮은 부분에 대응한 실리콘 기판(31)내에 드레인 확산층(39)을 형성한다. 따라서, 게이트 전극(40)의 게이트길이를 축소할 수 있다.

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 제 1 실시예에 의한 반도체 장치의 제조방법을 나타낸 것으로, 게이트 전극 및 알루미늄 배선을 형성하는 공정을 나타낸 단면도.
제 2 도는 본 발명의 제 1 실시예에 의한 반도체 장치의 제조방법을 나타낸 것으로, 실리콘 기판의 표면상에 소자분리영역 및 실리콘 산화막을 설치하는 공정을 나타낸 단면도.
제 3 도는 본 발명의 제 1 실시예에 의한 반도체 장치의 제조방법을 나타낸 것으로, 실리콘 기판에 소스 확산층을 형성하는 공정을 나타낸 단면도.
제 4 도는 본 발명의 제 1 실시예에 의한 반도체 장치의 제조방법을 나타낸 것으로, 실리콘 산화막, 제 1 다결정 실리콘막 및 소자분리 영역위에 SiO2막을 적층하는 공정을 나타낸 단면도.

Claims (2)

  1. 반도체 기판(31)에 설치된 제 1 및 제 2 확산층(35), (39)과, 상기 제 1 확산층 위에 설치된 제 1 절연막(33)과, 상기 제 1 절연막 위에 설치된 제 2 절연막(36)과, 상기 반도체 기판의 최소한 상기 제 1 확산층과 상기 제 2 확산층 사이의 위에 설치되며, 두께가 제 2 절연막 보다 얇은 게이트 산화막(37)과, 상기 제 2 절연막 위에 일단이 설치되고, 상기 게이트 산화막 위에 타단이 설치되며, 상기 제 2 절연막상의 막두께가 게이트 길이와 같은 게이트 전극(40)과, 상기 게이트 전극 위에 설치된 제 3 절연막(41)과, 상기 제 2 절연막의 윗쪽에 설치되어, 상기 제 3 절연막에 형성된 접촉공(41a)과, 상기 접촉공내에 설치된 배선(42a)을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 반도체 기판의 표면상에 제 1 절연막을 설치하고, 이 제 1절연막위에 마스크막을 설치하는 공정과, 상기 마스크막을 마스크로 하여 상기 반도체기판에 불순물을 첨가하는 것에 의해 제 1 확산층을 형성하는 공정과, 상기 제 1 절연막 및 상기 마스크막 위에 제 2 절연막을 설치하고, 이 제 2 절연막을 상기 마스크막의 표면이 노출할때까지 에치백하는 공정과, 상기 마스크막 및 상기 제 1 절연막을 제거하여, 상기 반도체 기판의 표면상에 게이트 산화막을 설치하는 공정과, 상기 제 2 절연막 및 상기 게이트 산화막 위에 도전층을 설치하는 공정과, 상기 도전층중 상기 제 2 절연막에 대응한 높이가 높은 부분을 마스크로 하고 높이가 낮은 부분에 대응한 상기 반도체 기판내에 불순물을 첨가하는 것에 의해 제 2확산층을 형성하는 공정과, 상기 도전층 위에 제 3 절연막을 설치하는 공정과, 상기 제 2 절연막의 윗쪽 그리고 상기 제 3 절연막에, 접촉공을 형성하여, 이 접촉공 내에 배선을 설치하는 공정으로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930012617A 1992-07-09 1993-07-06 반도체 장치 및 그 제조방법 KR960016225B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-182408 1992-07-09
JP18240892A JP3199847B2 (ja) 1992-07-09 1992-07-09 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR940002952A true KR940002952A (ko) 1994-02-19
KR960016225B1 KR960016225B1 (ko) 1996-12-07

Family

ID=16117780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930012617A KR960016225B1 (ko) 1992-07-09 1993-07-06 반도체 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5640033A (ko)
JP (1) JP3199847B2 (ko)
KR (1) KR960016225B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170456B1 (ko) * 1993-07-16 1999-03-30 세끼사와 다까시 반도체 장치 및 그 제조방법
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6492678B1 (en) * 2000-05-03 2002-12-10 Linear Technology Corporation High voltage MOS transistor with gate extension
US7612031B2 (en) * 2005-12-15 2009-11-03 Kimberly-Clark Worldwide, Inc. Health-and-hygiene appliance comprising a dispersible component and a releasable component disposed adjacent or proximate to said dispersible component; and processes for making said appliance
CN101829401B (zh) * 2010-05-21 2013-07-31 西安交通大学 基于光刻等微纳制造工艺的植入式生物电极及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4123771A (en) * 1973-09-21 1978-10-31 Tokyo Shibaura Electric Co., Ltd. Nonvolatile semiconductor memory
JPS53137678A (en) * 1977-05-07 1978-12-01 Matsushita Electric Ind Co Ltd Manufacture for mos type semiconductor device
US4212100A (en) * 1977-09-23 1980-07-15 Mos Technology, Inc. Stable N-channel MOS structure
JPS55105373A (en) * 1978-12-04 1980-08-12 Mostek Corp Metal oxide semiconductor transistor and method of fabricating same
US4914500A (en) * 1987-12-04 1990-04-03 At&T Bell Laboratories Method for fabricating semiconductor devices which include sources and drains having metal-containing material regions, and the resulting devices
US5097301A (en) * 1990-12-19 1992-03-17 Intel Corporation Composite inverse T-gate metal oxide semiconductor device and method of fabrication
US5182619A (en) * 1991-09-03 1993-01-26 Motorola, Inc. Semiconductor device having an MOS transistor with overlapped and elevated source and drain

Also Published As

Publication number Publication date
KR960016225B1 (ko) 1996-12-07
US5640033A (en) 1997-06-17
JP3199847B2 (ja) 2001-08-20
JPH0629317A (ja) 1994-02-04

Similar Documents

Publication Publication Date Title
GB2128807A (en) Improvements in or relating to a method for fabricating an MOS device
KR920003461A (ko) 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR960014720B1 (ko) 폴리 사이드 구조를 갖는 게이트 전극 형성 방법
JP3131850B2 (ja) 薄膜トランジスタの製造方法
KR960006428B1 (ko) 반도체 소자의 게이트전극 형성방법
US5943579A (en) Method for forming a diffusion region in a semiconductor device
KR960000227B1 (ko) 저부게이트 박막트랜지스터 제조방법
KR100280537B1 (ko) 반도체장치 제조방법
KR960013507B1 (ko) Sram의 제조방법
KR930003430A (ko) 반도체 장치 및 그 제조방법
KR100223333B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0172545B1 (ko) 반도체 소자의 소자분리막 제조방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR19980054477A (ko) 반도체 장치 제조 방법
KR930001439A (ko) 반도체 장치의 제조방법
KR900005555A (ko) 반도체 메모리 소자의 제조방법
KR930001404A (ko) 반도체 장치의 캐패시터 제조방법 및 그 구조
KR950034828A (ko) 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조
KR960009204A (ko) 이피롬의 제조방법
KR920010827A (ko) 반도체 장치의 소자격리 방법
KR970053016A (ko) 반도체 소자의 트렌지스터 제조 방법
KR960026848A (ko) 반도체소자의 캐패시터 제조방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19930706

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19930706

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19961115

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970307

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970321

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970321

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19991129

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20001129

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20011130

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20021128

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20031128

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20041201

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20051130

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20061201

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20071127

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20081120

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20081120

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee