[go: up one dir, main page]

KR960030241A - 분배형 리프레쉬 모드 제어회로 - Google Patents

분배형 리프레쉬 모드 제어회로 Download PDF

Info

Publication number
KR960030241A
KR960030241A KR1019950000089A KR19950000089A KR960030241A KR 960030241 A KR960030241 A KR 960030241A KR 1019950000089 A KR1019950000089 A KR 1019950000089A KR 19950000089 A KR19950000089 A KR 19950000089A KR 960030241 A KR960030241 A KR 960030241A
Authority
KR
South Korea
Prior art keywords
combining means
mode
signal
power supply
logical
Prior art date
Application number
KR1019950000089A
Other languages
English (en)
Other versions
KR0172233B1 (ko
Inventor
김관언
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950000089A priority Critical patent/KR0172233B1/ko
Publication of KR960030241A publication Critical patent/KR960030241A/ko
Application granted granted Critical
Publication of KR0172233B1 publication Critical patent/KR0172233B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 분배형 리프레쉬 모드의 제어회로는, 전 메모리 셀을 리프레쉬하는 연속형 리프레쉬 모드의 동작시 일정한 주기로 한 워드라인씩을 리프레쉬하는 분배형 리프레쉬 모드의 동작을 제거함으로써, 불필요한 전력의 소모를 방지한다. 이를 위하여, 외부로부터 전 메모리 셀을 리프레쉬하는 모드의 제어신호 및 디램의 동작 전원에 따른 제1감지신호 및 일정한 주기로 한 워드라인씩 리프레쉬 하는 모드의 제1제어신호를 논리조합하는 제1논리조합수단과, 외부로부터 전 메모리셀을 리프레쉬 하는 모드의 제어신호 및 디램의 동작전원에 따른 제2 감지신호 및 일정한 주기로 한 워드라인씩 리프레쉬 하는 모드의 제2제어신호를 논리조합하는 제2논리조합수단과, 상기 제1논리조합부 및 상기 제2논리조합부로부터의 신호를 논리조합하는 제3논리조합수단을 구비한다.

Description

분배형 리프레쉬 모드 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 실시예에 따른 분배형 리프레쉬 모드 제어회로의 회로도, 제5도는 제4도에 도시된 회로의 입·출력 파형도.

Claims (5)

  1. 외부로부터 전 메모리 셀을 리프레쉬 하는 모드의 제어신호 및 디램의 동작전원에 따른 제1전원전압감지신호 및 제1클럭신호를 논리조합하는 제1논리조합수단과, 외부로부터 전 메모리 셀을 리프레쉬 하는 모드의 제어신호 및 디램의 동작전원에 따른 제2전원전압감지신호 및 일정한 주기로 한 워드라인씩 리프레쉬 하는 모드의 제2클럭신호를 논리조합하는 제2논리조합수단과, 상기 제1논리조합수단 및 상기 제2논리조합수단으로부터의 신호를 논리조합하여 분배형 리프레쉬 모드의 동작을 제어하는 신호를 발생하는 제3논리조합수단을 구비한 것을 특징으로 하는 분배형 리프레쉬 모드의 제어회로.
  2. 제1항에 있어서, 상기 제1논리조합수단으로부터의 신호를 반전하여 상기 제3논리조합수단쪽으로 매칭하는 제1인버터와, 상기 제2논리조합수단으로부터의 신호를 반전하여 상기 제3논리조합수단쪽으로 매칭하는 제2인버터와, 상기 제3논리조합수단으로부터의 신호를 반전하여 디스트모드쪽으로 매칭하는 제3인버터를 추가로 구비한 것을 특징으로 하는 분배형 리프레쉬 모드의 제어회로.
  3. 제1항에 있어서, 상기 제1전원전압감지신호가 일정레벨의 제1전원전압이 공급될 경우에 특정논리를 유지하며, 상기 제2전원감지신호가 상기 제1전원전압보다 낮은 레벨의 제2전원전압이 공급될 경우에 특정논리를 유지하는 것을 특징으로 하는 분배형 리프레쉬 모드의 제어회로.
  4. 제1항에 있어서, 상기 제3논리조합수단이 NOR 게이트를 포함한 것을 특징으로 하는 분배형 리프레쉬 모드의 제어회로.
  5. 제1항에 있어서, 상기 제1논리조합수단 및 제2논리조합수단이 NAND 게이트를 포함한 것을 특징으로 하는 분배형 리프레쉬 모드의 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950000089A 1995-01-05 1995-01-05 분배형 리프레쉬 모드 제어회로 KR0172233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950000089A KR0172233B1 (ko) 1995-01-05 1995-01-05 분배형 리프레쉬 모드 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950000089A KR0172233B1 (ko) 1995-01-05 1995-01-05 분배형 리프레쉬 모드 제어회로

Publications (2)

Publication Number Publication Date
KR960030241A true KR960030241A (ko) 1996-08-17
KR0172233B1 KR0172233B1 (ko) 1999-03-30

Family

ID=19406396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000089A KR0172233B1 (ko) 1995-01-05 1995-01-05 분배형 리프레쉬 모드 제어회로

Country Status (1)

Country Link
KR (1) KR0172233B1 (ko)

Also Published As

Publication number Publication date
KR0172233B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
US6021082A (en) Semiconductor memory device including an internal power supply circuit having standby and activation mode
KR950012454A (ko) 다수의 내부 전원을 갖는 동적 메모리장치
KR940001163A (ko) 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
KR970051074A (ko) 반도체 메모리 장치의 리프레쉬별 내부승압전원 제어방법
KR960012013A (ko) 동기형 반도체 기억 장치
KR960025733A (ko) 디램(dram) 리프레쉬 회로
KR19990003680A (ko) 데이터 입출력 마스크 입력버퍼의 전류소모를 감소시키기 위한 제어부를 구비하는 동기식 반도체 메모리장치
KR900002304A (ko) 반도체 기억장치
KR960025732A (ko) 동작전류 소모를 줄인 반도체 메모리 소자
KR950020710A (ko) 고속 및 저전력 데이타 읽기/쓰기 회로를 구비한 반도체 메모리
KR100505711B1 (ko) 칼럼 선택 신호 제어 방법 및 칼럼 선택 신호 제어 회로
US5668497A (en) Direct-current voltage generating circuit intermittently activated for reducing electric power consumption
KR960038979A (ko) 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어할 수 있는 다이나믹형 반도체 기억장치
KR20000009108A (ko) 대기전류를 감소시킨 반도체 메모리용 고전원 발생장치
KR960030241A (ko) 분배형 리프레쉬 모드 제어회로
US5706230A (en) Internal voltage boosting method and circuit for a semiconductor memory device
KR850006119A (ko) 랜덤 억세스 메모리
KR100701683B1 (ko) 센스 앰프 전원제어회로
KR100403320B1 (ko) 셀프 리프레쉬 동작시 오버드라이빙 제어장치
KR100265833B1 (ko) 반도체장치
KR100287889B1 (ko) 셀프 리프레쉬 회로
KR100230414B1 (ko) 승압전압 회로를 갖는 반도체 메모리 장치 및 그 승압 방법
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로
KR970008503B1 (ko) 셀프 리프레쉬 구동회로
KR960025747A (ko) 최소 라스 액티브구간을 보장하는 자동 프리차아지기능을 가진 동기식 반도체메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950105

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950105

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980429

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980929

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981023

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981023

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010918

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020918

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030919

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040920

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050922

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060920

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070914

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081006

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110910