[go: up one dir, main page]

KR960029993A - 컴퓨터 분야의 인터럽트 제어 장치 - Google Patents

컴퓨터 분야의 인터럽트 제어 장치 Download PDF

Info

Publication number
KR960029993A
KR960029993A KR1019950001462A KR19950001462A KR960029993A KR 960029993 A KR960029993 A KR 960029993A KR 1019950001462 A KR1019950001462 A KR 1019950001462A KR 19950001462 A KR19950001462 A KR 19950001462A KR 960029993 A KR960029993 A KR 960029993A
Authority
KR
South Korea
Prior art keywords
interrupt
bus
multiprocessor
unit
local
Prior art date
Application number
KR1019950001462A
Other languages
English (en)
Other versions
KR0145925B1 (ko
Inventor
이명원
Original Assignee
박성규
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신 주식회사 filed Critical 박성규
Priority to KR1019950001462A priority Critical patent/KR0145925B1/ko
Publication of KR960029993A publication Critical patent/KR960029993A/ko
Application granted granted Critical
Publication of KR0145925B1 publication Critical patent/KR0145925B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 다중 프로세서에서 다층 구조를 갖는 인터럽트 제어를 하도록 하기에 적합한 컴퓨터 분야의 인터럽트 제어 장치에 관한 것으로, 종래에는 프로세서 개수가 더욱 증가할 경우에는 단일 인터럽트 버스를 사용하여 각 프로세서의 인터럽트를 제어하기가 어려웠으나, 본 발명에서는 다수의 프로세서를 그룹별로 묶어 각 그룹 내에서 각 프로세서 인터럽트가 수행되도록 하고 경우에 따라서는 서로 다른 그룹내의 프로세서들끼리 인터럽트를 수행하도록 함으로써 다수의 프로세서인터럽트가 효율적으로 이루어지므로 상기 결점을 개선시킬 수 있는 것이다.

Description

컴퓨터 분야의 인터럽트 제어 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 컴퓨터 분야의 다중 프로세서 인터럽트 제어 장치의 일 실시예를 나타낸 블럭도.

Claims (2)

  1. 내장된 로컬 인터럽트 버스 A에 각각 접속되어 내부에서 상대 프로세서부와 서로 인터럽트 기능을 각각 수행할 수 있는 프로세서부가 다수개로 이루어진 제1 다중 프로세서 인터럽트부(18)와 상기 제1 다중 프로세서 인터럽트부(18)에 내장된 로컬 인터럽트 버스A와 시스템 인터럽트 버스 사이에서 제1 다중 프로세서 인터럽트부(18)와 상대 다중 프로세서 인터럽트부와의 인터럽트 경로를 제어하는 멀티 프로세서 인터럽트 제어부(20)와; 내장된 로컬 인터럽트 버스B에 각각 접속되어 내부에서 상대 프로세서부와 서로 인터럽트 기능을 각각 수행할 수 있는 프로세서부가 다수개로 이루어진 제2 다중 프로세서 인터럽트부(28)와; 상기 제2 다중 프로세서 인터럽트부(28)에 내장된 로컬 인터럽트 버스B와 상기 멀티 프로세서 인터럽트 제어부(20)와 공유하는 시스템 인터럽트 버스 사이에서 제2 다중 프로세서 인터럽트부(28)와 멀티 프로세서 인터럽트부(20)와의 인터럽트 경로를 제어하는 멀티 프로세서 인터럽트 제어부(30)를 포함하는 컴퓨터 분야의 인터럽트 제어 장치.
  2. 제 1 항에 있어서, 상기 두 멀티 프로세서 인터럽트 제어부(20,30) 중에서 적어도 하나는, 로컬 인터럽트버스에 접속되어 현재의 다중 프로세서 인터럽트부에 속하는 인터럽트인가 또는 다른 다중 프로세서 인터럽트부에 속하는인터럽트인가를 결정하여 다른 다중 프로세서 인터럽트부에 속하는 인터럽트이면 인터럽트 요구 신호를 발생하고 현재의다중 프로세서 인터럽트부에 속하는 인터럽트이면 현재의 로컬 인터럽트 버스를 장착하도록 하는 중재 및 로컬 인터럽트인터페이스 로직(52)과; 상기 다른 다중 프로세서 인터럽트부에 속하는 인터럽트이면 상기 중재 및 로컬 인터럽트 인터페이스 로직(52)의 인터럽트 요구 신호를 저장하거나 멀티 버스 인터럽트 핸들러(58)의 인터럽트를 저장하고 인터럽트가 있음을 알리는 신호를 발생하는 멀티 버스 인터럽트 리퀘스터(54)와; 상기 멀티 버스 인터럽트 리퀘스터(54)의 인터럽트가 있음을 알리는 신호를 인가 받아 시스템 인터럽트 버스를 장악하여 이를 시스템 인터럽트 버스를 통해 해당 멀티 멀티 프로세서 인터럽트 제어부로 전송하고 그 시스템 인터럽트 버스로 부터 인가되는 인터럽트 신호를 출력하는 중재 및 버스인터럽트 인터페이스 로직(56)과; 상기 인터럽트 소스에 따라 중재 및 버스 인터럽트 인터페이스 로직(56)의 인터럽트 신호를 저장하고 이를 상기 중재 및 로컬 인터럽트 인터페이스 로직(52)에 알리는 멀티 버스 인터럽트 핸들러(58)를 포함하는 컴퓨터 분야의 인터럽트 제어 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950001462A 1995-01-27 1995-01-27 컴퓨터 분야의 인터럽트 제어 장치 KR0145925B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950001462A KR0145925B1 (ko) 1995-01-27 1995-01-27 컴퓨터 분야의 인터럽트 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950001462A KR0145925B1 (ko) 1995-01-27 1995-01-27 컴퓨터 분야의 인터럽트 제어 장치

Publications (2)

Publication Number Publication Date
KR960029993A true KR960029993A (ko) 1996-08-17
KR0145925B1 KR0145925B1 (ko) 1998-09-15

Family

ID=19407337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950001462A KR0145925B1 (ko) 1995-01-27 1995-01-27 컴퓨터 분야의 인터럽트 제어 장치

Country Status (1)

Country Link
KR (1) KR0145925B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7783811B2 (en) * 2007-12-17 2010-08-24 Microsoft Corporation Efficient interrupt message definition
KR102406483B1 (ko) 2022-02-14 2022-06-10 주식회사 넷아스 멀티 프로세서의 동작 방법 및 제어 시스템

Also Published As

Publication number Publication date
KR0145925B1 (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR910017305A (ko) 멀티프로세서시스템 및 인터럽션제어장치
CA1221173A (en) Microcomputer system with bus control means for peripheral processing devices
KR970049655A (ko) 직접메모리접근(dma) 제어장치
DE3688363D1 (de) Unterbrechungsabwicklung in einem multiprozessorrechnersystem.
US5754865A (en) Logical address bus architecture for multiple processor systems
EP0912943B1 (en) Multiprocessing interrupt controller on i/o bus
JPS62266642A (ja) デ−タ処理装置
KR960029991A (ko) 버스중재방법 및 그 장치
US5524211A (en) System for employing select, pause, and identification registers to control communication among plural processors
KR870011540A (ko) 멀티 프로세서 시스템의 시스템 관리장치
KR960029993A (ko) 컴퓨터 분야의 인터럽트 제어 장치
KR910008586A (ko) 복수의 입출력 장치로부터의 인터럽트 요구에 대하여 우선권을 판정하여 인터럽트 벡터를 생성하는 인터럽트 콘트롤러를 구비한 프로그래머블 콘트롤러(programmable controller)
US5640570A (en) Information handling system for transmitting contents of line register from asynchronous controller to shadow register in another asynchronous controller determined by shadow register address buffer
CA2145553A1 (en) Multi-Processor System Including Priority Arbitrator for Arbitrating Request Issued from Processors
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
KR940000976A (ko) 다중 프로세서 시스템의 부팅방법 및 장치
KR930004910Y1 (ko) 다중처리기 시스템에서의 데이터버스 중재기
JPS56143072A (en) Hung up release and processing system in multiprocessor processing system
KR920003849B1 (ko) 다중처리기 시스템에서의 LSM(Line Selection Matrix)
KR100216255B1 (ko) 멀티프로세서 시스템의 인터페이스 처리회로
JP2504528B2 (ja) 主記憶制御装置間バス制御方式
KR890013567A (ko) 다이렉트 메모리 액세스 제어장치
KR950001508A (ko) 다중 프로세서 시스템의 시스템 버스 설계방법 및 그 중재장치
KR910012965A (ko) 다중처리기 시스템에서의 인터럽트 방법
KR19990019229A (ko) 하이파이 플러스 인터럽트 버스의 전송속도 향상장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950127

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950127

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980506

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980506

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20020214