[go: up one dir, main page]

KR960020629A - 비-환상의 랜드 - Google Patents

비-환상의 랜드 Download PDF

Info

Publication number
KR960020629A
KR960020629A KR1019950041463A KR19950041463A KR960020629A KR 960020629 A KR960020629 A KR 960020629A KR 1019950041463 A KR1019950041463 A KR 1019950041463A KR 19950041463 A KR19950041463 A KR 19950041463A KR 960020629 A KR960020629 A KR 960020629A
Authority
KR
South Korea
Prior art keywords
hole
land
wire
width
conductive material
Prior art date
Application number
KR1019950041463A
Other languages
English (en)
Inventor
아이버 쵸벗 아이반
안토니 마톤 로버트
제이알. 트러스톤 브라이스 영스
Original Assignee
윌리엄 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리엄 티. 엘리스
Publication of KR960020629A publication Critical patent/KR960020629A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09463—Partial lands, i.e. lands or conductive rings not completely surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/056—Using an artwork, i.e. a photomask for exposing photosensitive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Adornments (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 스루 홀을 완전히 둘러싸지 않은 비-환상의 랜드를 제공함으로써 공간을 증가시킨다. 비-환상의 랜드는 비-환상 즉, 스루 홀 둘레로 360° 연장되지 않는다. 바람직하게는 비-환상의 랜드는 단지 스루 홀의 일 측면에만 접하며 그럼으로써 종래의 랜드를 사용하여 달리 얻을 수 없던 공간을 제공한다. 본 발명은 또한 이러한 비-환상의 랜드를 제조하는 방법에 관한 것이다.

Description

비-환상의 랜드
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 회로 기판의 일부분에 대한 개략도로서, 통상적인 종래의 구성에 따른 구멍 사이의 배선(wiring between holes)과 랜드의 구성을 도시한 도면,
제2도는 제1도와 유사한 개략도로서, 본 발명에 따른 비-환상의 랜드(the non-annular land)와 구멍 사이의 배선을 도시한 도면,
제3도는 비-환상의 랜드와 도금된 스루 홀(a plated through hole)의 관계를 도시한 도면,
제4도는 도금된 스루 홀의 도면으로서, 비-환상의 랜드의 제조에서 아트웍의 배치(positioning of artwork)를 도시한 도면.

Claims (13)

  1. 배치된 와이어(a wire)와, 적어도 하나의 스루 홀(at least one throuch hole)을 구비하며, 스루 홀 내에는 도전성 재료(electrically conductive material)가 배치되며, 상기 도전성 재료 및 상기 와이어와 연결되고 상기 스루 홀을 부분적으로 둘러싸는 랜드를 포함하는 것을 특징으로 하는 회로 기판.
  2. 제1항에 있어서, 상기 랜드의 폭은 상기 와이어의 폭보다 크고 상기 스루 홀 폭보다 작거나 같은 범위에 있는 것을 특징으로 하는 랜드.
  3. 제1항에 있어서, 상기 스루 홀에 인접한 제2와이어를 더 포함하며, 길이가 (z-(s+t0))의 0.1 내지 2배로서, 여기에서 z는 스루 홀의 모서리와 상기 인접한 와이어 사이의 바람직한 최소 간극이며, s는 도체 라인(the conductor lines)의 바람직한 최소 간극이며, t0는 에칭 프로세스의 여유 또는 0인 것을 특징으로 하는 랜드.
  4. 제2항에 있어서, 길이가 (z-(s+t0))의 0.1 내지 2배로서, 여기에서 z는 스루 홀의 모서리와 인접한 와이어 사이의 바람직한 최소 간극이며, s는 도체 라인의 바람직한 최소 간극이며, t0는 에칭 프로세스의 여유 또는 0인 것을 특징으로 하는 랜드.
  5. 제1항에 있어서, 상기 도전성 재료는 도금된 금속(plated metal)인 것을 특징으로 하는 랜드.
  6. 제1항에 있어서, 상기 도전성 재료는 페이스트(paste)인 것을 특징으로 하는 랜드.
  7. 스루 홀을 부분적으로 둘러싸고, 와이어와 스루 홀에 있는 도전성 재료를 연결하는 랜드를 제공하도록, a. 배치된 와이어를 갖는 서브스트레이트(a substrate)를 제공하는 단계와; b. 상기 서브스트레이트에 스루 홀(through holes)의 위치 (positions)를 제공하는 단계와; c. 상기 스루 홀 위치의 상기 서브스트레이트에 금속을 성형하는 단계와; d. 스루 홀을 제공하기 위하여 원하는 스루 홀의 위치에 금속을 관통하여 천공하는 단계와; e. 상기 스루 홀에 도전성 재료를 배치하는 단계를 포함하는 것을 특징으로 하는 회로 기판에 랜드를 형성하는 방법.
  8. 제6항에 있어서, 상기 도전성 재료는 도금된 금속인 것을 특징으로 하는 방법.
  9. 제6항에 있어서, 상기 도전성 재료는 전기 도체 페이스트(electrically conductive paste)인 것을 특징으로 하는 방법.
  10. 제5항에 있어서, 상기 랜드의 길이는 식 d0=z+(rh-rI)+t0-s로 결정되며, 여기에서 z는 가장 가깝게 인접한 와이어와 스루 홀의 모서리 사이의 바람직한 최소 간극이며, t0는 에칭 프로세스의 여유 또는 0이며, rh는 스루 홀의 반경이며, rI는 비-환상의 랜드를 형성하는 데에 사용되는 레티클의 반경이며, d0는 레티클의 오프셋 거리(the offset distance)인 것을 특징으로 하는 방법.
  11. 제1항에 있어서, 랜드의 길이가 (z-(s+t0))의 0.1 내지 2배로서, 여기에서 z는 스루 홀의 모서리와 인접한 와이어 사이의 바람직한 최소 간극이며, s는 도체 라인의 바람직한 최소 간국이며, t0는 에칭 프로세스의 여유 또는 0인 것을 특징으로 하는 방법.
  12. 제1항에 있어서, 상기 랜드의 폭은 와이어의 폭보다 크고 스루 홀 폭보다 작거나 같은 범위에 있는 것을 특징으로 하는 방법.
  13. 제11항에 있어서, 상기 랜드의 폭은 와이어의 폭보다 크고 스루 홀 폭보다 작거나 같은 범위에 있는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950041463A 1994-11-16 1995-11-15 비-환상의 랜드 KR960020629A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/340,508 1994-11-16
US08/340,508 US5539156A (en) 1994-11-16 1994-11-16 Non-annular lands

Publications (1)

Publication Number Publication Date
KR960020629A true KR960020629A (ko) 1996-06-17

Family

ID=23333677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041463A KR960020629A (ko) 1994-11-16 1995-11-15 비-환상의 랜드

Country Status (7)

Country Link
US (2) US5539156A (ko)
JP (1) JPH08213730A (ko)
KR (1) KR960020629A (ko)
CN (2) CN1051669C (ko)
BR (1) BR9504581A (ko)
MY (1) MY138632A (ko)
TW (1) TW282615B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316738B1 (en) 1996-01-11 2001-11-13 Ibiden Co., Ltd. Printed wiring board and manufacturing method thereof
US6868615B2 (en) * 1998-06-08 2005-03-22 Paul Joseph Malley Telescopic weapon aiming system
US20050188600A1 (en) * 1998-01-29 2005-09-01 Malley Paul J. Telescopic weapon aiming system
JP2000252613A (ja) 1999-02-26 2000-09-14 Canon Inc 電子回路基板及びその半田付け方法
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
EP1814154A1 (en) * 2000-02-25 2007-08-01 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit manufacturing method
CN1901181B (zh) * 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US7149090B2 (en) * 2001-09-11 2006-12-12 Brother Kogyo Kabushiki Kaisha Structure of flexible printed circuit board
US6881072B2 (en) * 2002-10-01 2005-04-19 International Business Machines Corporation Membrane probe with anchored elements
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
CN107799494A (zh) * 2017-11-03 2018-03-13 北方电子研究院安徽有限公司 Ltcc超多层生瓷直通孔版图设计及制造工艺

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436819A (en) * 1965-09-22 1969-04-08 Litton Systems Inc Multilayer laminate
US3567849A (en) * 1966-10-29 1971-03-02 Victor Company Of Japan Variable bandwidth magnetic recording system
US4170819A (en) * 1978-04-10 1979-10-16 International Business Machines Corporation Method of making conductive via holes in printed circuit boards
US4225900A (en) * 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US4318954A (en) * 1981-02-09 1982-03-09 Boeing Aerospace Company Printed wiring board substrates for ceramic chip carriers
CH650373A5 (fr) * 1982-07-16 1985-07-15 Jean Paul Strobel Circuit imprime et procede de fabrication du circuit.
CA1197325A (en) * 1984-06-04 1985-11-26 Beverley W. Gumb Masking of holes in circuit patterns on circuit boards prior to flow soldering
US4851614A (en) * 1987-05-22 1989-07-25 Compaq Computer Corporation Non-occluding mounting hole with solder pad for printed circuit boards
JPH0831458B2 (ja) * 1987-09-08 1996-03-27 三菱電機株式会社 超電導配線集積回路
US4893216A (en) * 1988-08-09 1990-01-09 Northern Telecom Limited Circuit board and method of soldering
JPH02198154A (ja) * 1989-01-27 1990-08-06 Hitachi Ltd 配線の形成方法及びこれを利用した半導体装置
JPH03154341A (ja) * 1989-11-10 1991-07-02 Toshiba Corp 半導体装置
GB9006855D0 (en) * 1990-03-27 1990-05-23 Ferguson Ltd Method of producing a printed circuit board
JPH03283594A (ja) * 1990-03-30 1991-12-13 Toshiba Lighting & Technol Corp 回路基板
JPH0437191A (ja) * 1990-06-01 1992-02-07 Mitsubishi Electric Corp 多層プリント基板
US5098533A (en) * 1991-02-06 1992-03-24 International Business Machines Corp. Electrolytic method for the etch back of encapsulated copper-Invar-copper core structures
JP2559977B2 (ja) * 1992-07-29 1996-12-04 インターナショナル・ビジネス・マシーンズ・コーポレイション バイアに係るクラックを除去する方法及び構造、並びに、半導体セラミックパッケージ基板。
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor

Also Published As

Publication number Publication date
TW282615B (ko) 1996-08-01
CN1209949C (zh) 2005-07-06
BR9504581A (pt) 1997-10-07
US5713127A (en) 1998-02-03
US5539156A (en) 1996-07-23
JPH08213730A (ja) 1996-08-20
CN1128487A (zh) 1996-08-07
MY138632A (en) 2009-07-31
CN1238660A (zh) 1999-12-15
CN1051669C (zh) 2000-04-19

Similar Documents

Publication Publication Date Title
KR900007859Y1 (ko) 시일드구조
KR960020629A (ko) 비-환상의 랜드
KR910008824A (ko) 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판
US5010448A (en) Printed circuit board
KR920022456A (ko) 동 배선의 형성방법
GB1001634A (en) Electronic circuit boards
KR860003750A (ko) 다층 인쇄배선판
GB1385732A (en) Printed circuit boards
FR2783202B1 (fr) Carte a circuit integre du type bi-standard comportant une fente d'isolement
JPH07142821A (ja) プリント配線板
JPH07131159A (ja) 多層配線基板
JPH0747897Y2 (ja) プリント基板
KR900010819A (ko) 플랫 코일의 실장 방법
KR940006229A (ko) Tab테이프 및 그 제조방법
DE60130969D1 (de) Integriertes Mikrowellenmodul und entsprechendes Verfahren zu dessen Herstellung
JPS5849653Y2 (ja) プリント配線板
JPH08130361A (ja) プリント配線基板
JPH0230843Y2 (ko)
JPH0955580A (ja) プリント基板
JPS6459985A (en) Printed wiring board for ic card
KR950000293B1 (ko) 인쇄 배선판 및 그 제조 방법
KR900019543A (ko) 프린트 회로기판
KR970052836A (ko) 더미 배선을 갖춘 반도체 장치 및 그 제조 방법
KR970072314A (ko) 금속배선의 형성방법
JPH03195104A (ja) マイクロストリップライン

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951115

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951115

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19981224

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19990713

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19981224

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I