[go: up one dir, main page]

KR960019702A - 강전계용의 mos 회로를 갖춘 반도체 회로 - Google Patents

강전계용의 mos 회로를 갖춘 반도체 회로 Download PDF

Info

Publication number
KR960019702A
KR960019702A KR1019950027439A KR19950027439A KR960019702A KR 960019702 A KR960019702 A KR 960019702A KR 1019950027439 A KR1019950027439 A KR 1019950027439A KR 19950027439 A KR19950027439 A KR 19950027439A KR 960019702 A KR960019702 A KR 960019702A
Authority
KR
South Korea
Prior art keywords
power supply
transistor
voltage
supply voltage
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950027439A
Other languages
English (en)
Other versions
KR0155078B1 (ko
Inventor
도모하루 오카
히로히코 모치즈키
야스히로 후지이
마코토 야나기사와
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR960019702A publication Critical patent/KR960019702A/ko
Application granted granted Critical
Publication of KR0155078B1 publication Critical patent/KR0155078B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

반도체 회로는 제1트랜지스터(QP1)와, 제2트랜지스터(QN1)와, 제3트랜지스터(QN2)와, 제4트랜지스터(QP3)를 갖추고 있다. 제1 및 제4트랜지스터(QP1,QP3)는 제1도전형이고, 제2 및 제3트랜지스터(QN1,QN2)는 제1도전형에 상반되는 제2도전형이다. 반도체 회로는 제1전압을 공급하기 위한 제1전원 수단과, 제2전압을 공급하기 위한 제2전원수단(VSS)과, 상기 제1전압과 제2전압에 의해 결정된 범위 밖의 제3전압을 공급하기 위한 제3전원 수단(SVC)을 채택한다. 제1, 제2, 제3트랜지스터(QP1,QN1,QN2)는 제2전원 수단(VSS)과 제3전원 수단(SVC)사이에 직렬로 접속되고, 제4트랜지스터(QP3)는 입력 단자(IN)와 제1트랜지스터(QP1)의 제어 전극 사이에 접속된다.

Description

강전계용의 MOS 회로를 갖춘 반도체 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 반도체 회로의 실시예를 나타낸 회로도.

Claims (26)

  1. 제1전압을 공급하는 제1전원 수단(VCC)과, 제2전압을 공급하는 제2전원 수단(VSS)과, 상기 제1전압과 제2전압에 의해 결정된 범위 밖의 제3전압을 공급하는 제3전원 수단(SVC)을 채택하는 반도체 회로에 있어서, 제1도전형의 제1트랜지스터(QP1)와; 상기 제1도전형에 상반되는 제2도전형의 제2트랜지스터(QN1)와; 상기 제2도전형의 제3트랜지스터(QN2)와; 입력 단자(IN)와 상기 제1트랜지스터(QP2)의 제어 전극 사이에 접속되는 제1도전형의 제4트랜지스(QP3)를 구비하고, 상기 제1, 제2, 제3트랜지스터(QP1,QN1,QN2)가 상기 제2전원 수단(VSS)과 상기 제3전원 수단(SVC) 사이에 직렬로 접속되는 것을 특징으로 하는 반도체 회로.
  2. 제1항에 있어서, 상기 입력 단자(IN)와 상기 제2트랜지스터(QN1)의 제어 전극 사이에 접속되는 제2도전형의 제5트랜지스터(QN3)를 추가로 구비한 것을 특징으로 하는 반도체 회로.
  3. 제2항에 있어서, 상기 제1전원 수단(VCC)의 전압이 상기 제3 및 제5트랜지스터(QN2,QN3)의 제어 전극에 인가되는 것을 특징으로 하는 반도체 회로.
  4. 제1항에 있어서, 상기 제1트랜지스터(QP1)와 상기 제3트랜지스터(QN2) 사이에 접속되는 제1도전형의 제6트랜지스터(QP2)를 추가로 구비하고, 특정 전압이 상기 제4트랜지스터와 제6트랜지스터(QP3,QP2)의 제어 전극에 인가되는 것을 특징으로 하는 반도체 회로.
  5. 제4항에 있어서, 상기 제4 및 제6트랜지스터(QP3,QP2)의 제어 전극에 인가된 상기 특정 전압이 상기 제4트랜지스터(QP3)의 임계 전압의 2배 이하의 전압인 것을 특징으로 하는 반도체 회로.
  6. 제1항에 있어서, 상기 제1도전형의 각 트랜지스터(QP1,QP2,QP3)는 P 채널형 MOS 트랜지스터이고, 상기 제2도전형의 각 트랜지스터(QN1,QN2,QN3)는 N채널형 MOS트랜지스터인 것을 특징으로 하는 반도체 회로.
  7. 제1항에 있어서, 상기 반도체 회로는 반도체 메모리의 프리 워드 디코더(105)에 적용되고, 상기 반도체 메모리의 워드선(WL)은 상기 반도체 회로에 의해 제어되는 것을 특징으로 하는 반도체 회로.
  8. 제1항에 있어서, 상기 제1전압은 통상적인(normal) 고전위 전원 전압(VCC)이고, 상기 제2전압은 저전위 전원 전압(VSS)이며, 상기 제3전압은 상기 통상적인 고전위 전원 전압(VCC) 이상의 초 고전위 전원 전압(SVC)인 것을 특징으로 하는 반도체 회로.
  9. 제1전원 전압(VCC)과, 제2전원 전압(VSS)과, 상기 제1전원 전압과 제2전원 전압에 의해 결정된 범위 밖의 제3전원 전압을 채택하는 반도체 회로에 있어서, 상기 제2전원 전압(VSS)과 제3전원 전압(SVC)에 의해 야기된 강전계가 인가되는 제1도전형의 제1트랜지스터(QP1)와; 입력 단자(ON)와 상기 제1트랜지스터(QP1)의 제어 전극 사이에 삽입되는 제1도전형의 제2트랜지스터(QP3)를 구비하는 데, 상기 제2트랜지스터(QP3)의 제어 전극은 상기 제1전원 전압(VCC)으로부터 상기 제1 및 제2트랜지스터(QP1,QP3)의 임계 전압(Vthp)의 2배를 감함으로써 결정된 전압(VCC-2Vthp)으로 세트되거나 또는 상기 결정된 전압 이하의 전압(<(VCC-2Vthp))으로 세트되는 것을 특징으로 하는 반도체 회로.
  10. 제9항에 있어서, 상기 제1도전형의 제1 및 제2트랜지스터(QP1,QP3)는 P 채널형 MOS 트랜지스터인 것을 특징으로 하는 반도체 회로.
  11. 제9항에 있어서, 제2전원 전압(VSS)에 의해 야기된 강전계와 상기 제3전원 전압(SVC)이 인가되는 상기 제1도전형에 상반되는 제2도전형의 제3트랜지스터(QN1)와; 입력 단자(IN)와 상기 제3트랜지스터(QN1)의 제어 전극 사이에 삽입되는 제2도전형의 제4트랜지스터(QN3)을 추가로 구비하는 데, 상기 제4트랜지스터(QN3)의 제어 전극이 상기 제1전원 전압(VCC) 또는 그 이하로 세트되는 것을 특징으로 하는 반도체 회로.
  12. 제11항에 있어서, 상기 제2도전형의 제3 및 제4트랜지스터(QN1,QN3)는 N 채널형 MOS 트랜지스터인 것을 특징으로 하는 반도체 회로.
  13. 제9항에 있어서, 상기 반도체 회로는 반도체 메모리의 프리 워드 디코더(105)에 적용되고, 상기 반도체 메모리의 워드선(WL)은 상기 반도체 회로에 의해 제어되는 것을 특징으로 하는 반도체 회로.
  14. 제9항에 있어서, 상기 제1전원 전압은 통상적인 고전위 전원 전압(VCC)이고, 상기 제2전원 전압은 저전위 전원 전압(VSS)이며, 상기 제3전원 전압은 상기 통상적인 고전위 전원 전압(VCC) 이상의 초 고전위 전원 전압(SVC)인 것을 특징으로 하는 반도체 회로.
  15. 복수의 워드선(WL)과, 복수의 비트선(BLX,BLZ)과, 워드선(WL)과 비트선(BLX,BLZ) 사이의 교호부에 각각 위치한 복수의 메모리셀(101)과, 비트선을 선택하기 위한 열 디코더(103)와, 워드선을 선택하기 위한 워드 디코더(104)와, 어드레스 신호를 수신해서 상기 리드 디코더(104)를 제어하는 디코더로서 제1전압을 공급하기 위해 제1전원 수단(VCC)을 이용하는 프리 워드 디코더(105)와, 제2전압을 공급하기 위한 제2전원 수단(VSS)과, 상기 제1전압과 상기 제2전압에 의해 결정된 범위 밖의 제3전압을 공급하기 위한 제3전원 수단(SVC)을 갖춘 반도체 메모리에 있어서, 상기 프리 워드 디코더(105)는 제1도전형의 제1트랜지스터(QP1)와, 상기 제1도전형에 상반되는 제2도전형의 제2트랜지스터(QN1)와; 상기 제2도전형의 제3트랜지스터(QN2)와; 입력 단자(IN)와 상기 제1트랜지스터(QP1)의 제어 전극 사이에 설치된 제1도전형의 제4트랜지스터(QP3)를 구비하고, 상기 제1, 제2, 제3트랜지스터(QP1,QN1,QN2)가 상기 제2전원 수단(VSS)과 상기 제3전원 수단(SVC) 사이에 직렬로 접속되는 것을 특징으로 하는 반도체 메모리.
  16. 제15항에 있어서, 상기 프리 워드 디코더(105)는 상기 입력 단자(IN)와 상기 제2트랜지스터(QN1)의 제어 전극 사이에 접속되는 상기 제2도전형의 제5트랜지스터(QN3)를 추가로 포함하는 것을 특징으로 하는 반도체 메모리.
  17. 제16항에 있어서, 상기 제1전원 수단(VCC)의 전압이 상기 제3및 제5트랜지스터(QN2,QN3)의 제어 전극에 인가되는 것을 특징으로 하는 반도체 메모리.
  18. 제15항에 있어서, 상기 프리 워드 디코더(105)는 상기 제1트랜지스터(QP1)와 상기 제3트랜지스터(QN2) 사이에 접속되는 상기 제1도전형의 제6트랜지스터(QP2)를 추가로 구비하고, 특정 전압이 상기 제4 및 제6트랜지스터(QP3,QP2)의 제어 전극에 인가되는 것을 특징으로 하는 반도체 메모리.
  19. 제18항에 있어서, 상기 제4 및 제6트랜지스터(QP3,QP2)의 제어 전극에 인가되는 특정 전압이 상기 제4트랜지스터(QP3)의 임계 전압의 2배 이하의 전압인 것을 특징으로 하는 반도체 메모리.
  20. 제15항에 있어서, 상기 제1도전형의 각 트랜지스터(QP1,QP2,QP3)는 P 채널형 MOS 트랜지스터이고, 상기 제2도전형의 각 트랜지스터(QN1,QN2,QN3)는 N채널형 MOS 트랜지스터인 것을 특징으로 하는 반도체 메모리.
  21. 제15항에 있어서, 상기 제1전압은 통상적인 고전위 전원 전압(VCC)이고, 상기 제2전압은 저전위 전원 전압(VSS)이며, 상기 제3전압은 통상적인 고전위 전원 전압(VCC) 이상의 초고전위 전원 전압(SVC)인 것을 특징으로 하는 반도체 메모리.
  22. 복수의 워드선(WL)과, 복수의 비트선(BLX,BLZ)과, 워드선(WL)과 비트선(BLX,BLZ) 사이의 교호부에 각각 위치한 복수의 메모리셀(101)과, 비트선을 선택하기 위한 열 디코더(103)와, 워드선을 선택하기 위한 워드 디코더(104)와, 어드레스 신호를 수신해서 상기 워드 디코더(104)를 제어하는 디코더로서 제1전원 전압을 채택하는 프리 워드 디코더(105)와, 제2전원 전압(VSS)과, 상기 제1전원 전압과 상기 제2전원 전압에 의해 결정된 범위 밖의 제3전원 전압(SVC)을 갖춘 반도체 메모리에 있어서, 상기 프리 워드 디코더(105)는 제2전원 전압(VSS)과 제3전원 전압(SVC)에 의해 야기된 강전계가 인가되는 제1도전형의 제1트랜지스터(QP1)와; 제1도전형의 제2트랜지스터(QP3)를 구비하는 데, 상기 제2트랜지스터(QP3)는 입력 단자(IN)와 상기 제1트랜지스터(QP1)의 제어 전극 사이에 삽입되고, 상기 제2트랜지스터(QP3)의 제어 전극은 상기 제1전원 전압(VCC)으로부터 상기 제1 및 제2트랜지스터(QP1,QP3)의 임계 전압(Vthp)의 2배를 감함으로써 결정된 전압(VCC-2Vthp)으로 세트되거나 또는 상기 결정된 전압 이하의 전압(<(VCC-2Vthp))으로 세트되는 것을 특징으로 하는 반도체 메모리.
  23. 제22항에 있어서, 제1도전형의 상기 제1 및 제2트랜지스터(QP1,QP3)는 P 채널형 MOS 트랜지스터인 것을 특징으로 하는 반도체 메모리.
  24. 제22항에 있어서, 상기 프리 워드 디코더(105)는 상기 제1도전형에 상반되는 제2도전형이며, 상기 제2전원 전압(VSS)과 상기 제3전원 전압(SVC)에 의해 야기된 강전계가 인가되는 제3트랜지스터(QNI)와; 제2도전형의 제4트랜지스터(QN3)를 추가로 구비하는 데, 상기 제4트랜지스터(QN3)는 입력 단자(IN)와 상기 제3트랜지스터(QN1)으 제어 전극 사이에 삽입되고, 상기 제4트랜지스터(QN3)의 제어 전극은 상기 제1전원 전압(VCC)으로 세트되는 것을 특징으로 하는 반도체 메모리.
  25. 제24항에 있어서, 상기 제2도전형의 제3 및 제4트랜지스터(QN1, QN3)는 N 채널형 MOS 트랜지스터인 것을 특징으로 하는 반도체 메모리.
  26. 제22항에 있어서, 상기 제1전원 전압은 통상적인 고전위 전원 전압(VCC)이고, 상기 제2전원 전압은 저전위 전원 전압(VSS)이며, 상기 제3전원 전압은 상기 통상적인 고전위 전원 전압(VCC) 이상의 초 고전위 전원 전압(SVC)인 것을 특징으로 하는 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950027439A 1994-11-15 1995-08-30 강전계용의 mos 회로를 갖춘 반도체 회로 Expired - Lifetime KR0155078B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28059394A JP3755911B2 (ja) 1994-11-15 1994-11-15 半導体回路
JP94-280593 1994-11-15

Publications (2)

Publication Number Publication Date
KR960019702A true KR960019702A (ko) 1996-06-17
KR0155078B1 KR0155078B1 (ko) 1998-10-15

Family

ID=17627198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950027439A Expired - Lifetime KR0155078B1 (ko) 1994-11-15 1995-08-30 강전계용의 mos 회로를 갖춘 반도체 회로

Country Status (3)

Country Link
US (1) US5663917A (ko)
JP (1) JP3755911B2 (ko)
KR (1) KR0155078B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100222577B1 (ko) * 1997-07-21 1999-10-01 이철성 브레지어의 컵두께 조절구조

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180662B2 (ja) * 1996-03-29 2001-06-25 日本電気株式会社 電源切り替え回路
KR100226266B1 (ko) * 1996-06-29 1999-10-15 김영환 반도체 메모리장치의 카스 버퍼회로
JPH10135424A (ja) * 1996-11-01 1998-05-22 Mitsubishi Electric Corp 半導体集積回路装置
JP3287248B2 (ja) * 1996-12-20 2002-06-04 富士通株式会社 半導体集積回路
JP4534163B2 (ja) * 1997-06-16 2010-09-01 エルピーダメモリ株式会社 半導体集積回路装置
US5973534A (en) * 1998-01-29 1999-10-26 Sun Microsystems, Inc. Dynamic bias circuit for driving low voltage I/O transistors
EP1086531B1 (de) * 1998-06-04 2003-02-26 Infineon Technologies AG Logikgatter
US6693469B2 (en) 2001-05-01 2004-02-17 Lucent Technologies Inc. Buffer interface architecture
US7583484B2 (en) * 2003-08-20 2009-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for ESD protection
US20060158224A1 (en) * 2005-01-14 2006-07-20 Elite Semiconductor Memory Technology, Inc. Output driver with feedback slew rate control
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US9082353B2 (en) 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US9261694B2 (en) 2005-02-23 2016-02-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US20070205969A1 (en) 2005-02-23 2007-09-06 Pixtronix, Incorporated Direct-view MEMS display devices and methods for generating images thereon
US9229222B2 (en) 2005-02-23 2016-01-05 Pixtronix, Inc. Alignment methods in fluid-filled MEMS displays
US8159428B2 (en) 2005-02-23 2012-04-17 Pixtronix, Inc. Display methods and apparatus
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
US8482496B2 (en) 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
EP2541301A3 (en) * 2006-06-05 2013-04-17 Pixtronix Inc. Circuits for controlling display apparatus
US9176318B2 (en) 2007-05-18 2015-11-03 Pixtronix, Inc. Methods for manufacturing fluid-filled MEMS displays
US8169679B2 (en) 2008-10-27 2012-05-01 Pixtronix, Inc. MEMS anchors
KR101659642B1 (ko) 2010-02-02 2016-09-26 픽스트로닉스 인코포레이티드 디스플레이 장치를 제어하기 위한 회로
US9134552B2 (en) 2013-03-13 2015-09-15 Pixtronix, Inc. Display apparatus with narrow gap electrostatic actuators
JP6643157B2 (ja) * 2016-03-22 2020-02-12 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327026A (en) * 1993-02-17 1994-07-05 United Memories, Inc. Self-timed bootstrap decoder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100222577B1 (ko) * 1997-07-21 1999-10-01 이철성 브레지어의 컵두께 조절구조

Also Published As

Publication number Publication date
JP3755911B2 (ja) 2006-03-15
JPH08147971A (ja) 1996-06-07
KR0155078B1 (ko) 1998-10-15
US5663917A (en) 1997-09-02

Similar Documents

Publication Publication Date Title
KR960019702A (ko) 강전계용의 mos 회로를 갖춘 반도체 회로
KR100297139B1 (ko) 반도체 집적회로
US4812680A (en) High voltage detecting circuit
KR940018864A (ko) 반도체 장치
US6466059B1 (en) Sense amplifier for low voltage memories
JP2000013215A (ja) 半導体集積回路
IE54336B1 (en) Volgate level detecting circuitry
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
JP2008152706A (ja) 電圧発生回路
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
US7605633B2 (en) Level shift circuit which improved the blake down voltage
KR900005460A (ko) 반도체 기억장치
KR950020704A (ko) 반도체 메모리 장치
KR0147712B1 (ko) 에스램의 저전압 동작용 비트 라인 회로
KR960009157A (ko) 반도체 집적회로
KR910007740B1 (ko) 비트라인 안정화를 위한 전원전압 추적회로
US4394748A (en) ROM Column select circuit and sense amplifier
KR100223849B1 (ko) 반도체 메모리장치
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR910003604B1 (ko) 차아지업 및 디스차아지 회로를 이용한 기준전압 발생회로
US5757713A (en) Adjustable write voltage circuit for SRAMS
JP2581766B2 (ja) 半導体記憶装置
JP5331031B2 (ja) 電流検出回路
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950830

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950830

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980417

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980713

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980713

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010705

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020709

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030708

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040709

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050711

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060711

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070710

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080701

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090708

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100712

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20110617

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20120621

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20130621

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20140626

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20150618

Start annual number: 18

End annual number: 18

PC1801 Expiration of term