[go: up one dir, main page]

KR960009157A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR960009157A
KR960009157A KR1019950026534A KR19950026534A KR960009157A KR 960009157 A KR960009157 A KR 960009157A KR 1019950026534 A KR1019950026534 A KR 1019950026534A KR 19950026534 A KR19950026534 A KR 19950026534A KR 960009157 A KR960009157 A KR 960009157A
Authority
KR
South Korea
Prior art keywords
mos transistor
potential
drain
gate
source
Prior art date
Application number
KR1019950026534A
Other languages
English (en)
Other versions
KR100203531B1 (ko
Inventor
유타카 시라이
도시키 히사다
히로유키 고이누마
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960009157A publication Critical patent/KR960009157A/ko
Application granted granted Critical
Publication of KR100203531B1 publication Critical patent/KR100203531B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 DC적으로도 과도적으로도 안정한 중간전위를 공급할 수 있는 반도체 집적회로를 제공하는 것을 목적으로 하고 있다.
NMOS트랜지스터(N11)의 게이트에는 기준전위가 주어지고, 소오스에는 출력노드(L1)가 접속된다. 이 트랜지스터(N11)의 드레인과 전원(Vcc)의 사이에는 부하소자(P12)가 설치된다. 인버터회로(I11,I12)는 트랜지스터(N11)의 드레인 전위를 PMOS트랜지스터(P13)의 게이트에 순차 반전하여 전송한다. 트랜지스터(P13)의 소오스는 전원(Vcc)에 접속되고, 드레인은 출력노드에 접속된다. 출력노드의 전위가 참조 전위보다 저하하면, 트랜지스터(P13)는 인버터회로의 출력이 반전하기까지 활성화되어 출력노드를 큰 전류를 충전하는 것을 특징으로 한다. 이로써, 중간전위의 변동이 작은 과도적인 변동에 대해서 응답성이 높고, 안정한 중간전위가 얻어진다.

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체 집적회로를 도시한 회로도,
제2도는 제1도에 도시한 제1실시예에 따른 회로에서 부하소자의 다른 구성예에 대해 설명하기 위한 것으로 부하소자와의 그 주변 일부의 회로를 추출하여 도시하는 회로도,
제3도는 제1도에 도시한 제1실시예에 따른 회로의 변형예를 도시한 회로도.

Claims (37)

  1. 기준전위를 발생하는 기준전위 발생수단과, 게이트가 상기 기준전위 발생수단의 출력단에 접속되고, 소오스가 출력노드에 접속된 제1도전형의 제1MOS트랜지스터, 제1전위공급선과 상기 제1MOS트랜지스터의 드레인의 사이에 설치된 제1부하수단, 상기 제1MOS트랜지스터와 상기 제1전위공급선에 접속되고, 드레인이 상기 출력노드에 접속되며, 게이트가 상기 전송수단의 출력이 공급되는 제2도전형의 제2DRAM트랜지스터를 구비하고, 상기 출력노드로부터 상기 제1전위공급선의 전위에 기초로 중간전위를 출력하는 것을 특징으로 하는 반도체 집적회로.
  2. 제1항에 있어서, 상기 기준전위 발생수단은, 상기 제1전위공급선의 전위와 인가된 소정의 전위의 전위차를 분압하여 상기 기준전위를 발생하는 것을 특징으로 하는 반도체 집적회로.
  3. 제1항 또는 제2항에 있어서, 상기 기준전위 발생수단은, 게이트 및 드레인이 공통접속되고, 소오스에 소정의 전위가 인가된 제1도전형의 제3MOS트랜지스터와, 상기 제3MOS트랜지스터의 게이트 및 드레인 접속점과 상기 제1전위공급원 사이에 설치된 제2부하수단을 구비하고, 상기 제3MOS트랜지스터와 상기 제2부하수단의 접속점으로부터 상기 기준전위를 출력하는 것을 특징으로 하는 반도체 집적회로.
  4. 제3항에 있어서, 상기 제2부하수단은, 소오스가 상기 제1전위공급원에 접속되고, 드레인이 상기 제3MOS트랜지스터의 드레인 및 게이트에 접속되며, 게이트가 제2전위공급원에 접속된 제2도전형의 제4MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체 집적회로.
  5. 제1항 내지 제4항의 어느 한 항에 있어서, 상기 제1부하수단은, 소오스가 상기 제1전위공급원에 접속되고, 드레인이 상기 제1MOS트랜지스터의 드레인에 접속되며, 게이트가 제2전원공급선에 접속된 제2도전형의 제5MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체 집적회로.
  6. 제1항 내지 제4항의 어느 한 항에 있어서, 상기 제1부하수단은, 일단이 상기 제1전위공급원에 접속되고, 다른 단이 상기 제1MOS트랜지스터의 들인에 접속된 저항으로 이루어진 것을 특징으로 하는 반도체 집적회로.
  7. 제1항 내지 제4항의 어느 한 항에 있어서, 상기 제1부하수단은, 드레인 및 게이트가 상기 제1전위공급원에 접속되고, 소오스가 상기 제1MOS트랜지스터의 드레인에 접속된 제1도전형의 제5MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체 집적회로.
  8. 제1항 내지 제4항의 어느 한 항에 있어서, 상기 제1부하수단은, 소오스가 상기 제1전위공급원에 접속되고, 드레인 및 게이트가 상기 제1MOS트랜지스터의 드레인에 접속된 제2도전형의 제5MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체 집적회로.
  9. 제1항 내지 제8의 어느 한 항에 있어서, 상기 전송수단, 입력단이 상기 제1MOS트랜지스터와 상기 제1부하수단의 접속점에 접속된 제1인버터회로와, 입력단이 상기 제1인버터회로의 출력단엔 접속되고, 출력단이 상기 제2MOS트랜지터의 게이트에 접속된 제2인버터회로를 구비하는 것을 특징으로 하는 반도체 집적회로.
  10. 제1항 내지 제9항의 어느 한 항에 있어서, 상기 드레인이 상기 제1전위공급원에 공급되고, 소오스가 상기 출력노드에 접속되며, 게이트가 상기 기준전위 발생수단의 출력단에 접속된 제1도전형의 제6MOS트랜지스터를 더 구비하는 것을 특징으로 하는 반도체 집적회로.
  11. 제1항 내지 제10항의 어느 한 항에 있어서, 상기 제1도전형은 N채널형, 상기 제2도전형은 P채널형, 상기 제1전위공급원, 상기 제2전위공급원은 저지점이고, 상기 출력노드의 전위가 상기 인가된 소정의 전위와 실질적으로 같을 때에는 상기 제2MOS트랜지스터는 불활성상태로 되며, 상기 출력노드의 전위가 상기 인가된 소정의 전위보다 저하했을 때에 상기 제2MOS트랜지스터가 상기 전송수단의 출력이 반전하기까지 활성화되어 상기 출력노드를 충전하는 것을 특징으로 하는 반도체 집적회로.
  12. 제1항 내지 제10항의 어느 한 항에 있어서, 상기 제1도전형은 P채널형, 상기 제2도전형은 N채널형, 상기 제1전위공급원은 접지점, 상기 제2전위공급원은 전원이고, 상기 출력노드의 전위가 상기 인가된 소정의 전위와 실질적으로 같은 때에는 상기 제2MOS트랜지스터는 불활성상태로 되며, 상기 출력노드의 전위가 상기 인가된 소정의 전위보다 상승했을 때 상기 제2MOS트랜지스터가 상기 전송수단의 출력이 반전하기까지 활성화되어 상기 출력노드를 방전하는 것을 특징으로 하는 반도체 집적회로.
  13. 제1기준전위를 발생하는 제1기준전위 발생수단과, 게이트가 상기 제1기준전위 발생수단의 출력단에 접속되고, 소오스가 출력노드에 접속된 제1도전형의 제1MOS트랜지스터와, 제1전위공급원과 상기 제1MOS트랜지스터의 드레인 사이에 설치된 제1부하수단, 상기 제1MOS트랜지스터와 상기 부하수단의 접속점의 논리상태를 전송하는 제1전송수단, 소오스가 상기 제1전위공급원에 접속되고, 드레인이 상기 출력노드에 접속되며, 게이트에 상기 제1전송수단의 출력이 공급되는 제2도전형의 제2MOS트랜지스터, 제2기준전위를 발생하는 제2기준전위 발생수단, 게이트가 상기 제2기준전위 발생수단의 출력단에 접속되고, 소오스가 상기 출력노드에 접속된 제2도전형의 제3MOS트랜지스터, 제2전위공급원과 상기 제3MOS트랜지스터의 드레인 사이에 설치된 제2부하수단, 상기 제3MOS트랜지스터와 상기 제2부하수단의 접속점의 논리상태를 전송하는 제2전송수단 및, 소오스가 상기 제2전위공급원에 접속되고, 드레인이 상기 출력노드에 접속되며, 게이트에 상기 제2전송수단의 출력이 공급되는 제1도전형의 제4MOS트랜지스터를 구비하고, 상기 출력노드로부터 상기 제1전위공급원의 전위와 상기 제2전위공급원의 전위 사이의 중간전위를 출력하는 것을 특징으로 하는 반도체 집적회로.
  14. 제13항에 있어서, 상기 제1 및 제2기준전위 발생수단은, 상기 제1전위공급원의 전위와 상기 제2전위공급원의 전위의 전위차를 분압하여 상기 제1 및 제2기준전위를 발생하고, 상기 제1기준전위는 상기 제2기준전위보다 높은 것을 특징으로 하는 반도체 집적회로.
  15. 제13항 또는 제14항에 있어서, 상기 제1 및 제2기준전위 발생수단은, 게이트 및 드레인이 공통 접속된 제1도전형의 제5MOS트랜지스터와, 상기 제5MOS트랜지스터의 게이트 및 드레인 접속점과 상기 제1전위공급원의 사이에 설치된 제3부하수단, 게이트 및 드레인이 공통접속되고, 소오스가 상기 제5MOS트랜지스터의 소오스에 접속된 제2도전형의 제6MOS트랜지스터, 상기 제6MOS트랜지스터의 게이트 및 드레인 접속점과 상기 제2전위공급선의 사이에 설치된 제4부하수단을 구비하고, 상기 제5MOS트랜지스터와 상기 제3부하수단의 접속점으로부터 상기 제1기준전위를 출력하고, 상기 제6MOS트랜지스터와 상기 제4부하수단의 접속점으로부터 상기 제2기준전위를 출력하는 것을 특징으로 하는 반도체 집적회로.
  16. 제15항에 있어서, 상기 제3부하수단은, 소오스가 상기 제1전위공급원에 접속되고, 드레인이 상기 제5MOS트랜지스터의 드레인 및 게이트에 접속되며, 게이트가 상기 제2전위공급원에 접속된 제2도전형의 제7MOS트랜지스터로 이루어지고, 상기 제4부하수단은, 소오스가 상기 제2전위공급원에 접속되고, 드레인이 제6MOS트랜지스터의 드레인 및 게이트에 접속되며, 게이트가 상기 제1전위공급원에 접속된 제1도전형의 제8MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체 집적회로.
  17. 제13항 내지 제16항의 어느 한 항에 있어서, 상기 제1부하수단은, 소오스가 상기 제1전위공급원에 접속되고, 드레인이 상기 제1MOS트랜지스터의 드레인에 접속되며, 게이트가 상기 제2전원공급원에 접속된 제2도전형의 제9MOS트랜지스터로 이루어지고, 상기 제2부하수단은, 소오스가 상기 제2전위공급원에 접속되며, 드레인이 상기 제3MOS트랜지스터의 드레인에 접속되고, 게이트가 상기 제1전위공급원에 접속된 제1도전형의 제10MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체 집적회로.
  18. 제13항 내지 제16항의 어느 한 항에 있어서, 상기 제1부하수단은, 한 단이 상기 제1전위공급원에 접속되고, 다른 단이 제1MOS트랜지스터의 드레인에 접속된 제1저항으로 이루어지며, 상기 제2부하수단은 한 단이 제2전위공급원에 접속되고, 다른 단이 상기 제3MOS트랜지스터의 드레인에 접속된 제2저항으로 이루어진 것을 특징으로 하는 반도체 집적회로.
  19. 제13항 내지 제16항의 어느 한 항에 있어서, 상기 제1부하수단은, 드레인 및 게이트가 상기 제1전위공급원에 접속되고, 소오스가 상기 제1MOS트랜지스터의 드레인에 접속된 제1도전형의 제9MOS트랜지스터로 이루어지고, 상기 제2부하수단은 드레인 및 게이트가 상기 제2전위공급원에 접속되고, 소오스가 상기 제3MOS트랜지스터의드레인에 접속된 제2도전형의 제1MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체 집적회로.
  20. 제13항 내지 제16항의 어느 한 항에 있어서, 상기 제1부하수단은, 소오스가 상기 제1전위공급원에 접속되고, 드레인 및 게이트가 상기 제1MOS트랜지스터의 드레인에 접속된 제2도전형의 제9MOS트랜지스터로 이루어지며, 상기 제2부하수단은 소오스가 상기 제2전위공급원에 접속되고, 드레인 및 게이트가 상기 제3MOS트랜지스터의 드레인에 접속된 제1도전형의 제10MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체 집적회로.
  21. 제13항 내지 제20항의 어느 한 항에 있어서, 상기 제1전송수단은, 입력단이 상기 제1MOS트랜지스터와 상기 제1부하수단의 접속점에 접속된 제1인버터회로와, 입력단이 상기 제1인버터회로의 출력단에 접속되고, 출력단이 상기 제2MOS트랜지스터의 게이트에 접속된 제2인버터회로를 구비하고, 상기 제2전송수단은 입력단이 상기 제3MOS트랜지스터와 상기 제2부하수단의 접속점에 접속된 제3인버터회로, 입력단이 상기 제3인버터회로, 입력단이 상기 제3인버터회로의 출력단에 접속되며, 출력단이 상기 제4MOS트랜지스터의 게이트에 접속된 제4인버터회로를 구비하는 것을 특징으로 하는 반도체 집적회로.
  22. 제13항 내지 제21항의 어느 한 항에 있어서, 제1 및 제2전송수단, 입력단이 상기 제1MOS트랜지스터와 상기 제1부하수단의 접속점에 접속된 제1인버터회로와, 입력단이 상기 제3MOD트랜지스터와 상기 제2부하수단의 접속점에 접속된 제2인버터회로, 한쪽의 입력단이 상기 제1인버터회로의 출력단에 접속되고, 다른 쪽의 입력단이 상기 제2인버터회로의 출력단에 접속되며, 출력단이 상기 제2MOS트랜지스터의 게이트에 접속된 NAND회로, 한쪽의 입력단이 상기 제2인버터회로의 출력단에 접속되고, 다른 쪽의 입력단이 상기 제1인버터 회로의 출력단에 접속되며, 출력단이 상기 제4MOS트랜지스터의 게이트에 접속된 NOR회로를 구비하는 것을 특징으로 하는 반도체 집적회로.
  23. 제13항 내지 제21항의 어느 한 항에 있어서, 제1 및 제2전송수단은 한쪽의 입력단이 상기 제1MOS트랜지스터와 상기 제1부하수단의 접속점에 접속된 NOR회로와, 입력단이 상기 NOR회로의 출력단에 접속되고, 출력단이 상기 제2MOS트랜지스터의 게이트에 접속된 제1인버터회로, 한쪽의 입력단이 상기 제3MOS트랜지스터와 상기 제2부하수단의 접속점에 접속되고, 다른 쪽의 입력단이 상기 제1인버터회로의 출력단에 접속된 NAND회로, 입력단이 상기 NAND회로의 출력단에 접속되고, 출력단이 상기 제4MOS트랜지스터의 게이트 및 상기 NOR회로의 다른 쪽의 입력단에 접속된 제2인버터회로를 구비하는 것을 특징으로 하는 반도체 집적회로.
  24. 제13항 내지 제23항의 어느 한 항에 있어서, 드레인이 상기 제1전위공급원에 접속되고, 소오스가 상기 출력노드에 접속되며, 게이트가 상기 제4기준전위 발생수단의 출력단에 접속된 제1도전형의 제1MOS트랜지스터, 드레인이 상기 제2전위공급원에 접속되고, 소오스가 상기 출력노드에 접속되며, 게이트가 상기 제2기준전위 발생수단의 출력단에 제2도전형의 제12MOS트랜지스터를 더 구비하는 것을 특징으로 하는 반도체 집적회로.
  25. 제13항 내지 제21항의 어느 한 항에 있어서, 상기 제1도전형은 N채널형, 상기 제2도전형으 P채널형, 상기 제1전위공급원은 전원, 상기 제2전위공급원은 접지점이고, 상기 출력노드 전위가 제1기준전위 발생수단으로부터 출력되는 상기 제1기준전위보다 높을 때에는 상기 제2MOS트랜지스터는 불활성상태로 되고, 상기 출력노드의 전위가 상기 제1기준전위 발생수단으로부터 출력되는 상기 제1기준전위보다 저하했을 때에 상기 제2MOS트랜지스터가 상기 제1전송수단의 출력이 반전하기까지 활성되어 상기 출력노드를 충번하고, 상기 출력노드의 전위가 상기 제2기준전위 발생수단으로부터 출력되는 상기 제2기준전위보다 높을 때에는 상기 제4MOS트랜지스터는 부활성상태로 되고, 상기 출력노드의 전위가 상기 제2기준전위 발생수단으로부터 출력되는 상기 제2기준전위보다 상승했을 때에 상기 제4MOS트래지스터가 상기 제2전송수단의 출력이 반전하기까지 활성화되어 출력노드를 방전하는 것을 특징으로 하는 반도체 집적회로.
  26. 중간전위를 발생하는 중간전위 발생수단과, 상기 중간전위 발생수단에서 출력되는 중간전위의 변동을 검지하는 검지수단, 이 검지수단으로 상기 중간전위 발생수단으로부터 출력되는 중간전위의 저하가 검지되었을 때에 상기 중간전위 발생수단의 출력단을 충전하는 충전수단, 상기 검지수단으로 상기 중간전위 발생수단으로부터 출력되는 중간전위의 상승이 검지되었을 때에, 상기 중간전위 발생수단의 출력단을 방전하는 방전수단을 구비하는 것을 특징으로 하는 반도체 집적회로.
  27. 제26항에 있어서, 중간전위 발생수단과, 제1기준전위를 발생하는 제1기준전위발생수단과, 제2기준전위를 발생하는는 제2기준전위발생수단, 드레인이 제1전위공급원에 접속되고, 소오스가 상기 중간전위의 출력노드에 접속되며, 게이트에 상기 제1기준전위 발생수단으로부터 출력되는 제1기준전위가 공급되는 제1도전형의 제1MOS트랜지스터, 드레인이 제2전위공급원에 접속되고, 소오스가 상기 중간전위의 출력노드에 접속되며, 게이트에 상기 제2기준전위 발생수단으로부터 출력되는 제2기준전위가 공급되는 제2도전형의 제2MOS트랜지스터를 더 구비하는 것을 특징으로 하는 반도체 집적회로.
  28. 제27항에 있어서, 상기 제1 및 제2기준전위 발생수단은, 게이트 및 드레인이 공통 접속된 제1도전형의 제3MOS트랜지스터와, 상기 제3MOS트랜지스터의 게이트 및 드레인 접속점과 상기 제1전위공급원의 사이에 설치된 제1부하수단, 게이트 및 드레인이 공통 접속되고, 소오스가 상기 제3MOS트랜지스터의 소오스에 접속된 제2도전형의 제4MOS트랜지스터, 상기 제4MOS트랜지스터의 게이트 및 드레인 접속점과 상기 제2전위공급원의 사이에 설치된 제2부하수단을 구비하고, 상기 제3MOS트랜지스터와 상기 제1부하수단의 접속점으로부터 상기 제1기준전위를 출력하고, 상기 제4MOS트랜지스터와 상기 제2부하수단의 접속점으로부터 상기 제2기준전위를 출력하는 것을 특징으로 하는 반도체 집적회로.
  29. 제28항에 있어서, 상기 제1부하수단은, 소오스가 상기 제1전위공급원에 접속되고, 드레인이 상기 제3MOS트랜지스터의 드레인 및 게이트에 접속되며, 게이트가 상기 제2전위공급원에 접속된 제2도전형의 제5MOS트랜지스터로 이루어지고, 상기 제2부하수단은 소오스가 상기 제2전위공급원에 접속되며, 드레인이 상기 제4MOS트랜지스터의 드레인 및 게이트에 접속되며, 게이트가 상기 제1전위공급원에 접속된 제1도전형의 제6MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체 집적회로.
  30. 제13항 내지 제23항의 어느 한 항에 있어서, 상기 검지수단은, 드레인이 상기 제1전위공급원에 접속되고, 게이트에 상기 제1기준전위 발생수단으로부터 출력되는 상기 제1기준전위가 공급되는 제1도전형의 제7MOS트랜지스터와, 드레인이 상기 제2전위공급원에 접속되고, 소오스가 상기 제7MOS트랜지스터의 소오스에 접속되며, 게이트에 상기 제2기준전위 발생수단으로부터 출력되는 상기 제2기준전위가 공급되는 제2도전형의 제8MOS트랜지스터, 상기 중간전위 발생수단으로부터 출력노드의 전위와 상기 제7 및 제8MOS트랜지스터의 소오스 공통 접지점의 전위를 비교하고, 비교결과를 상기 충전수단 및 상기 방전수단에 출력하는 비교수단을 구비한 것을 특징으로 하는 반도체 집적회로.
  31. 제27항 내지 제29항의 어느 한 항에 있어서, 상기 검지수단은, 드레인 및 게이트가 공통 접지된 제1도전형의 제7MOS트랜지스터와, 상기 제1전위공급원과 상기 제7MOS트랜지스터의 드레인 및 게이트 접속점의 사이에 설치된 제3부하수단, 드레인 및 게이트가 공통 접속되고, 소오스가 상기 제7MOS트랜지스터의 소오스에 접속된 제2도전형의 제8MOS트랜지스터, 상기 제2전위공급선과 상기 제8MOS트랜지스터의 드레인 및 게이트 접속점 사이에 설치된 제8MOS트랜지스터의 소오스 공통 접속점의 전위를 비교하고, 비교결과를 상기 충전수단 및 상기 방전수단에 출력하는 비교수단을 구비한 것을 특징으로 하는 반도체 집적회로.
  32. 제30항 내지 제31항에 있어서, 상기 비교수단은, 게이트에 상기 중간전위 발생수단의 출력단이 접속된 제1도전형의 제9MOS트랜지스터와, 게이트에 상기 제7 및 제8MOS트랜지스터의 소오스 공통 접지점이 접속되고, 소오스가 상기 제9MOS트랜지스터의 소오스와 공통접지되는 제1도전형의 제10MOS트랜지스터, 소오스가 상기 제1전위공급원에 접속되고, 드레인 및 게이트가 상기 제9MOS트랜지스터의 드레인에 접속된 제2도전형의 제11MOS트랜지스터, 소오스가 상기 제1전위공급원에 접속되고, 드레인이 상기 제10MOS트랜지스터의 드레인및 상기 충전수단의 입력단 및 상기 방전수단의 입력단에 접속되며, 게이트가 상기 제11MOS트랜지스터의 게이트에 접속된 제2도전형의 제12MOS트랜지스터, 소오스가 상기 제2전위공급원에 접속되고, 드레인이 상기 제9 및 제10MOS트랜지스터의 소오스 공통 접속점에 접속되며, 게이트가 상기 제11 및 제12MOS트랜지스터의 게이트 공통 접속점에서 접속된 제1도전형의 제13MOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 집적회로.
  33. 제30항 내지 제31항에 있어서, 상기 비교수단은, 게이트에 상기 중간전위 발생수단의 출력단이 접속된 제2도전형의 제9MOS트랜지스터와, 게이트에 상기 제7 및 제8MOS트랜지스터의 소오스 공통 접속점이 접속되고, 소오스가 상기 제9MOS트랜지스터의 소오스와 공통 접속된 제2도전형의 제10MOS트랜지스터, 소오스가 상기 제2전위공급원에 접속되고, 드레인 및 게이트가 상기 제9MOS트랜지스터의 드레인에 접속된 제1도전형의 제11MOS트랜지스터, 소오스가 상기 제2전위공급원에 접속되고, 드레인이 상기 제10MOS트랜지스터의 드레인 및 상기 충전수단의입력단 및 상기 방전수단의 입력단에 접속되며, 게이트가 상기 제11MOS트랜지스터의 게이트에 접속된 제1도전형의 제12MOS트랜지스터, 소오스가 상기 제1전위공급원에 접속되고, 드레인이 상기 제9 및 제10MOS트랜지스터의 소오스 공통 접속점에 접속되며, 게이트가 상기 제11 및 제12MOS트랜지스터의 게이트 공통 접속점에서 접속된 제2도전형의 제13MOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 집적회로.
  34. 제26항 내지 제33항의 어느 한 항에 있어서, 상기 충전수단은, 입력단에 상기 검지수단의 출력이 공급되는 제1인버터회로와, 입력단이 상기 제1인버터회로의 출력단에 접속된 제2인버터회로, 소오스가 상기 제1전위공급원에 접속되고, 드레인이 상기 중간전위 발생수단의 출력단에 접속된 제2도전형의 제14MOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 집적회로.
  35. 제26항 내지 제34항의 어느 한 항에 있어서, 상기 방전수단은, 입력단에 상기 검지수단의 출력이 공급되는 제3인버터회로와, 입력단이 상기 제3인버터회로의 출력단에 접속된 제4인버터회로, 소오스가 상기 제2전위공급원에 접속되고, 드레인이 상기 중간전위 발생수단의 출력단에 접속된 제1도전형의 제15MOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 집적회로.
  36. 제26항 내지 제33항의 어느 한 항에 있어서, 상기 충전수단 및 상기 방전수단은, 입력단에 상기 검지수단의 출력이 공급되는 제1인버터회로와, 입력단에 상기 검지수단의 출력이 공급되는 제2인버터회로, 한 쪽의 입력단에 상기 제1인버터회로의 출력단이 접속되고, 다른 쪽의 입력단에 상기 제2인버터회로의 출력단이 접속된 NAND회로, 한 쪽의 입력단에 상기 제1인버터회로의 출력단이 접속되며, 다른쪽의 입력단에 상기 제2인버터회로의 출력단이 접속된 NOR회로, 소오소가 상기 제1전위공급원에 접속되고, 드레인이 상기 중간전위 발생수단의 출력단에 접속되며, 게이트가 상기 NAND회로의 출력단에 접속된 제2도전형의 제14MOS트랜지스터, 소오스가 상기 제2전위공급원에 접속되고, 드레인이 상기 중간전위 발생수단의 출력단에 접속되며, 게이트가 상기 NOR회로의 출력단에 접속된 제1도전형의 제15MOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 집적회로.
  37. 제26항 내지 제33항의 어느 한 항에 있어서, 상기 충전수단 및 상기 방전수단은, 한 쪽의 입력단에 상기 검지수단의 출력이 공급되는 NOR회로와, 한쪽의 입력단에 상기 검지수단의 출력이 공급되는 NORD회로, 입력단에 상기 NOR회로의 출력단에 접속되고, 출력단에 상기 NAND회로의 다른 쪽의 입력단이 접속된 제1인버터회로, 입력단에 상기 NAND회로의 출력단이 접속되고, 출력단에 상기 NOR회로의 다른 쪽의 입력단이 접속된 제2인버터회로, 소오스가 상기 제1전위공급원에 접속되며, 드레인이 상기 중간전위 발생수단의 출력단에 접속되고, 게이트가 상기 제1인버터회로의 출력단이 접속된 제2도전형의 제14MOS트랜지스터, 소오스가 상기 제2전위공급원에 접속되고, 드레인이 상기 중간전위 발생회로의 출력단에 접속되며, 게이트가 상기 제2인버터회로의 출력단에 접속된 제1도전형의 제15MOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950026534A 1994-08-30 1995-08-25 반도체 집적회로 KR100203531B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20518894A JP3207680B2 (ja) 1994-08-30 1994-08-30 半導体集積回路
JP94-205188 1994-08-30

Publications (2)

Publication Number Publication Date
KR960009157A true KR960009157A (ko) 1996-03-22
KR100203531B1 KR100203531B1 (ko) 1999-06-15

Family

ID=16502870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026534A KR100203531B1 (ko) 1994-08-30 1995-08-25 반도체 집적회로

Country Status (3)

Country Link
US (1) US5734292A (ko)
JP (1) JP3207680B2 (ko)
KR (1) KR100203531B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160123763A (ko) 2015-04-17 2016-10-26 주식회사 흥진정밀 모르타르 믹싱 장치 및 그의 작동방법
KR20220060106A (ko) 2020-11-04 2022-05-11 신동원 건축용 3d 프린터를 위한 시멘트 믹서 및 몰탈 공급장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
JP3626521B2 (ja) * 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
US5796673A (en) 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
KR100207486B1 (ko) * 1996-08-20 1999-07-15 윤종용 반도체 장치의 패드 신호 검출 회로
JP2002032988A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路
US7528648B2 (en) * 2006-02-23 2009-05-05 Cypress Semiconductor Corporation Replica biased system
US9519304B1 (en) 2014-07-10 2016-12-13 Ali Tasdighi Far Ultra-low power bias current generation and utilization in current and voltage source and regulator devices
US10177713B1 (en) 2016-03-07 2019-01-08 Ali Tasdighi Far Ultra low power high-performance amplifier
CN112636744A (zh) * 2020-12-24 2021-04-09 中国人民解放军国防科技大学 一种抗单粒子瞬态的高电平复位电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117353A (en) * 1976-12-23 1978-09-26 General Electric Company Controlled current sink
US4663584B1 (en) * 1985-06-10 1996-05-21 Toshiba Kk Intermediate potential generation circuit
JP2509596B2 (ja) * 1987-01-14 1996-06-19 株式会社東芝 中間電位生成回路
JPH0690655B2 (ja) * 1987-12-18 1994-11-14 株式会社東芝 中間電位発生回路
KR910007740B1 (ko) * 1989-05-02 1991-09-30 삼성전자 주식회사 비트라인 안정화를 위한 전원전압 추적회로
JP3381937B2 (ja) * 1992-05-22 2003-03-04 株式会社東芝 中間電位発生回路
KR940007298B1 (ko) * 1992-05-30 1994-08-12 삼성전자 주식회사 Cmos트랜지스터를 사용한 기준전압 발생회로
JPH06104672A (ja) * 1992-09-22 1994-04-15 Mitsubishi Electric Corp クランプ回路
JP3114391B2 (ja) * 1992-10-14 2000-12-04 三菱電機株式会社 中間電圧発生回路
JPH0757463A (ja) * 1993-08-18 1995-03-03 Texas Instr Japan Ltd 電圧発生回路及び１／２ｖｄｄ発生回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160123763A (ko) 2015-04-17 2016-10-26 주식회사 흥진정밀 모르타르 믹싱 장치 및 그의 작동방법
KR20220060106A (ko) 2020-11-04 2022-05-11 신동원 건축용 3d 프린터를 위한 시멘트 믹서 및 몰탈 공급장치

Also Published As

Publication number Publication date
US5734292A (en) 1998-03-31
JPH0869691A (ja) 1996-03-12
KR100203531B1 (ko) 1999-06-15
JP3207680B2 (ja) 2001-09-10

Similar Documents

Publication Publication Date Title
KR940018864A (ko) 반도체 장치
KR960019702A (ko) 강전계용의 mos 회로를 갖춘 반도체 회로
KR920022678A (ko) 반도체 메모리 장치의 데이타 입력버퍼
KR940004408B1 (ko) 반도체 메모리 장치의 자동 스트레스 모드 테스트장치
KR960009157A (ko) 반도체 집적회로
KR100211758B1 (ko) 멀티 파워를 사용하는 데이터 출력버퍼
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
KR100197998B1 (ko) 반도체 장치의 저소비 전력 입력 버퍼
EP0902517B1 (en) Circuit with hot-electron protection and method
KR960003087A (ko) 수정발진회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
US5786719A (en) Mode setting circuit and mode setting apparatus used to select a particular semiconductor function
KR970078020A (ko) 래치 회로를 포함하는 메모리 장치
EP0059722A4 (en) CLOCKED LOGIC CIRCUIT WITH IGFET.
KR960027331A (ko) 버퍼회로 및 바이어스회로
US11249118B2 (en) Current sensing circuit
KR970003257A (ko) 반도체 메모리 장치
KR910003604B1 (ko) 차아지업 및 디스차아지 회로를 이용한 기준전압 발생회로
KR970013312A (ko) 반도체 집적회로
KR970076845A (ko) 반도체 기억 장치의 입력 회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR950029773A (ko) 전압 레벨 검출 회로 및 반도체 기억 장치
JP3211881B2 (ja) 半導体記憶装置
KR980004965A (ko) 전원 전압보다 더 높은 전압을 공급하는 회로를 구비한 반도체 회로
KR100203868B1 (ko) 파워-온 리셋회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950825

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950825

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980630

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990324

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990325

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030228

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040302

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050302

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060228

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070228

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080227

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20090310

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20090310

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110210