[go: up one dir, main page]

KR100207486B1 - 반도체 장치의 패드 신호 검출 회로 - Google Patents

반도체 장치의 패드 신호 검출 회로 Download PDF

Info

Publication number
KR100207486B1
KR100207486B1 KR1019960034505A KR19960034505A KR100207486B1 KR 100207486 B1 KR100207486 B1 KR 100207486B1 KR 1019960034505 A KR1019960034505 A KR 1019960034505A KR 19960034505 A KR19960034505 A KR 19960034505A KR 100207486 B1 KR100207486 B1 KR 100207486B1
Authority
KR
South Korea
Prior art keywords
pad
nmos transistor
gate
drain
output
Prior art date
Application number
KR1019960034505A
Other languages
English (en)
Other versions
KR19980015249A (ko
Inventor
장현순
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960034505A priority Critical patent/KR100207486B1/ko
Priority to JP09417297A priority patent/JP3751406B2/ja
Priority to US08/912,654 priority patent/US5999021A/en
Publication of KR19980015249A publication Critical patent/KR19980015249A/ko
Application granted granted Critical
Publication of KR100207486B1 publication Critical patent/KR100207486B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 장치의 패드 신호 검출 회로에 관해 게시한다. 본 발명은 외부 장치와 연결하기 위한 반도체 장치의 패드와, 상기 패드에 연결되어 상기 패드의 전압이 기준 전압 이상일 때만 도통하여 감지 신호를 출력하는 스위칭 수단, 및 상기 스위칭 수단의 출력을 입력으로하여 상기 스위칭 수단의 출력이 논리 로우 레벨일 때만 출력 신호를 인에이블시키는 논리 게이트를 구비함으로써 패드에 인가되는 Vref 전압을 검출할 수가 있다.

Description

반도체 장치의 패드 신호 검출 회로
본 발명은 반도체 장치의 패드 신호 검출 회로에 관한 것으로서, 특히 패드에 입력되는 기준 전압(reference voltage)을 검출하기 위한 반도체 장치의 패드 신호 검출 회로에 관한 것이다.
컴퓨터의 사용이 늘어나면서 컴퓨터의 데이터 처리 속도가 급속도로 증가하고 있다. 컴퓨터의 데이터 처리 속도가 증가한다는 것은 곧 컴퓨터의 두뇌에 해당하는 중앙 처리 장치(Central Processing Unit)의 동작 속도가 빠르다는 것을 나타낸다. 중앙 처리 장치의 동작 속도가 빨라짐에 따라 중앙 처리 장치에 연결되는 주변 기기, 예컨대 반도체 메모리 장치나 아식(ASIC) 등의 동작 속도도 고속화되지 않으면 안된다. 반도체 메모리 장치에 있어서는 최근에 급속히 개발되고있는 디램(DRAM) 외에 동기식 디램 또는 램버스 디램(Rambus DRAM) 등의 반도체 메모리 장치가 출현하여 중앙 처리 장치가 요구하는 동작 주파수를 어느 정도 만족시키고 있다.
이와 같은 장치들의 발달에도 불구하고 컴퓨터의 고속화에 장애가 되고 있는 것이 있는데 그것은 소자와 소자 사이를 연결하는 데이터 버스(bus)이다. 데이터 버스가 긴 경우에는 데이터 버스를 통과하는 신호들의 이동 시간이 길어지게 된다. 이를 극복하기 위하여 트랜지스터 트랜지스터 논리(Transistor Transistor Logic;TTL) 레벨 대신 직렬 종단 논리(Series Stub Termination Logic;이하, SSTL이라 약함) 레벨이 개발되었다. SSTL은 기준 전압(Reference voltage;이하, Vref라 약함)을 이용하여 논리 하이(high) 레벨과 논리 로우(low) 레벨을 정의하는 것으로서, 컴퓨터의 데이터 처리 속도를 향상시키기 위하여 SSTL 레벨을 사용할 수가 있다. 그럴 경우 Vref를 검출할 수 있는 회로가 필요하게 된다. 왜냐하면 기존에는 전원 전압인 Vcc나 접지 전압인 Vss만을 이용하여 논리 하이 레벨과 논리 로우 레벨을 정의하여왔기 때문이다. 이와 같이 반도체 장치의 패드에 인가되는 Vref를 검출하는 회로를 패드 신호 검출 회로라고 한다.
도 1a 내지 도 1b는 종래의 반도체 장치의 패드 신호 검출 회로도이다. 그 중에서 도 1a는 Vss를 검출하는 회로이고 도 1b는 Vcc를 검출하는 회로이다.
도 1a에 도시된 회로의 구조를 보면, 반도체 장치(1)에 하나의 패드(11)와, 하나의 PMOS트랜지스터(13) 및 직렬로 연결된 세 개의 인버터 게이트들(15,17,19)이 배열되어있다. 상기 PMOS트랜지스터(13)의 드레인은 상기 패드(11)에 연결되고 게이트는 접지되며, 소오스는 전원인 Vdd에 연결된다. 상기 PMOS트랜지스터(13)의 드레인에 제1 인버터 게이트(15)의 입력단이 연결되고, 제3 인버터 게이트(19)의 출력단에 출력 신호인 PDET가 연결된다.
도 1a에 도시된 회로의 동작을 설명하기로 한다. 상기 패드(11)에 논리 하이 레벨의 전압 예컨대, Vdd가 입력되면 이 신호는 세 개의 인버터 게이트들(15,17,19)을 통과하면서 세 번 반전된다. 따라서 PDET는 논리 로우 레벨이 되어 디세이블(disable)된다. 반대로 논리 로우 레벨의 전압 예컨대, Vss가 상기 패드(11)에 입력되면 PDET는 논리 하이 레벨이 되므로 인에이블(enable)된다. 여기서, 상기 PMOS트랜지스터(13)는 상기 패드(11)가 외부 장치와 연결되지 않을 때 제1 인버터 게이트(15)가 동작하여 PDET가 인에이블되는 것을 방지하기 위한 것으로서, 제1 인버터 게이트(15)에 항상 논리 하이 레벨의 전압을 제공한다. 상술한 바와 같이 도 1a는 상기 패드(11)에 Vss가 입력되면 인에이블되므로 패드(11)에 Vss가 입력되는 것을 검출하기 위한 회로이다.
도 1b에 도시된 회로의 구조를 보면, 반도체 장치(1)에 하나의 패드(11)와, 하나의 NMOS트랜지스터(21) 및 직렬로 연결된 세 개의 인버터 게이트들(15,17,19)이 배열되어있다. 상기 NMOS트랜지스터(21)의 드레인은 상기 패드(11)에 연결되고 게이트는 Vdd에 연결되며, 소오스는 접지된다. 상기 NMOS트랜지스터(21)의 드레인에 제1 인버터 게이트(15)의 입력단이 연결되고, 제3 인버터 게이트(19)의 출력단에 출력 신호인 PDETB가 연결된다.
도 1b에 도시된 회로의 동작을 설명하기로 한다. 상기 패드(11)에 Vdd가 입력되면 이 신호는 세 개의 인버터 게이트들(15,17,19)을 통과하면서 세 번 반전되므로 PDETB는 논리 로우 레벨이 되어 인에이블(enable)된다. 반대로 Vss가 상기 패드(11)에 입력되면 PDET는 논리 하이 레벨이 되므로 디세이블(disable)된다. 상술한 바와 같이 도 1b는 패드(11)에 Vdd가 입력되면 인에이블되므로 패드(11)에 Vdd가 입력되는 것을 검출하는 회로이다.
그런데 상기 도 1a 또는 도 1b의 패드에 Vref 예컨대, 1.0볼트가 입력될 경우, 인버터들(15,17,19)은 오동작을 하게 된다. 도 2는 이와같은 상황을 설명하기 위하여 도시한 인버터 게이트의 구체적인 회로도이다. 도 2에서 입력단자(23)에 1.0볼트가 입력되면 PMOS트랜지스터(25)와 NMOS트랜지스터(27)가 동시에 도통하게 된다. 이로 인하여 전원으로부터 전류가 PMOS트랜지스터(25)와 NMOS트랜지스터(27)를 통하여 접지단으로 흐르게 되어 전력 소모가 증가한다. 뿐만 아니라 PMOS트랜지스터(25)와 NMOS트랜지스터(27) 중 어느 하나만 도통하여야 인버터 게이트의 기능을 수행할 수 있는데, 도 2에서 PMOS트랜지스터(25)와 NMOS트랜지스터(27)가 모두 도통함으로 인해 출력 단자(29)에 나타나는 전압은 논리 로우 레벨도 논리 하이 레벨도 아닌 중간 전압이 되므로 인버터 게이트 본래의 기능을 수행하지 못하게 된다.
상술한 바와 같이 종래 기술에 따르면, 패드에 Vcc 전압 또는 Vss 전압이 입력되면 이들을 검출할 수가 있지만, Vref 전압이 패드에 입력되는 경우에는 이를 검출할 수가 없다. 때문에 SSTL과 같이 Vref 전압을 이용하는 인터페이스들은 반도체 장치에 연결하여 사용할 수가 없다.
본 발명이 이루고자 하는 기술적 과제는 Vref 전압을 검출할 수 있는 반도체 장치의 패드 신호 검출 회로를 제공하는데 있다.
도 1a 내지 도 1b는 종래의 반도체 장치의 패드 신호 검출 회로도.
도 2는 상기 도 1a와 도 1b에 도시된 인버터 게이트들의 구체 회로도.
도 3은 본 발명에 따른 반도체 장치의 패드 신호 검출 회로도.
상기 과제를 이루기 위하여 본 발명은, 외부 장치와 연결하기 위한 반도체 장치의 패드와, 상기 패드에 연결되어 상기 패드의 전압이 기준 전압 이상일 때만 도통하여 감지 신호를 출력하는 스위칭 수단, 및 상기 스위칭 수단의 출력을 입력으로하여 상기 스위칭 수단의 출력이 논리 로우 레벨일 때만 출력 신호를 인에이블시키는 논리 게이트를 구비하는 반도체 장치의 패드 신호 검출 회로를 제공한다.
상기 과제를 이루기 위하여 본 발명은 또한, 외부 장치와 연결하기 위한 반도체 장치의 패드와, 상기 패드에 드레인이 연결되고 전원에 게이트가 연결되며 소오스는 접지된 제1 NMOS트랜지스터와, 상기 제1 NMOS트랜지스터의 드레인에 게이트가 연결되고 소오스는 접지된 제2 NMOS트랜지스터와, 상기 제2 NMOS트랜지스터의 드레인에 드레인이 연결되고 전원에 소오스가 연결되며 게이트는 접지된 PMOS트랜지스터와, 상기 PMOS트랜지스터의 드레인에 입력단이 연결된 제1 인버터 게이트; 및 상기 제1 인버터 게이트의 출력단에 입력단이 연결되고 출력단으로 패드 신호 검출 신호를 출력하는 제2 인버터 게이트를 구비하는 반도체 장치의 패드 신호 검출 회로를 제공한다.
바람직하기는, 상기 제1 NMOS트랜지스터는 상기 제2 NMOS트랜지스터보다 그 폭이 더 크다.
상기 본 발명에 의하여 패드에 인가되는 Vref 전압을 검출할 수가 있어서 Vref 전압을 이용하는 인터페이스들을 반도체 장치에 연결하여 사용할 수가 있다.
이하, 실시예를 통하여 본 발명을 상세히 설명하기로 한다.
도 3은 본 발명에 따른 반도체 장치의 패드 신호 검출 회로도이다. 도 3에서 도 1b와 동일한 번호는 도 1b와 동일한 소자를 나타낸다. 도 3에 도시된 회로의 구조를 보면, 반도체 장치(1)에 하나의 패드(11), 하나의 PMOS트랜지스터(31), 제1 NMOS트랜지스터(21)와 제2 NMOS트랜지스터(33), 직렬로 연결된 제1 인버터(35)와 제2 인버터(37)가 배열되어있다. 상기 제1 NMOS트랜지스터(21)의 드레인은 상기 패드에 연결되고 게이트는 Vdd에 연결되며 소오스는 접지되어있다. 상기 제2 NMOS트랜지스터(33)의 게이트는 상기 제1 NMOS트랜지스터(21)의 드레인에 연결되고 소오스는 접지되어있다. 상기 PMOS트랜지스터(31)의 드레인은 상기 제2 NMOS트랜지스터(33)의 드레인에 연결되고, 게이트는 접지되며, 소오스는 Vdd에 연결되어있다. 제1 인버터 게이트(35)의 입력단은 상기 PMOS트랜지스터(31)의 드레인에 연결되며, 제2 인버터 게이트(37)의 입력단은 제1 인버터 게이트(35)의 출력단에 연결되고 출력단은 패드(11)의 신호를 검출하는 신호인 PDETB에 연결되어있다.
도 3에 도시된 회로의 동작을 설명하기로 한다. 상기 패드(11)에 논리 하이 레벨의 전압 예컨대, Vdd가 입력되면, 제2 NMOS트랜지스터(33)가 도통하여 제1 인버터 게이트(35)의 입력단을 논리 로우 레벨이 되게 한다. 따라서 제2 인버터 게이트(37)의 출력은 논리 로우 레벨이 되어 PDETB는 인에이블된다. 반대로 논리 로우 레벨의 전압 예컨대, Vss가 상기 패드(11)에 입력되면 제2 NMOS트랜지스터(33)는 도통하지않게 되므로 Vdd가 PMOS트랜지스터(31)를 통하여 제1 인버터 게이트(35)에 인가되므로 제2 인버터 게이트(37)의 출력은 논리 하이 레벨이 되어 PDETB는 디세이블된다.
만일 Vref 예컨대, 제2 NMOS트랜지스터(33)의 문턱 전압보다 큰 전압이 상기 패드(11)에 입력되면, 제2 NMOS트랜지스터(33)가 도통한다. 그러면 제1 인버터 게이트(35)의 입력단은 논리 로우 레벨이 되므로 제2 인버터 게이트(37)의 출력은 논리 로우 레벨이 되어 PDETB는 인에이블된다.
여기서, 상기 제1 NMOS트랜지스터(21)는 상기 패드(11)가 외부 장치와 연결되어있지 않을 때 제2 NMOS트랜지스터(33)가 도통하여 PDETB가 인에이블되는 것을 방지하기 위한 것이다. 따라서 패드(11)가 외부 장치와 연결되어있지 않을 때는 제1 NMOS트랜지스터(21)는 제2 NMOS트랜지스터(33)의 게이트에 항상 논리 로우 레벨의 전압을 제공하여 제2 NMOS트랜지스터(33)가 도통되지 않도록 한다. 이와같이 도 3에 따르면, 패드(11)에 Vdd나 Vref가 입력되면 패드 신호 검출 신호인 PDETB가 인에이블되므로 패드(11)에 Vdd나 Vref가 입력되는 것을 검출하게 된다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
상술한 바와 같이 본 발명에 따르면, Vref 전압을 검출할 수가 있다. 따라서 SSTL과 같이 Vref 전압을 이용하는 인터페이스들을 반도체 장치에 연결하여 사용할 수가 있다.

Claims (3)

  1. 외부 장치와 연결하기 위한 반도체 장치의 패드;
    상기 패드에 연결되어 상기 패드의 전압이 기준 전압 이상일 때만 도통하여 감지 신호를 출력하는 스위칭 수단; 및
    상기 스위칭 수단의 출력을 입력으로하여 상기 스위칭 수단의 출력이 논리 로우 레벨일 때만 출력 신호를 인에이블시키는 논리 게이트를 구비하는 것을 특징으로 하는 반도체 장치의 패드 신호 검출 회로.
  2. 외부 장치와 연결하기 위한 반도체 장치의 패드;
    상기 패드에 드레인이 연결되고 전원에 게이트가 연결되며 소오스는 접지된 제1 NMOS트랜지스터;
    상기 제1 NMOS트랜지스터의 드레인에 게이트가 연결되고 소오스는 접지된 제2 NMOS트랜지스터;
    상기 제2 NMOS트랜지스터의 드레인에 드레인이 연결되고 전원에 소오스가 연결되며 게이트는 접지된 PMOS트랜지스터;
    상기 PMOS트랜지스터의 드레인에 입력단이 연결된 제1 인버터 게이트; 및
    상기 제1 인버터 게이트의 출력단에 입력단이 연결되고 출력단으로 패드 신호 검출 신호를 출력하는 제2 인버터 게이트를 구비하는 것을 특징으로 하는 반도체 장치의 패드 신호 검출 회로.
  3. 제2항에 있어서, 상기 제1 NMOS트랜지스터는 상기 제2 NMOS트랜지스터보다 그 폭이 더 큰 것을 특징으로 하는 반도체 장치의 패드 신호 검출 회로.
KR1019960034505A 1996-08-20 1996-08-20 반도체 장치의 패드 신호 검출 회로 KR100207486B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960034505A KR100207486B1 (ko) 1996-08-20 1996-08-20 반도체 장치의 패드 신호 검출 회로
JP09417297A JP3751406B2 (ja) 1996-08-20 1997-04-11 半導体装置のパッド信号検出回路
US08/912,654 US5999021A (en) 1996-08-20 1997-08-18 Pad signal detecting circuit in a semiconductor device for detecting a reference voltage in a high-speed interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960034505A KR100207486B1 (ko) 1996-08-20 1996-08-20 반도체 장치의 패드 신호 검출 회로

Publications (2)

Publication Number Publication Date
KR19980015249A KR19980015249A (ko) 1998-05-25
KR100207486B1 true KR100207486B1 (ko) 1999-07-15

Family

ID=19470136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034505A KR100207486B1 (ko) 1996-08-20 1996-08-20 반도체 장치의 패드 신호 검출 회로

Country Status (3)

Country Link
US (1) US5999021A (ko)
JP (1) JP3751406B2 (ko)
KR (1) KR100207486B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100554112B1 (ko) 1997-05-30 2006-02-20 미크론 테크놀로지,인코포레이티드 256 메가 다이내믹 랜덤 액세스 메모리
US6876248B2 (en) * 2002-02-14 2005-04-05 Rambus Inc. Signaling accommodation
US6897713B1 (en) * 2002-02-14 2005-05-24 Rambus Inc. Method and apparatus for distributed voltage compensation with a voltage driver that is responsive to feedback
CN1291205C (zh) 2002-08-24 2006-12-20 三星电子株式会社 冷柜
US7373561B2 (en) * 2002-10-29 2008-05-13 Broadcom Corporation Integrated packet bit error rate tester for 10G SERDES
US7236894B2 (en) * 2004-12-23 2007-06-26 Rambus Inc. Circuits, systems and methods for dynamic reference voltage calibration
US20080061842A1 (en) * 2006-09-07 2008-03-13 Micron Technology, Inc. Circuit and method for detecting timed amplitude reduction of a signal relative to a threshold voltage
US7560959B2 (en) * 2006-09-18 2009-07-14 Micron Technology, Inc. Absolute value peak differential voltage detector circuit and method
US8418098B2 (en) * 2007-12-28 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Advisory system for verifying sensitive circuits in chip-design
US20130042132A1 (en) * 2011-08-09 2013-02-14 Samsung Electronics Co., Ltd. Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller
US9104420B2 (en) 2011-08-09 2015-08-11 Samsung Electronics Co., Ltd. Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
CN111796976B (zh) * 2020-07-08 2023-06-09 湖南国科微电子股份有限公司 一种usb接口的检测电路以及一种端口检测装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6110319A (ja) * 1984-05-30 1986-01-17 Fujitsu Ltd 出力制御回路
FR2719135B1 (fr) * 1994-04-21 1996-06-28 Sgs Thomson Microelectronics Circuit de limitation de tension avec comparateur à hystérésis.
JP3207680B2 (ja) * 1994-08-30 2001-09-10 株式会社東芝 半導体集積回路

Also Published As

Publication number Publication date
JP3751406B2 (ja) 2006-03-01
KR19980015249A (ko) 1998-05-25
JPH1091301A (ja) 1998-04-10
US5999021A (en) 1999-12-07

Similar Documents

Publication Publication Date Title
KR100309723B1 (ko) 집적 회로 장치
US6127849A (en) Simultaneous bi-directional input/output (I/O) circuit
KR100207486B1 (ko) 반도체 장치의 패드 신호 검출 회로
JP2862744B2 (ja) 半導体メモリ装置のデータ出力バッファ
KR910014955A (ko) 테스트 회로 내장 반도체 메모리
US5440248A (en) Power-saver differential input buffer
US5903179A (en) Data-outputting buffer circuit
JP3287248B2 (ja) 半導体集積回路
US4916337A (en) TTL to CMOS logic level translator
JP3867218B2 (ja) 半導体メモリ素子の感知増幅器インエーブル信号発生回路
US6711079B2 (en) Data bus sense amplifier circuit
KR0177763B1 (ko) 비트라인 프리차아지회로
US6282456B1 (en) Digital audio processor
US5781041A (en) Sense amplifier with low power in a semiconductor device
US6934204B2 (en) Semiconductor device with reduced terminal input capacitance
KR100260396B1 (ko) 전력 소모가 적은 반도체 장치의 출력 버퍼
US5576636A (en) Low power programmable logic arrays
KR100372246B1 (ko) 반도체 메모리 장치의 에코클럭 생성회로 및 방법
KR100209747B1 (ko) 출력버퍼회로
KR0177775B1 (ko) 반도체 메모리 장치의 입출력 드라이버
KR0177777B1 (ko) 반도체 메모리 장치의 입출력 드라이버
JPH08233914A (ja) マイクロコントローラのテスト回路
KR100231430B1 (ko) 반도체 메모리소자의 데이터출력 버퍼회로
KR100244461B1 (ko) 출력 버퍼 회로
KR19990048177A (ko) 공통 입/출력 핀 구조를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960820

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960820

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990324

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990413

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990414

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020318

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030307

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040308

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050310

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060307

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070327

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080401

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090316

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110405

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20120402

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150309