[go: up one dir, main page]

KR960002730B1 - 고능률 부호화 신호 처리 장치 - Google Patents

고능률 부호화 신호 처리 장치 Download PDF

Info

Publication number
KR960002730B1
KR960002730B1 KR1019920009532A KR920009532A KR960002730B1 KR 960002730 B1 KR960002730 B1 KR 960002730B1 KR 1019920009532 A KR1019920009532 A KR 1019920009532A KR 920009532 A KR920009532 A KR 920009532A KR 960002730 B1 KR960002730 B1 KR 960002730B1
Authority
KR
South Korea
Prior art keywords
data
circuit
block
decoding
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019920009532A
Other languages
English (en)
Other versions
KR930001740A (ko
Inventor
겐지 시모다
히토시 다케다
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
도시바 오디오 비디오 엔지니어링 가부시기가이샤
오오시마 고타로오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치, 도시바 오디오 비디오 엔지니어링 가부시기가이샤, 오오시마 고타로오 filed Critical 가부시기가이샤 도시바
Publication of KR930001740A publication Critical patent/KR930001740A/ko
Application granted granted Critical
Publication of KR960002730B1 publication Critical patent/KR960002730B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
    • H04N5/9264—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/115—Selection of the code volume for a coding unit prior to coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/14—Coding unit complexity, e.g. amount of activity or edge presence estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/149—Data rate or code amount at the encoder output by estimating the code amount by means of a model, e.g. mathematical model or statistical model
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/15—Data rate or code amount at the encoder output by monitoring actual compressed data size at the memory before deciding storage at the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/18—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a set of transform coefficients
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/37—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability with arrangements for assigning different transmission priorities to video input data or to video coded data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • H04N9/8047—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/806—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal
    • H04N9/8063—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals
    • H04N9/8066—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals with insertion of the PCM audio signals in the vertical blanking interval of the PCM video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/87—Regeneration of colour television signals
    • H04N9/88—Signal drop-out compensation
    • H04N9/888—Signal drop-out compensation for signals recorded by pulse code modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/782—Television signal recording using magnetic recording on tape
    • H04N5/783—Adaptations for reproducing at a rate different from the recording rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)

Abstract

내용 없음.

Description

고능률 부호화 신호 처리 장치
제1도는 본 발명에 따른 고능률 부호화 신호 처리 장치의 부호화 측의 일실시에를 도시하는 블록도.
제2도는 제1도중의 비트율 저감 회로(53)의 구체적인 구성을 나타낸 블록도.
제3도는 제1도중의 저역 부호화 회로(71,76), 고역 부호화 회로(72,75), 부호량 배분 회로(73,74) 및 전송 신호 패킷 회로(81)의 구체적인 구성을 도시하는 블록도.
제4도는 본 발명에 따른 고능률 부호와 신호 처리 장치의 복호측의 일실시예를 도시하는 블록도.
제5도는 제4도중의 비트율 복원 회로(101)의 구체적인 구성을 도시하는 블록도.
제6도는 제1도의 실시예에 있어서 채용하는 데이타 포맷을 도시하는 설명도.
제7도는 제1도의 실시예에 있어서 채용하는 데이타 포맷을 도시하는 설명도.
제8도는 본 발명의 다른 실시예를 도시하는 블록도.
제9도는 제8도의 실시예에 있어서 채용하는 데이타 포맷을 도시하는 설명도.
제10도는 제8도의 실시예에 대응한 복호측의 구성을 도시하는 블록도.
제11도는 본 발명의 다른 실시예를 설명하기 위한 설명도.
제12도는 제11도의 데이타 포맷을 실현하기 위한 구성을 도시하는 블록도.
제13도는 본 발명의 다른 실시예를 도시하는 블록도.
제14도는 제13도의 실시예를 설명하기 위한 설명도.
제15도는 제13도의 실시예를 설명하기 위한 설명도.
제16도는 제13도의 실시예를 설명하기 위한 설명도.
제17도는 제13도의 실시예를 설명하기 위한 설명도.
제18도는 본 발명의 다른 실시예를 도시하는 블록도.
제19도는 제18도의 실시예의 동작을 설명하기 위한 설명도.
제20도는 제18도의 실시예의 동작을 설명하기 위한 순서도.
제21도는 제18도의 실시예의 동작을 설명하기 위한 순서도.
제22도는 제18도의 실시예의 동작을 설명하기 위한 순서도.
제23도는 제18도의 실시예의 동작을 설명하기 위한 순서도.
제24도는 본 발명의 다른 실시예를 도시하는 블록도.
제25도는 본 발명의 다른 실시예를 도시하는 블록도.
제26도는 본 발명의 다른 실시예를 도시하는 블록도.
제27도는 본 발명의 다른 실시예를 도시하는 블록도.
제28도는 제27도의 실시예의 동작을 설명하기 위한 설명도.
제29도는 본 발명의 다른 실시예를 도시하는 블록도.
제30도는 종래의 고능률 부호화 신호 처리 장치를 도시하는 블록도.
제31도는 제30도중의 비트율 저감 회로의 구체적인 구성을 도시하는 블록도.
제32도는 제30도에 있어서 데이타의 기록 포맷을 도시하는 설명도.
제33도는 종래예를 설명하기 위한 블록도.
제34도는 DCT 변환계수를 설명하기 위한 설명도.
제35도는 종래의 고능률 부호화 신호 처리 장치를 도시하는 블록도.
제36도는 매트로블록을 설명하기 위한 설명도.
제37도는 매트로블록을 설명하기 위한 설명도.
제38도는 종래예의 데이타 포맷을 설명하기 위한 포맷을 설명하기 위한 설명도.
제39도는 제35도의 종래예의 데이타 포맷을 설명하기 위한 설명도.
제40도는 제35도의 종래예의 데이타 포맷을 설명하기 위한 설명도.
제41도는 제35도의 종래예의 데이타 포맷을 설명하기 위한 설명도.
제42도는 제35도의 종래예의 데이타 포맷을 설명하기 위한 설명도.
제43도는 에러 정정 부호를 설명하기 위한 설명도.
제44도는 에러 정정 부호를 설명하기 위한 설명도.
* 도면의 주요부분에 대한 부호의 설명
53 : 비트율 저감 회로 71,76 : 저역 부호화 회로
72,75 : 고역 부호화 회로 73,74 : 부호량 배분 회로
77 : 제1전송 순서 패킷 회로 78 : 해더작성·패킷 지시 회로
79 : 제2전송 순서 패킷 회로 81 : 전송 신호 패킷 회로
본 발명은 고능률 부호화 신호 처리 장치에 관한 것이며, 특히 각종 매체에 대해 기록 재생을 하는 기록 재생 장치 등에 적합한 고능률 부호화 신호 처리 장치에 관한 거시다.
근래, 화상의 디지탈 처리가 검토되고 있다. 특히, 화상 데이타를 압축하기 위한 고능률 부호화에 대해서는 표준화를 위해 각종 방식이 제안되고 있다.
고능율 부호화 기술은 디지탈 전송 및 기록 등의 효율을 향상시키기 위해 더욱 작은 비트율로 화상 데이타를 부호화하는 것이다. 이와 같은 고능율 부호화 방식으로서 CCITT(Comite Consultafif International Telegraphique et Telephonique)는 텔레비젼 회의/ 텔레비젼 전화용의 표준화 권고안 H. 261, 컬러정지 화상용의 JPEG(Joint Photographic Experts Group)방식 및 동화상용의 MPEG(Moving Picture Experts Group)방식을 제안하고 있다(닛케이 일렉트로닉스 1990. 10. 15호(NO511)「화상의 고능율 부호화 방식이 단일화」에 상술). 이들 3종류의 제안은 모두 DCT)(이산 코사인 변환)를 기본으로 한 시스템이다.
MPEG 부호화 방식은 소정 매수의 프레임 화상으로 GOP(Group Of Picture)를 구성하고, GOP에 최소한 1매는 포함되는 화상내 부호화 화상을 사용한 예측 부호화에 의해 기록 비율을 저감하도록 하고 있다.
이 MPEG 부호화 방식이 DAT(디지탈 오디오 테이프 레코더) 또는 VTR(비디오 테이프 레코더)에 채용되는 일도 있다. 그러나 MPEG 부호화 방식은 데이타 길이가 가변이므로 화상내 부호화 화상의 트랙내의 기록 위치를 특정할 수 없다. 따라서, 속성 재생 등의 특수 재생시에는 화상내 부호화 화상이 재생되지 않는 일이 있다. 이 경우에는 다른 부호화 데이타가 확실히 재생되었을 경우에도 이들 데이타를 복호할 수 없다.
이것에 대해 동화상용의 부호화 방식으로서 상숭한 MPEG 방식이 아니라 화상내 부호화마을 채용하는 방법도 있다. 제30도는 「AN EXPERIMENTAL STUDY FOR A HOME-USE DIGITAL VTR」(IEEE Vo1. 35, No. 3, Aug 1989)에서 제안된 이 종류의 종래으 고능률 부호화 신호 처리 장치를 나타낸 블록도이다.
제30도에 있어서, 영상 신호는 휘도 신호 Y가 예를들어 주파수 13.5MHz의 샘플링 클록으로 샘플링 되고, 색차 신호 Cr, Cb가 예를들어 주파수 13.5/2MHz의 샘플링 클록으로 샘플링 된다. 이들 신호 Y, Cr, Cb는 메모리(1)에 입력된다. 이 메모리(1)는 입력된 인터레이스 신호를 프레임 구조로 변환하는 동시에, 수평 및 수직 방향의 8×8 화소를 1블록으로 하여 블록 단위의 신호를 비트율 저감 회로(2)에 출력한다.
제31도는 비트율 저감 회로(2)의 구체적인 구성을 나타낸 블록도이다.
비트율 저감 회로(2)의 DCT회로 (3)에는 1블록이 8×8화소로 구성된 신호가 입력되며, DCT회로(3)는 8×8의 2차원 DCT(이사 코사인 변환)에 의해 입력신호를 주파수 성분으로 변환한다. 이것에 의해 공간적인 상관 성분을 삭감 가능하게 된다. 즉, DCT회로(3)의 출력을 버퍼 메모리(4)를 통해 적응 양자화 회로(5)에 주어지며, 적응 양자화 회로(5)에 의해 재양자화 함으로써, 1블록의 신호의 용장도(冗長島)가 저감된다. 이 경우에는 데이타량 평가회로(7)는 DCT회로(3)로부터의 데이타에 의거하여 계수를 발생하고 있으며, 적응 양자화 회로(5)는 이 계수에 의거한 양자화를 하고 있다.
또한 양자화된 데이타는 가변 길이 부호화 회로(6)에 주어지며, 양자화 출력의 통계적 부호량에서 산출한 결과에 의거하여, 예를들면 하프만 부호화 된다. 이것에 의해 출현 확률이 높은 데이타는 짧은 비트가 할당되며, 출현 확률이 낮은 데이타는 긴 비트가 할당되어 전송량이 더욱 삭감된다. 이렇게해서 162Mbps의 데이타는 19Mbps로 압축되어 제30도의 인코더(8)에 주어진다.
하프만 부호화로서는 적응 양자화 회로(5)로부터의 양자화 출력 데이타의 제로가 계속되는 길이(이하, 제로런이라고 함)와 제로 다음에 출현하는 제로가 아닌 값(이하, 비영계수라고 함)을 사용한 2차원 하프만 부호화가 채용된다. 적응 양자화 회로(5)는 저역 성분에서 고역 성분을 향해 순차적으로 데이타를 출력하고 있으며, 이들 일련의 데이타는 제로런의 수(Zrn), 비영계수 코드길이(Amp) 및 비영계수의 데이타 코드로 이루어진 데이타로 변환된다. 그리고 Amp는 비영계수가 몇비트로 표시되는가를 나타내고 있으며, 하기 표 1과 같이 정의된다.
[표 1]
가변길이 부호화 회로(6)는 2차원 하프만 테이블을 가지고 있으며, 양자화 출력의 Zrn 및 Amp에 의해 그 어드레스가 지정된다. 하프만 테이블에는 통계적으로 발생 확률이 높은 데이타에 의해 지정되는 어드레스만큼 짧은 비트수의 코드가 격납되어 있으며, 지정된 어드레스의 하프만 코드를 출력함으로서 하프만 부호화가 행해져서 비트 비율이 저감된다. 가변 길이 부호화 회로(6)는 양자화 출력을 하프만 부호화한 다음, 비영계수의 데이타 코드를 하프만 코드에 부가하여 출력한다. 비영계수 데이타 코드의 코드 길이는 가변 길이이지만 Amp가 판명함으로써 디코드 가능하다.
이처럼 하프만 부호화에 있어서는 Zrn과 Amp를 조합하여 통계적으로 하프만 코드를 할당하고, 복호시에는 Amp를 구하여 비영계수의 데이타 코드를 디코드하도록 되어 있다.
인코더(8)는 에러 정정용의 패리티를 부가하여 채널 인코더(10)에 출력한다. 이 경우, 인코더(8)는 각 블록의 가변 길이 데이타를 동기신호에 동기시킨 고정 길이의 싱크블록으로 변환해서 출력하고 있다. 채널 인코더(10)는 인코더(8)의 출력과 음성 처리 회로(9)로부터의 음성 신호를 기록매체의 특성에 따라 기록 부호화하고, 기록 엠프(R/A)(11)에 부여하여 매체(12)상에 기록을 한다. 따라서, 제32도에 나타낸 바와 같이, 각 블록의 데이타는 동일 데이타 길이의 싱크 블록으로 변환되어 기록된다.
한편, 재생시에는 기록 매체(12)로부터의 재생 신호는 재생 엠프(H/A)(13)를 통해 검출기(14)에 주어진다. 검출기(14)는 재생 신호의 비트 클록을 검출하여 기록 데이타를 복호하고, 시간축을 보정하는 TBC 처리 등을 한 다음에 디코더(15)에 출력한다. 디코더(15)는 기록 및 재생시에 발생한 랜덤 에러 및 버스트 에러 등의 에러를 정정 부호를 사용하여 정정하고, 비트율 디코더(16)에 부여한다. 비트율 디코더(16)는 디코더(15)로부터의 가변 길이 부호를 복호하고, 역 양자화 처리 및 역 DCT처리를 하여 원래의 정보를 복원한다. 이 경우에는 재 양자화 프로세스에 의해 비가역 압축처리로 되고 있고 약간의 왜곡이 발생한다. 비트율 디코더(16)에 의해 복호된 데이타는 메모리(17)에 주어져서 입력과 동일 포맷으로 변환되어 출력된다. 그리고 음성 처리 회로(18)는 검출기(14)로부터의 음성신호를 음성 처리하여 출력하고 있다.
이처럼, 부호화 데이타는 기록시에 고정 길이의 싱크 블록 단위로 기록되어 있으며, 화면과 기록 위치와는 대응하며, VTR 등의 특수 재생도 어는 정도 가능해진다. 그러나 이 방법으로는 압축 효율이 낮다고 하는 결점이 있다.
또, 1989년 전기 통신 학회 춘계 전국대회 D-159에서 제안된 「고체 전자 스틸 카메라용 레이트 적응형 DCT 부호화 방식」에 있어서는 단위 기록 시가의 부호량을 일정 범위로 제한하여 기록하는 예가 개시되어 있다. 제33도는 이 제안을 설명하기 위한 회로도이다.
입력단자(21)를 통해 입력된 8×8화소의 1블록의 신호는 DCT회로(22)에 의해 DCT된 다음, 스캔 변환회로(23)에 주어진다. DCT회로 (22)의 출력은 제34도에 나타낸 것처럼 수평 및 수직방향의 저역 성분에서 고역 성분으로 순서대로 배열되어 있다. 스캔 변환회로(23)는 DCT변환 계수의 수평 및 수직 방향의 저역 성분에 정보가 집중하는 것에서 제34도의 번호로 나타낸 것처럼 수평 및 수직 방향의 저역 성분에서 고역 성분을 향해 지그재그로 주사하여 DCT 변환 계수를 양자화 회로(24)에 출력하고 있다. 그리고 제34도의 번호 0의 부분은 DC성분(직류성분)을 나타내며, 그 값은 전체 변환 계수의 평균치로 되어 있다. 다른 부분은 AC 성분(교류 성분)이다.
한편, 입력 단자(28)를 통해 입력 화상의 정보량을 나타내는 파라미터 α가 승산기(26)에 입력되어 있다.
승산기(26)는 DCT회로(22)로부터의 변환 계수의 주파수 서분마다 미리 설정된 기본 양자화 폭의 정보가 Q테이블(27)에서 주어지며, 이 정보에 파라미터 α를 곱하여 리미트 회로(25)를 통해 양자화 회로(24)에 출력한다. 양자화 회로(24)는 DCT 변환 계수를 양자화 한다. 그리고, 리미트 회로(25)는 부호화 효율과 Q테이블(27)의 데이타에 의거하여 최소 양자화 폭을 제한하고 있으며, 양자화 회로(24)는 리미트 회로(25)의 출력에 의해 주파수 성분마다의 양자화 폭이 수정되어, 부호화 비율이 제어되고 있다.
또한 본건 출원인은 특원편 2-404811호 명세서에 있어서「화상 부호화 방식」을 제안하여 제33도의 출력단자(30)에 나타난는 데이타를 고장 길이화 하고 있다. 제35도는 이 제안을 설명하기 위한 블록도이다.
입력 단자(31)에는 제36도에 나타낸 매크로 블록의 신호가 입력된다. 제36도에 나타낸 것처럼 1프레임 화면의 유효 화소수는 샘플링 주파수가 4fsc(fsc는 색부 반송파 주파수)일 경우에는 대략 수평 768화소×수직488개이다. 색차 신호 Cr, Cb에 있어서는 수평 방향의 샘플링 비율은 1/2인 2fsc이다. 따라서 8×8의 2개의 휘도 블록 Y1, Y2가 샘플링 되는 기간에 색차신호 Cr, Cb는 8×8의 1개의 블록이 샘플링 된다. 이들 4개의 블록 Y1,Y2,Cr,Cb에 의해 매크로 블록을 구성한다. 이 매크로 블록의 데이타는 버퍼 메모리(32)를 통해 DCT회로(33)에 입력되어 DCT되고, 다시 야자화 회로(34)에 의해 양자화 되어 제33도와 같은 양자화 출력이 얻어진다
제37도는 1매크로 블록의 데이타 포맷을 설명하기 위한 설명도이다. 제37a도 내지 d도는 각기 각 블록 Y1,Y2,Cb,Cr의 양자화 출력을 4×4매트릭스 모양으로 나타내고 있다. 그리고, 설명의 편의상, 각 블록의 데이타 A 내지 D가 종료하기까지 제로 데이타는 발생하지 않는 것으로 한다.
제37a도 내지 d도에 나타낸 것처럼 각 블록 Y1,Y2,Cb,Cr은 각기 저역 성분 DA,DB,DC,DD와 고역성분 A1 내지 A4, B1 내지 B5, C1 내지 C8, D1 내지 D3와의 데이타로 구성되어 있고, 이들 데이타 이외는 모두 0이다. 고역 성분에 대해서는 각 블록의 첨자의 번호순으로 데이타를 전송하고 있다.
즉, 제38a도 내지 e도에 나타낸 것처럼 휘도 블록 Y1은 데이타 A1,A2,A3,A4의 순으로 전송되며, 휘도 블록 Y2는 데이타 B1,B2…의 순으로 전송되고, 색차 블록 Cb의 데이타는 C1, C2, …의 순으로 전송되고, 색차 블록 Cr의 데이타는 D1, D2,…의 순으로 전송된다. 각 블록의 최후에는 블록의 데이타 종료를 나타내는 코드 EOB가 배열된다. 이들 각 블록 데이타가 순차적으로 배열되어, 제38e도에 나타낸 것처럼 1매크로 블록의 데이타가 전송된다. 매트로 블록의 데이타의 종료는 코드 EOM에 의해 표시된다.
그리고 색차 블록 Cr의 종료 코드 EOBD를 생략하여, 코드 EOM을 겸용할 수도 있다. 각 매크로 블록의 선두에는 제39도에 나타낸 것처럼 그 매크로 블록의 부호량을 나타내는 부호량 데이타 L을 부가한다.
양자화 회로(34)의 양자화 출력은 주파수 분할되어, 저역 성분은 저역 부호화 회로(35)에 의해 부호화 되고, 고역 성분은 고역 부호화 회로(36)에 의해 부호화 된다. 저역 및 고역 부호화 회로(35),(36)로부터의 부호화 데이타는 각기 버퍼 메모리(37),(38)를 통해 멀티플렉서(이하, MUX라고 함)(39)에 주어져서 시분할 다중화 된다. 제40a,b도는 다중 방법을 설명하기 위한 설명도이다. 제40a도는 부호량 데이타 L다음에 저역 성분 및 고역 성분을 순차 배열한 것이며, 제40b도는 부호량 데이타 L앞에 저역 성분을 배치하고, 뒤에 고역 성분을 배치한 것이다.
MUX(39)의 출력은 팩 회로(40)에 주어져서 싱크 블록 단위로 매트로 블록 어드레스(MBA) 및 매크로 블록 포인트(MBP)가 부여된다. 제41도는 이 상태를 나타낸 설명도이다. 매크로 블록 어드레스는 매크로 블록이 화면상의 어느 위치의 데이타인지, 즉 1프레임 또는 1필드내에서의 순서를 나타내고 있으며, 예를들어 동기 신호 다음에 부가된다. 이 매크로 블록 어드레스에 이어서 매크로 블록 포인터를 부가하고, 이어서 제39도의 부호량 데이타 L 및 매크로 블록을 화상 부호화 데이타 섹터에 배열한다. 화상 부호화 데이타 섹터는 54바이트 단위로 구획되어 있고, 제42도에 나타낸 것처럼 매트로 블록은 화상 부호화 데이타 섹터의 도중에서 개시되어거나 종료된다. 매트로 블록 포인터는 매크로 블록이 화상 부호화 데이타 섹터의 어느 바이트 위치에서 개시되었는지를 나타내고 있다. 따라서 팩회로(40)로부터는 프레임내에서 고정 길이화된 부호화 데이타가 출력된다.
그리고 제41도의 1싱크 계열의 포맷에 있어서는 에러 정정 부호로서, 리드·솔로몬 부호(R·S 부호)의 2개의 C1계열(61,57)에 패리티 P가 부가되어 있다. 자기 기록계에 있어서의 에러 정정 부호로서는 특개소 54-32240호 공보의「에러 정정 장치」, D-1 디지탈 VTR, D-2 디지탈 VTR 또는 DAT 등에서 채용되어 있는 것처럼 리드·솔로몬 부호가 많이 이용되고 있다. 예를들면 D-1 규격에서는 C1계열(64,60), C2계열 (32,30)의 부호가 채용되고, D-2 규격에서는 C1계열(93,85), C2계열(68,64)의 부호가 채용되며, DAT에서는 C1계열(32,28), C2계열(32,26)의 부호가 채용되고 있다.
제43도는 D-1 규격을 설명하기 위한 설명도이며, 제44도는 VTR의 기록 트랙으 기록 상태를 나타낸 설명도이다.
C1 계열에서는 60개의 데이타에 대해 4개의 정정부호 p,q,r,s가 할당되어 있다. 또, C2계열에서는 30개의 데이타에 대해 2개의 정정 부호 P, Q가 할당되어 있다. 또, 제44도에 나타낸 것처럼 VTR의 1트랙에는 제43도의 데이타가 복수개 연속해서 기록되어 있다. 그리고 1싱크 블록에는 n(n≥1)개의 C1계열의 부호가 설치되어 있다.
이처럼 이 예에서는 변환 계수의 주파수 성분별로 분류하고, 저주파수 성분의 부호화 데이타를 각 매크로 블록의 기준 위치에 배열하고, 다시 정수개의 동기 정보를 갖는 싱크 블록마다 매크로 블록 포인터와 화면상의 위치를 나타내는 매크로 블록 어드레스를 배열한다. 또한 부호량 데이타 L을 부가함으로써, 매크로 블록의 총부호량을 파악하여 프레임내에서 고정 길이화 하도록 하고 있다. 매크로 블록 어드레스 및 매크로 블록 포인터에 의해 각 매크로 블록과 화면상의 위치와의 대응이 가능하다.
그러나, 각 매크로 블록은 가변 길이 부호화 되어 있기 때문에 에러의 전파의 영향이 크다고 하는 결점이 있다. 예를들면 자기기록 재생 장치처럼 에러가 비교적 빈번하게 발생하는 매체를 사용하여 기록재생할 경우, 특히 에러가 확실하게 발생하는 속성 재생 등의 특수 재생을 할 경우에는, 복호가 곤란해진다. 또 에러를 정정할 수 없었을 경우의 에러 수정에 대해서도 유효한 수단이 존재하지 않는다고 하는 문제점이 있었다.
또한 더빙처리 및 편집처리 등과 같이 반복 부호화를 할 경우에는, 각 양자화 처리에 있어서 블록의 비트 배분이 변화해 버리기 때문에 디지탈 전송이더라도 각 부호화 마다 오차가 크게 되어 버리는 문제점도 있었다.
이처럼 상술한 종래의 고능률 부호화 신호 처리 장치에 있어서는 에러 전파의 영향이 매우 커서 복호 불가능으로 되는 일도 있으며, 또 효과적인 에러 수정의 수단도 없다고 하는 문제점이 있고, 다시 반복 부호화를 하면 각 블록 데이타에 대한 비트 배분이 변화하는 것으로 해서 부호화 마다 오차가 커진다고 하는 문제점도 있었다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로서 에러 전파의 영향을 저감시키는 동시에, 효과적으로 에러를 수정하고, 다시 반복 부호화에 수반하는 신호의 열화를 저감시킬 수 있는 고능률 부호화 신호처리 장치를 제공하는 것을 목적으로 한다.
본 발명의 청구항 1에 의한 고능률 부호화 신호 처리 장치는 데이타 압축을 위해 1화면내의 소정의 블록 단위로 데이타를 주파수 변환하고 변환 계수를 출력하기 위한 데이타 압축 수단과, 상기 데이타 압축 수단으로부터의 변환 계수의 저역성분을 부호화하기 위한 저역 성분 부호화 수단과, 상기 데이타 압축 수단으로부터의 변환 계수의 고역 성분을 부호화하기 위한 고역성분 부호화 수단과, 상기 저역 성분 부호화 수단으로부터의 데이타를 소정 주기로 출력하기 위한 제1전송 순서 패킷 수단과, 상기 고역 성분 부호화 수단으로부터의 데이타에 대해 소정의 순서화를 실행하여 상기 데이타를 출력하기 위한 제2전송 순서 패킷 수단을 구비한다.
본 발명의 청구항 2에 의한 고능률 부호화 신호 처리 장치는 입력된 가변 길이 데이타를 복호하기 위한 가변 길이 데이타 복호 회로와, 상기 가변 길이 데이타 복호 회로에서 복호 불능인 데이타를 검출하고, 복호 출력이 유효인지 무효인지의 여부를 판정하기 위한 복호 에러 검출 회로와, 상기 복호 에러 검출 회로의 판정 결과에 의거한 타이밍으로 상기 가변 길이 데이타 복호 회로의 복호 출력을 소정치로 치환하여 출력하기 위한 치환 수단을 구비한다.
본 발명의 청구항 3에 의한 고능률 부호화 신호 처리 장치는 1화면내의 소정의 블록 단위로 부호화된 입력 데이타를 복화하기 위한 복호수단과, 상기 복호 수단서 복호 불능인 된 데이타를 검출하고, 복호 출력이 유효인지 무효인지의 여부를 판정하기 위한 복호 에러 검출 회로와, 상기 복호 수단의 출력을 유지하기 위한 유지 수단과, 상기 유지 수단으로부터 에러 블록에 인접한 블록의 데이타를 수용하여 에러 블록의 데이타 길이를 추정하고, 상기 복호 에러 검출 회로의 판정 결과에 의거한 타이밍으로 상기 복호 수단에게 다음 블록의 데이타의 복호 개시를 지시하기 위한 데이타 길이 추정 수단을 구비한다.
본 발명의 청구항 4에 의한 고능률 부호화 신호 처리 장치는 1화면내의 소정의 블록 단위로 부호화된 입력 데이타를 복호하기 위한 복호 수단과, 상기 입력 데이타의 에러를 검출하기 위한 에러 검출 수단과, 상기 복호 수단의 출력을 유지하기 위한 지연 수단과, 상기 에러 검출 수단에 의해 지시된 에러 블록의 데이타와 상기 지연 수단으로부터 제공되는 에러 블록에 인접한 블록의 데이타 사이의 상관성을 판단하여 보간 데이타를 발생시키기 위한 보간 신호 발생 수단과, 상기 에러 블록의 데이타를 상기 보간 데이타로 치환하여 출력하기 위한 치환 수단을 구비한다.
본 발명의 청구항 1에 있어서는, 제1및 제2전송 순서 패킷 수단에 의해, 저역 성분과 고역 성분을 분리하여 전송하고 있다. 이때문에 고역 성분에서 발생한 에러는 저역 성분으로 전파하지 않는다. 저역 성분은 소정 주기로 출력되고 있으며, 고역 성분에 에러가 발생해도 저역 성분의 복호가 가능하며, 시각적 열화가 경감된다.
본 발명의 청구항 2에 있어서, 복호 에러 검출 회로는 가변 길이 데이타 복호 회로에서 복호 불능인 데이타가 발생하는 것에 의해 에러를 검출한다. 복호 불능인 에러의 직전 복호 데이타에도 에러가 포함되어 있을 가능성이 있으므로, 복호 에러 검출 회로는 예를들면 복호 불능인 에러의 직전 복호 데이타도 무효로 판정한다. 치환 수단은 복호 에러 검출 회로가 무효로 판정한 데이타를 예를들어 0으로 치환하여 출력한다.
이렇게 해서 복호 에러에 의해 화질이 현저하게 열화하는 것을 방지하고 있다.
본 발명의 청구항 3에 있어서, 유지 수단은 소정의 블록과 시간적, 공간적으로 인접하는 블록의 데이타를 유지한다. 데이타 길이 추정 수단은 유지 수단의 출력이 주어져서 소정 블록의 데이타 길이를 인접 블록의 데이타에서 추정한다. 복호 에러 검출 회로에 의해 복호 에러가 검출되면 데이타 길이 추정 수단은 에러 블록의 데이타 길이를 추정하여 다음 블록의 데이타의 개시 위치를 판단하여 복호 수단에 복호 개시를 지시한다. 이것에 의해, 에러에 의해 복호되지 않는 블록윽 저감할 수 있다.
본 발명의 청구항 4에 있어서, 보간 신호 발생 수단은 유지 수단의 출력이 주어져서 인접 블록 상호간의 상관성을 판단한다. 상관성이 높다고 판단했을 경우에는 보간 신호 발생 수단은 예를들어 인접 블록 상호간의 평균을 구하여 보간 데이타를 발생시킨다. 치환 수단은 구해진 보간 데이타를 에러 블록의 데이타로 치환해서 출력한다.
[실시예]
이하, 도면을 참조하여 본 발명의 실시예를 대해 설명한다. 제1도는 본 발명에 의한 고능률 부호화 신호 처리 장치의 부호화 측의 일실시예를 나타낸 블록도이다.
기록계의 비트율 저감 회로(53)에는 입력 단자(50,51,52)를 각각 통해서 휘도신호 Y 및 색차신호 Cr, Cb가 입력된다. 제2도는 비트율 저감 회로(53)의 구체적인 구성을 나타낸 블록도이다. 입력단자(50)로부터의 휘도신호 Y는 필드 메모리(54)에 주어진다. 필드 메모리(54)는 8×8화소의 블록 단위로 데이타를 DCT회로(55)에 출력한다. DCT회로(55)는 8×8의 2차원 DCT를 실행하여 변환 계수를 프레임 메모리(56)에 출력한다. 프레임 메모리(56)는 변환계수를 순차적으로 지그재그 스캔하여 그 저역 성분으로부터 순차적으로 배열하여 양자화 회로(57)에 출력한다. 양자화 회로(57)는 후술하는 양자화 테이블(61)로부터의 기본 양자화 정보에 의거하여 변환 계수를 양자화 하여 비트율을 저감해서 출력하도록 되어 있다.
한편, 입력단자(51),(52)에는 각각 색차 신호 Cr, Cb가 입력되고, MUX(69)는 색차 신호 Cr, Cb를 시분할 댜중하여 필드 메모리(62)에 부여한다. 필드 메모리(62)는 8×8화소의 블록 단위로 색차 신호 Cb, Cr, Cb,…를 순차적으로 출력한다. 필드 메모리(62)의 출력은 DCT회로(63) 및 프레임 메모리(64)를 통해 양자화 회로(65)에 주어진다. DCT회로(63), 프레임 메모리(64) 및 양자화 회로(65)의 구성은 각각 DCT회로(55), 프레임 메모리(56) 및 양자화 회로(57)의 구성과 같으며, 양자화 회로(65)는 양자화 테이블(68)로부터의 기본 양자화 정보에 의거하여 변환 계수를 양자화 하여 출력하도록 되어 있다.
한편, DCT 회로(55),(63)의 출력은 각각 블록 액티비티 계산회로(58),(66)에도 주어지고 있다. 블록 액티비티 계산회로(58),(66)는 각각 블록마다 정보량 (고정세도 정조량)을 나타내는 블록 액티비티 YBa, CBa를 구하여 프레임 액티비티 계산회로(59)에 출력한다. 프레임 액티비티 계산회로(59)는 휘도신호 Y 및 색신호 C의 프레임 액티비티 YFa, CFa와, 기본 양자화 정보를 조정하기 위한 파라미터와, 1 프레임에 있어서 사용가능한 휘도 신호 Y 및 색신호 C의 배분 비트수 YFb, CFb를 구한다.
파라미터 α는 양자화 테이블(61)(68)로 주어지고, 양자화 테이블(61),(68)로부터온 테이블에 격납되어 있는 기본 양자화 정보에 파라미터 α가 곱셈된 데이타가 양자화 회로(57),(65)에 주어진다. 블록 액티비티 계산회로 (58),(66)로부터의 블록 엑티비티 YBa, CBa는 각각 프레임 지연회로(60),(67)를 통해 출력한다.
프레임 지연회로(60),(67)는 각각 블록 액티비티 YBa,CBa를 지연시킴으로써 시간 조정을 하도록 되어 있다.
제1도에 있어서, 비트율 저감 회로(53)의 휘도계의 양자화 회로(57)의 출력은 저역 부호화 회로(71)및 고역 부호화 회로(72)에 입력된다. 또 색차계의 양자화 회로(65)의 출력은 저역 부호화 회로(76) 및 고역 부호화 회로(75)에 입력된다. 부호량 배분 회로(73)에는 액티비티 YBa, YFa 및 배분 비트수 YFb가 입력 되며, 부호량 배분 회로(74)에는 액티비티 CBa, CFa 및 배분 비트수 CFb가 입력된다. 저역 부호화 회로(71),(76)는 양자화 출력의 저역 성분을 부호화 하여 전송 신호 패킷 회로(81)의 제1전송 순서 패킷 회로(77)에 출력한다. 부호량 배분 회로(73),(74)는 입력된 액티비티 및 배분 비트수의 데이타에 의거하여 고역 성분의 부호화시의 비트수(비트 배분량)를 결정한다. 고역 부호화 회로(72),(75)는 각각 부호량 배분 회로(73),(74)로부터의 데이타에 의거한 비트수와 양자화 출력의 고역 성분을 가변 길이 부호하 하여 해더작성· 패킷 지시 회로(78) 및 제2전송 순서 패킷 회로(79)에 출력하도록 되어 있다.
제1및 제2전송 순서 패킷 회로(77),(79)는 해더작성·패킷 지시회로(78)로 제어되고, 각각 저역 성분의 부호화 출력 및 고역 성분의 부호화 출력을 소정의 순서로 MUX(80)에 출력하도록 되어 있다. 예를들면 저역 성분에 대해서는 일정 순서로 출력하고, 고역 성분에 대해서는 블록 단위 또는 가변 길이 코드별로 순서화 한다. 헤더작성ㆍ패킷지시 회로(78)는 매크로 블록 어드레스 MBA, 매크로 블록 포인터 MBP 및 CRC 부호 등으로 이루어진 헤더 정보를 작성하는 동시에, 패킷의 전송 순서를 지시하기 위한 순서 제어신호를 MUX(80)에 출력한다. 헤더 작성·패킷 지시 회로(78)는 부호화된 데이타의 선두에 동기 신호 및 ID번호도 부여한다.
MUX(80)는 순서 제어 신호로 제어되며, 제1및 제2전송 순서 패킷 회로(77),(79)및 헤더작성·패킷 지시 회로(78)로부터의 데이타를 시분할 다중하여 패리티 부가회로(82)에 출력하도록 되어 있다. 패리티 부가회로(82)는 MUX(80)로부터의 데이타에 소정의 패리티를 부가하여 출력한다.
제3도는 저역 부호화 회로(71),(76), 고역 부호화 회로(72),(75), 부호량 배분 회로(73),(74) 및 전송 신호 패킷 회로(81)의 구체적인 구성을 나타낸 블록도이다.
고역 부호화 회로(72)는 제로런, Amp 산출부(83), 비영 계수 부호화부(84) 및 하프만 부호화부(85)에 의해 구성되어 있다. 제로런, Amp 산출부(83)는 양자화 출력의 교류 성분의 제로런 및 Amp를 구하여 비영 계수 부호화부(84), 하프만 부호화부(85) 및 헤더부(89)에 출력한다. 하프만 부호화부(85)는 제로런, Amp의 조합을 하프만 부호로 변환하여 다중화부(90)에 출력한다. 또, 비영계수 부호화부(84)는 비영 계수를 데이타 코드화하여 다중화부(90)에 출력한다. 그리고, 색차 신호계의 제로런, Amp 산출부(86), 비영계수 부호화부(87) 및 하프만 부호화부(88)의 구성은 각각 휘도 신호계의 제로런, Amp 산출부(83), 비영계수 부호화부(84) 및 하프만 부호화부(85)와 같다.
헤더부(89)는 제로런, Amp 산출부(83), (86)로부터의 데이타에 의거하여, 헤더 정보를 작성하여 다중화부(90)에 출력하도록 되어 있다. 헤더부(89) 및 다중화부(90)는 제1도의 전송 신호 패킷 회로(81) 및 패리티 부가회로(82)를 구성하고 있다. 다중화부(90)는 입력된 데이타를 소정의 순서로 배열하여 패리티를 부가하여, 부호화 출력을 출력한다.
제4도는 복호화측의 일실시예를 나타낸 블록도이다.
예를들면 기록 매체에 기록된 부호화 데이타는 재생시에, 도시하지 않은 복조부에 있어서, 동기 처리, 복조 처리 및 TBC(시간축 보정)처리 등이 행해진 다음에 에러 검출 정정 회로(91)에 입력된다. 에러 검출정정 회로(91)는 입력 데이타의 에러 정정을 하는 동시에, 정정 불능의 에러에 대해서는 에러 플래그를 부가하여 출력하도록 되어 있다. 에러 정정 처리된 데이타는 신호 분리 회로(92)에 출력된다.
신호 분리 회로(92)는 입력된 신호를 저역 신호와 고역 신호로 분리하여 각각 저역 신호 복호 회로(93) 및 가변 길이 데이타 복호 회로(94)에 출력함과 동시에 헤더부를 헤어 신호 디코드 회로(95)에 출력한다.
헤더 신호 디코드 회로(95)는 헤더부를 디코드하여, 헤더 정보의 매크로 블록 어드레스 MBA, 매크로 블록 포인터 MBP 및 코드 길이 L의 데이타를 출력한다. 저역 신호 복호회로(93)는 입력된 신호를 복호하여 직류 성분(DC 성분)을 꺼내고, 휘도 DC 성분을 휘도 성분 재생 회로(99)에 출력하고, 색차 DC 성분을 색차 성분 재생회로(100)에 출력한다.
한편, 가변 길이 데이타 복호 회로(94)는 하프만 디코드부(96), 휘도계의 제로런, Amp 복호부(97) 및 색차계의 제로런, Amp 복호부(98)에 의해 구성되어 있다. 하프만 디코드부(96)는 매크로 블록 어드레스 MBA, 매크로 블록 포인터 MBP 및 코드 길이 L을 참조하여 디코드를 개시한다. 하프만 디코드부(96)는 하프만 코드의 각 블록의 마지막을 나타낸 EOB 또는 매크로 블록의 마지막을 나타내는 ECM 코드를 검출하면, 디코드 처리를 종료하도록 되어 있다. 하프만 디코드부(96)는 입력된 데이타를 제로런과 Amp로 분리하고, 휘도계 및 색차계의 제로런, Amp 복호부(97),(98)에 출력하도록 되어 있다.
제로런, Amp 복호부(97),(98)는 신호 분리 회로(92)의 출력도 입력되어 있으며, 코드 길이를 나타내는 Amp를 사용하여 각 하프만 코드에 각각 대응하는 비영 계수 데이타 코드를 꺼낸다. 제로런, Amp 복호부(97),(98)는 Amp 와 비영 계수 데이타 코드를 조합하여, 비영 계수를 원래의 데이타로 복호하도록 되어 있다.
또한 제로런, Amp 복호부(97),(98)는 제로런 데이타에 의거하여, 고역 성분 데이타(제로 데이타)를 작성하고, 비영 계수와 조합하여 모든 고역 성분을 얻는다. 제로런, Amp 복호부(97)에서 복호한 데이타는 휘도 성분 재생 회로(99)에 출려되며, 제로런, Amp 복호부(98)에서 복호한 데이타는 색차 성분 재생 회로(100)에 출력된다.
휘도 성분 재생 회로(99)는 저역 및 고역의 휘도 데이타를 주파수 신호로 되돌려서 기록시와 같이 저역으로부터의 순차적으로 배열하여 비트율 복원회로(101)에 출력한다. 색차 성분 재생 회로(100)는 저역 및 고역의 색차 데이타를 주파수 신호로 되돌려서 저역으로부터 순차적으로 배열하여 비트율 복원 회로(101)에 출력 한다.
제5도는 비트율 복원 회로(101)의 구체적으로 구성을 나타낸 블록도이다.
휘도 성분 재생 회로(99) 및 색차 성분 재생 회로 (100)의 출력은 각각 역양자화 회로(102),(103)에 주어진다. 또, 헤더 신호 디코드 회로(95)로부터의 파라미터 α는 역양자화 테이블(104),(105)에 주어진다. 역양자화 회로(102),(103)는, 각각 역양자화 테이블(104),(105)로부터 기록시의 양자화 테이블(61),(68)(제2도 참조)에 대응한 데이타가 주어져서, 역양자화를 실행하여, DCT계수 데이타를 복원한다. 이들 DCT계수 데이타는 각각 블록 메모리(106),(107)를 통해 IDCT 회로(108),(109)에 주어진다. IDCT 회로(108),(109)는 각각 입력된 데이타를 역 DCT 변환하여 원래의 주파수축으로 되돌려서 프레임 메모리(110),(111)에 출력한다. 프레임 메모리(110),(111)는 복호한 불록 데이타를 필드 데이타로 변환하여 출력한다. 프레임 메모리(111)의 출력은 MUX(112)에 입력되며, MUX(112)는 시분할 다중되어 있는 색차 신호 Cr, Cb를 분할하여 촐력하도록 되어 있다.
다음에 이와 같이 구성된 고능률 부호화 신호 처리 장치의 동작에 대해 제6도 및 제7도를 참조하여 설명한다. 제6도 및 제7도는 데이타 포맷을 나타낸 설명도이다.
부호화시에 색차 신호 Cr, Cb는 제2도의 MUX(69)에서 다중화 되어 필드 메모리(62)에 입력된다. 필드 메모리(54),(62)는 입력된 휘도 신호 Y 및 색차 신호 Cr, Cb를 각각 8×8화소의 블록 데이타로 변환하여 DCT 회로(55),(63)에 출력한다. DCT 회로(55),(63)에서는 DCT에 의해 주파수 변환이 행해진다. DCT회로(55),(63)로부터의 DCT 변환 계수는 각각 프레임 메모리(56), (64)에서 지그재그 스캔되어 양자화 회로(57),(65)에 주어지는 동시에, 블록 액티비티 계사회로(58), (66)에도 주어진다. 블록 액티비티 계산회로(58), (66)에 의해 휘도 및 색차 블록 액티비티 YBa,CBa 가 구해져서 프레임 액티비티 계산회로(59)에 주어진다.
프레임 액티비티 계산회로(59)는 프레임 액티비티 YEa, CFa, 배분 비트수 YEb, CFb 및 파라미터 α를 구한다. 파라미터 α는 양자화 테이블(61),(68)에 주어져서 각 양자화 테이블(61), (68)의 데이타가 파라미터 α에 의거해서 변환되어 각각 양자화 회로(57), (65)에 주어진다. 양자화 회로(57), (65)는 양자화 테이블(61), (68)의 출력에 의거하여, DCT 변환계수를 양자화 하여 비트율을 저감한다.
제3도에 나타낸 것처럼 양자화 회로(57)의 출력을 저역 부호화 회로(71) 및 제로런, Amp 산출부(83)에 입력되며, 양자화 회로(65)의 출력은 저역 부호화회로(76) 및 제로런, Amp 산출부(86)에 입력된다. 저역 부호화 회로(71), (76)는 저역 신호 성분을 고정 길이 부호화하여 일시 기억하고, 소정 주기별로 다중화부(90)에 전송한다. 한편, 제로런, Amp 산출부(83), (86)는 양자화 후의 고역 성분 데이타에서 제로런과 Amp를 산출하여 각각 하프만 부호화부(85) 및 비영 계수 부호화부(84)와, 하프만 부호화부(88) 및 비영계수 부호화부(87)에 출력한다.
이 경우, 각 블록의 부호량은 부호량 배분 회로(73),(74)에 의해 제어되고 있다.
하프만 부호화부(85), (88)는 하프만 테이블을 참조하여 제로런 및 Amp의 조합을 대응하는 하프만 부호로 변환한다. 비영 계수 부호화부(84),(87)는 Amp를 사용하여 비영 계수를 코드화 한다. 이들 하프만 부호 및 비영 계수의 데이타 코드는 다중화부(90)에 주어진다. 헤더부(89)는 각 매크로 블록의 코드 길이 L에서 매크로 블록 어드레스 MBA 및 매크로 블록 포인터 MBP를 산출하여 다중화부(90)에 출력한다. 다중화부(90)는 입력된 데이타를 소정의 포맷으로 시분할 다중화하여 출력한다. 제6도는 이 데이타 포맷을 나타내고 있다.
다중화부(90)의 제1전송 순서 패킷 회로(77)(제1도 참조)는 휘도 및 색차 신호의 저역 성분에 대해 순서화를 한다. 한편, 휘도 색차 신호의 고역 성분은 제2전송 수서 패킷 회로(79)에 주어져서 블록 단위 또는 가변 길이 코드별로 순서화 된다. 저역 및 고역 성분과 헤더 정보가 MUX(80)에서 다중화 된다. 이 경우에는 제6도에 나타낸 것처럼 데이타는 프레임 번호 등의 부가 정보를 나타내는 동기 및 ID부(115), 헤더부(116), 저역 성분의 데이타를 나타내는 DC 데이타부(117) 및 고역 성분의 데이타를 나타내는 AC 데이타부(118)에 의해 구성한다.
또한 헤더부(116)는 그 정정 계열에 포함되는 AC 데이타의 선두의 메크로 블록 어드레스를 나타내는 MBA부(119), AC데이타의 개시를 나타내는 MBP부(120) 및 MBA부(119)와 MBP부(120)와의 에러 체크용 코드인 CRC부(121)에 의해 구성하고 있다. 이 헤더부(1169)를 소정 주기로 배열하여 헤더부(116), DC데이타부(117) 및 AC 데이타부(118)로 이루어진 고정 길이의 헤더 블록을 구성한다.
헤더부(116)의 다음에는 DC 데이타부(117)를 배열하고 있으며, DC 데이타부(117)는 1매트로 블록분의 DC 데이타를 나타내는 MD부(122)를 소정수(MD1, MD2, …) 배열한 것이다. 그리고 MD부(122)는 휘도계의 소정의 2블록(Y1,Y2블록)의 DC 데이타 Y1d, Y2d와 색차계의 소정의 2블록(Cb,Dr)의 DC 데이타 Cbd, Crd의 4블록으로 구성하고 있다.
이처럼 본 실시예에서는 DC 데이타부(117)와 AC 데이타부(118)는 완전히 분리해서 배열된다. DC 데이타는 상술한 바와 같이 고정 길이 데이타이며, DC 데이타부(117)에 소정 주기로 기록된다. 제6도에서 DC 데이타부(117)는 헤더부(116)에 계속해서 배열하고 있지만, 헤더부(117)와는 관계없이 소정 주기로 배열해도 된다.
한편, AC 데이타부(118)의 AC 데이타는 가변 길이 부호 데이타이다. 제7도에 나타낸 것처럼, AC 데이타부(118)는 1매크로 블록의 AC 데이타를 나타내는 MA부(125)가 복수개(MA1,MA2…) 배열된 것이다. 각 MA부(125)의 배열 수는 헤더부(116)의 길이와 각 매크로 블록의 부호길이에 의해 변화한다. AC 데이타부(118)의 최후의 MA부(125)는 그 후반의 데이타가 다음의 헤더 블록의 MA부에 삽입되는 일도 있다.
MA부(125)는 매크로 블록의 AC 데이타 길이를 나타내는 L부, Y1 블록의 하프만 코드를 나타내는 Y1h, 이 하프만 코드의 종료를 나타내는 종료 코드 EOB부, Y2 블록의 하프만 코드를 나타내는 Y2h부, 이 하프만 코드의 종료를 나타내는 종료 코드 EOB부, Cb 블록의 하프만 코드를 나타내는 Cbh부, 그 종료를 나타내는 종료 코드 EOB부, Cr 블록의 하프만 코드를 나타내는 Crh부, 그 종료를 나타내는 종료 코드 EOB부, 매크로 블록의 하프만 코드의 종료를 나타내는 종료 코드 EOM부, Y1, Y2 블록의 비영 계수 데이타 코드를 나타내는 Y1k부, Y2k부, Cb, Cr 블록의 비영 계수 데이타 코드를 나타내는 Cbk, Crk부에 의해 구성되어 있다. 각 하프만 코드부에는 각데이타에 대응한 하프만 코드 hc1, hc2, …hcn이 삽입된다.
또한 각 비영 계수 데이타 코드부에는 각 비영 계수 데이타 코드 kc1, kc2,…,kcn이 삽입된다.
한편, 복호측에 있어서는 제4도에 나타낸 것처럼 부호화된 데이타(재생데이타)는 에러 검출 정정 회로(91)에 의해 에러 정정되어 신호 분리회로(92)에 주어진다. 신호 분리 회로(92)는 입력 데이타를 저역 성분의 데이타, 고역 성분의 데이타 및 부가 정보로 분리하여 출력한다. 저역 성분의 데이타는 복호된 다음 휘도 성분과 색차 성분으로 분리되어 각각 휘도 성분 재생 회로(99) 및 색차 성분 재생 회로(100)에 주어진다.
한편 부가 정보는 헤더 신호 디코드 회로(95)에 입력되어 디코드되고, 고역성분의 데이타는 가변 길이 데이타 복호 회로(94)에 입력되어 디코드 된다. 헤더 신호 디코드 회로(95)는 부가 정보에서 매크로 블록 어드레스 MBA, 매크로 블록 포인터 MBP 및 코드길이 L의 데이타를 얻어 하프만 디코드부(96)에 출력한다. 하프만 디코드부(96)는 이들 데이타에 의거하여 디코드를 개시하고, EOB 또는 EOM부를 검출함으로써 디코드 처리를 종료한다. 하프만 디코드부(96)로부터는 각 블록의 제로런 및 Amp가 출력되어, 휘도계 및 색차계의 제로런, Amp 복호부(97),(98)에 주어진다. 제로런, Amp 복호부(97),(98)는 Amp를 사용하여 하프만 코드의 비영 계수 데이타 코드를 분리하고, 다시 Amp와 비영 계수 데이타 코드를 조합하여 비영 계수를 구한다. 또, 제로런 데이타에 의거하여 고역 성분 데이타(제로 데이타)를 작성하고, 고역 성분의 모든 데이타를 복호한다. 이들 데이타는 휘도 성분 재생 회로(99) 및 색차 성분 재생 회로(100)에 주어진다.
휘도 성분 재생 회로(99) 및 색차 성분 재생 회로(100)는 각각 저역 및 고역의 휘도 데이타 또는 색차 데이타를 주파수 신호로 되돌려서 기록시와 같이 저역으로부터 순차적으로 배열하여 비트율 복원 회로(101)에 출력한다. 제5도에 나타낸 것처럼 비트율 복원 회로(101)의 역양자화 회로(102),(103)는 각각 역양자화 테이블(104),(105)의 출력에 이거하여 영양자화를 실행하여, DCT 계수 데이타를 복원한다. 이들 DCT 계수 데이타는 각각 블록 메모리(106), (107)를 통해 IDCT회로 (108),(109)에 주어져서 약 DCT 변환된다. 프레임 메모리(110), (111)는 복호한 블록 데이타를 필드 데이타로 변환한다. 프레임 메모리(111)의 출력은 MUX(112)에 입력되고, 시분할 다중되어 있는 색차 신호 Cr, Cb는 분할되어 출력된다.
이처럼 본 실시예에 있어서는 전송 신호 패킷 회로(81)에 의해 부호화시에 고역 성분의 하프만 부호와 비영 계수 데이타 코드를 분리해서 기록하고 있다. 종래는 하프만 부호와 비영 계수 데이타 코드가 연속해서 배열하고 있었던 것으로 해서 하프만 부호에 에러가 발생하면 그 이후의 모든 데이타가 재생 불능으로 되고 있었지만, 본 실시예에서는 분리 기록함으로써 에러 전파를 저감할 수 있다.
제8도는 본 발명의 다른 실시예에 의한 고능률 부호화 신호 처리 장치의 부호화 측을 나타내는 블록도이다. 제8도는 제1도중의 고역 부호화 회로(72),(75) 및 제2전송 순서 패킷 회로(79)에 해당하는 부분만을 기재하고 있지만, 다른 부분으로 구성은 제1도와 같다.
먼저, 제9도를 참조하여 본 실시예의 데이타 포맷을 설명한다. 제9도는 제37도에 대응한 것이다. 상술한 바와 같이 이전 실시예에서는 양자화 출력의 각 블록의 데이타를 저역부터 순서대로 배열하고, 각 블록 Y1, Y2, Cb, Cr별로 데이타를 순차적으로 전송하고 있다. 이것에 대해 본 실시예에 있어서는 매크로 블록을 구성하는 전체 블록 Y1, Y2, Cb, Cr에 대해 저역 성분부터 순서대로 전송하도록 되어 있다. 즉 제9도에 나타낸 것처럼 각 블록의 가장 저역의 데이타 A1, B1, C1, D1(제37도 참조)을 순차적으로 배열하고, 이어서 데이타 A2, B2, C2, D2를 순차적으로 배열한다. 이하 마찬가지로 전체 블록의 저역 성분이 고역 성분 보다도 먼저 전송되도록 되어 있다.
제8도에 있어서 비트율 저감 회로(제1도 참조)로부터의 양자화 출력의 휘도 성부의 고역 신호는 가변 길이 코드화 회로(130)에 입력되며, 색차 신호의 고역 신호는 가변 길이 코드화 회로(131)에 입력된다. 가변 길이 코드화 회로(1300, (131)는 제로런 및 Amp를 구하고, 하프만 코드와 비영 계수 데이타 코드를 작성한다. 가변 길이 코드화 회로(130),(131)는 각기 작성한 데이타를 Y1용 버퍼(132), Y2용 버퍼(133) 및 Cb용 버퍼(134), Cr용 버퍼(135)에 출력한다. 매크로 블록을 구성하는 휘도 블록 Y1,Y2 및 색차 블록 Cb, Cr 중 Y1 블록의 신호가 입력되는 기간에는 Y1용 버퍼(132)가 그 가변 길이 데이타를 기억한다.
마찬가지로 Y2 블록 계산시에는 계산결과는 Y2용 버퍼(133)가 기억한다. 또 색차계에 대해서도 마찬가지로 가변 길이 코드화 회로(131)의 출력은 각기 Cb용 버퍼(134) 및 Cr용 버퍼(135)에 격납된다. 이렇게 해서 하나의 매크로 블록의 데이타는 버퍼(132) 내지 (135)로 분리해서 격납된다.
각 버퍼(132) 내지 (135)의 출력은 스위치(136)를 통해 출력된다. 스위치(136)는 스위치 선택 회로(137)에 의해 제어되어, 버퍼(132) 내지 (135)의 출력을 선택적으로 출력하도록 되어 있다. 스위치 선택 회로(137)에는 헤더 정보가 입력되고 있으며, 스위치 선택 회로(137)는 헤더 정보를 삽입하는 기간에는 스위치(136)에 버퍼(132) 내지 (135)를 선택시키지 않게 하고 있다. 스위치 선택회로 (137)는 각 블록의 양자화 출력별로 스위치(136)를 전환한다. 이것에 의해 버퍼(132),(133),(134),(135),(132), …의 순으로 데이타가 독출되어 MUX (80)(제1도 참조)에 출력된다. 스위치(136)의 출력은 MUX에서 헤더 정보 및 저역 성분의 데이타에 다중되어, 패리티가 부가되도록 되어 있다.
스위치(136)의 출력은 EOB 검출 회로(138)에도 주어지고 있다. EOB 검출 회로 (138)는 종료 코드 EOB를 검출하면, 검출 신호를 스위치 선택 회로(137)에 출력한다. 각 블록의 코드수가 다른 것으로 해서 코드 EOB를 검출함으로써, 독출이 종료된 버퍼를 판단하도록 되어 있다. 스위치 선택 회로(137)는 검출 신호에 의해 독출이 종료된 것이 표시된 버퍼에 대해서는 스위치(136)를 제어하고, 이후 이 버퍼를 선택시키지 않도록 하고 있다.
제10도는 복호측의 구성을 나타낸 블록도이다. 제10도는 제4도의 가변길이 데이타 복호 회로(94)에 해당하는 부분만을 기재하고 있지만, 다른 부분의 구성은 제4도와 같다.
신호 분리 회로(92)(제4도 참조)로부터의 고역 신호는 m비트 시프트 레지스터(140) 및 어드레스 추출 회로(141)에 입력된다. m비트 시프트 레지스터(140)는 가변 길이 데이타를 추출하기 위한 버퍼로서 가능하다. m비트 시프트 레지스터(140)의 출력은 스위치(142)를 통해 하프만 테이블(143),(144)에 주어진다. 하프만 테이블(143),(144)은 EOB 코드를 검출하여 EOB 검출신호를 선택 제어회로(145)에 출력하는 동시에, 데이타 길이를 나타내는 데이타 길이 지시신호를 어드레스 추출회로(141)에 출력하도록 되어 있다.
어드레스 추출회로(141)는 데이타 길이 지시 신호에 의거하여 입력된 가변 길이 데이타의 위치를 산출하고, m비트 시프트 레지스터(140)에 데이타 위치를 지시하도록 되어 있다. 선택 제어회로(145)는 어드레스 추출회로(141)의 출력 및 EOB 검출 신호에 의거하여 가변 길이 데이타가 길이 휘도 성분인지 색차 성분인지를 판단하여 스위치(142)를 전환 제어한다. 이것에 의해 휘도 성분은 하프만 테이블(143)에 입력되며, 색차 성분은 하프만 테이블 (144)에 입력되게끔 되어 있다.
하프만 테이블(143), (144)는 하프만 코드를 디코드하여, 각 블록의 고역 성분을 블록 데이타 작성 회로(146) 내지 (149)에 출력한다. 블록 데이타 작성 회로(146) 내지 (149)는 각기 Y1, Y2, Cb, Cr 블록의 블록 데이타를 작성하여, 휘도 성분 재생 회로(99) 및 색차 성분 재생 회로(100)(제4도 참조)에 출력하게끔 되어 있다.
다음에 이처럼 구성된 고능률 부호화 신호 처리 장치의 동작에 대해 설명한다.
부호화측에 있어서는 가변 길이 코드화 회로(130),(131)에 의해 하프만 코드 및 비영 계수 데이타 코드가 작성된다. Y1, Y2, Cb, Cr 블록의 가변 길이 데이타는 각기 버퍼(132) 내지 (135)에 주어진다. 스위치 선택 회로(137)는 스위치(136)를 제어하여 버퍼(132) 내지 (135)를 전환 선택시켜, 각 블록의 저역 성분의 데이타로부터 순차적으로 독출시킨다. 이렇게 해서 제9도에 나타낸 것처럼 데이타 A1, B1, C1, D1, A2,…(제37도 참조)의 순으로 데이타가 독출되어 출력한다.
EOB 검출회로(138)는 각 블록 데이타의 종료를 EOB 코드를 검출함으로써 판단하고 있으며, 스위치 선택 회로(137)는 EOB 코드의 검출 신호가 입력되면 이후 독출의 종료된 블록의 선택을 정지한다. 제37도에서는 Cr블록의 데이타가 길이가 가장 짧고, 제9도에 나타낸 것처럼 Cb블록의 데이타 C4가 독출된 다음의 Cr 블록의 종료 코드 EOBD가 최초로 검출된다. 이어서 Y1 블록의 종료 코드 EOBA도 검출되고, 이후는 Y2, Cb 블록용의 버퍼(133), (134)만이 선택된다. 이후 같은 처리가 반복되어, 전체 블록의 EOB가 검출되면 처리를 종료한다. 그리고, 스위치 선택 회로(137)는 헤더 정보를 삽입하는 기간에는 스위치(136)에 버퍼 (132) 내지 (135)를 선택시키지 않는다.
한편, 복호측에 있어서는 고역 성분의 재생 신호는 m비트 시프트 레지스터(140) 및 스위치 (142)를 통해 휘도계 또는 색차계의 하프만 테이블(143), (144)에 입력된다. 하프만 테이블(143),(144)은 하프만 코드를 디코드 하는 동시에, EOB 코드를 검출하여 EOB 검출 신호를 선택 제어회로(145)에 출력하고, 다시 데이타 길이 지시신호를 어드레스 추출 회로(141)에 출력한다. 어드레스 추출회로(141)는 입력 재생 신호와 데이타 길이 지시 신호에 의거하여 데이타의 위치를 산출하여 m비트 시프트 레지스터(140)에 지시한다. m비트 시프트 레지스터(140)는 이 지시에 의거한 데이타를 스위치(142)를 통해 출력한다. 선택 제어 회로(145)는 EOB 검출 신호에 의거하여 휘도 성분인지 색차 성분인지를 판단하여 스위치(142)를 출력한다. 이렇게 해서 하프만 테이블(143)에는 휘도 블록 Y1, Y2의 데이타가 주어지며, 하프만 테이블(144)에는 색차 블록 Cb, Cr의 데이타가 주어진다. 하프만 테이블(143),(144)에서 디코드된 데이타는 블록 데이타 작성 회로(146) 내지 (149)에 주어진다. 블록 데이타 작성 회로(146) 내지 (149)는 Y1, Y2, Cb, Cr 블록의 고역 성분의 데이타를 작성해서 출력한다.
이처럼 본 실시예에서는, 부호화측에 있어서 버퍼(132) 내지 (135)의 출력을 스위치(136)가 선택함으로써 더욱 저역 성분인 것을 제1의 우선 순위로서 데이타를 배열하고, 복호측에 있어서 m비트 시프트 레지스터(140)를 어드레스 추출회로(141)가 제어함으로써 각 블록별의 데이타를 복원하고 있다. 이것에 의해 각 블록의 저역 성분이 재생 가능하게 되는 확률은 높아진다.
그리고, 휘도계와 색차계의 하프만 코드표가 상이한 일이 있다. 이 경우에는 휘도계와 색차계로 따로따로 순서화를 한다. 제11도는 이 경우의 데이타 포맷을 설명하기 위한 설명도이다. 제11(a)도에 나태낸 것처럼 휘도계에 대해서는 데이타 A1, B1, A2, B2,…의 순으로 배열되며, 제11(b)도에 나타낸 것처럼 색차계에 대해서는 데이타 C1, D1, C2, D2, …의 순으로 배열 된다. 이들 데이타는 제11(c)도에 나타낸 것처럼 휘도계의 데이타(a), 색차계의 데이타(b)의 순으로 배열 되어 출력된다.
제12도는 제11도의 데이타 포맷을 실현하기 위한 구성을 나타낸 블록도이다. 제12도에 있어서 제8도와 동일한 구성요소에는 동일 번호를 붙여 설명을 생략한다.
휘도 신호 및 색차 신호의 고역 성분은 각기 제로런, Amp 산출 회로(151),(152)에 입력된다. 제로런, Amp 산출회로(151), (152)로부터의 제로런, Amp 및 비영 게수의 데이타 코드는 버퍼(132) 내지 (135)에 격납된다. 스위치(153)는 스위치 선택 회로(154)에 제어되어, 버퍼(132) 내지 (135)의 출력을 선택적으로 출력한다. 스위치(153)의 출력은 스위치(155)를 통해 휘도(Y)용 하프만 코드화 회로(156) 및 색차(C)용 하프만 코드화 회로(157)에 출력된다. 스위치 선택 회로(154)는 스위치(155)를 제어하여 휘도 신호를 Y용 하프만 코드화 회로(156)에 부여하고, 색차 신호를 C용 하프만 코드화 회로 (157)에 부여하도록 되어 있다.
하프만 코드화 회로(156), (157)는 입력된 데이타를 하프만 부호로 변환하여 스위치 (158)에 출력한다. 스위치(158)는 스위치선택 회로(154)에 제어되어 휘도계의 하프만 코드와 색차계의 하프만 코드를 전환하여 출력하도록 되어 있다. 스위치 선택 회로 (154)는 각 블록 데이타의 EOB에 의거하여 스위치 (153), (155), (158)의 전환을 제어하도록 되어 있다.
이처럼 구성된 실시예에서는 버퍼(132) 내지 (135)에는 각 블록의 제로런, Amp 및 비영 계수 데이타 코드의 고정 길이 코드가 격납된다. 스위치 선택 회로 (154)에 의해 스위치 (153), (155)가 전환되어, 저역 성분 부터 순서대로 하프만 코드화 회로(156), (157)에 주어진다. 하프만 코드화 회로(156), (157)는 입력된 데이타를 하프만 코드로 변환하여 스위치(158)에 출력하는 동시에, 각 블록의 EOB 신호를 스위치 선택 회로(154)에 출력한다. 이것에 의해 스위치 선택 회로(154)는 스위치(153), (155)를 제어하여 독출이 종료된 버퍼를 선택시키지 않는다. 스위치(158)는 스위치 선택 회로(154)에 제어되어 휘도계의 하프만 코드와 색차계의 하프만 코드를 전환하여 출력한다. 이렇게 해서 제11도에 나타난 포맷의 데이타 열을 얻을 수 있다.
제13도는 본 발명의 다른 실시예에 의한 고능률 부호화 신호 처리 장치의 복호측을 나타내는 블록도이다. 제13도에 있어서 제4도와 동일한 구성 요소에는 동일 부호를 붙여 설명을 생략한다. 제13도에서 기재하고 있지 않은 부분의 구성은 제4도와 동일하다. 부호화 데이타는 에러 검출 정정 회로(91)에 입력된다. 에러 검출 정정 회로(91)는 에러 정정을 하는 동시에, 정정 불능의 에러에 대해서는 에러 플래그를 부가하도록 되어 있다. 신호 분리 회로(92)는 에러 검출 정정 회로(91)로부터의 데이타의 고역 성분을 분리하여 가변 길이 데이타 복호 회로(94)에 출력한다. 복호 에러 검출 회로(161)에는 에러 검출 정정 회로(91)로부터의 에러 플래그 및 헤더 신호 디코드 회로(95)로부터의 매크로 블록 어드레스 MBA 및 매크로 블록 포인터 MBP 등이 입력되며 또, 가변 길이 데이타 복호 회로(94)로부터의 복호 출력 및 데이타 길이 L의 데이타도 입력된다.
복호 에러 검출 회로(161)는 입력된 데이타에서 복호 데이타의 유효/무효의 판정을 하여 판정 신호를 트렁케이트(truncate) 제어 신호 작성 회로 (162)에 출력하도록 되어 있다. 트렁케이트 제어 신호 작성 회로 (162)는 판정 결과에 의거한 타이밍으로 트렁케이트 제어 신호를 뎅타 「0」치환 회로(163)에 부여한다. 데이타 「0」치환 회로(163)는 트렁케이트 제어 신호가 입력되면 가변 길이 데이타 복호 회로(94)로부터의 데이타를 0으로 치환하여 출력하도록 되어 있다.
다음에 이처럼 구성된 실시예의 동작에 대해 제14도 내지 제17도의 설명도를 참조하여 설명한다.
제14(a)도는 매크로 블록의 데이타 포맷을 나타내고 있다. 제14도에서는 부호 길이 데이타 L에 이어서 Y1, Y2, Cb, Cr 블록의 데이타가 순서대로 배열되어 있다. 이들 데이타의 고역 성분은 신호 분리 회로(92)를 통해 가변 길이 데이타 복호 회로(94)에 입력된다. 가변 길이 데이타 복호 회로(94)는 제14(b)도에 나타낸 각 데이타 A1, A2,…를 순차적으로 복호하여 출력한다. 여기서 에러 검출 정정 회로(91)에서 에러 플래그가 출력되는 일 없이, 제14(b)도의 X표를 나타낸 바와 같이, Y2 블록의 데이타 B2까지 디코드가 가능하며, B3 데이타가 디코드 불능인 것으로 한다. 즉, B3 이후의 데이타의 제로런과 Amp 조합이 어느 하프만 코드에도 해당하지 않는 것으로 한다. 이 경우, B3 이후의 데이타에 에러가 발생했는지 또는 B2 이전의 데이타에 에러가 발생했는지 판단할 수 없다. 즉, B2 이전의 데이타에 에러가 발생했을 경우에도 이 부분의 데이타가 다른 하프만 코드로 잘못 판단되고, 이 결과로서 B3를 포함하는 데이타가 복호 에러로 되어 버리는 일이 있다.
이와 같은 이유에서 본 실시예에서는 디코드 불능의 데이타의 직전의 데이타도 무효로 판단한다. 즉, 복호 에러 검출 회로(161)는 B3 데이타의 복호 에러를 검출하면, 데이타 B2를 무효 데이타로 판정하여 판정 신호를 트렁케이트 제어 신호 작성 회로(162)에 출력한다. 트렁케이트 제어 신호 작성 회로(162)는 데이타 B2의 타이밍으로 트렁케이트 제어 신호를 데이타「0」치환 회로(163)에 출력한다. 데이타 「0」치환 회로(163)는 가변 길이 데이타 복호 회로 (94)의 출력이 주어지고 있으며, 트렁케이트 제어 신호에 의해 B2 이후의 데이타를 0으로 하여 출력한다. 제15도는 이 경우의 휘도 블록 Y1, Y2의 데이타를 나타내고 있으며, 제15(b)도에 나타낸 것처럼 휘도 블록 Y2는 저역의 데이타 B1만이 유효한 데이타로서 출력되고 있다.
그리고, 전체 데이타가 디코드 되었을 경우이며, 또한 에러 검출 정정 회로(91)에서 에러 플래그가 출력되지 않았을 경우에는 복호 허가 플래그를 전송하여 보간 등에 사용하도록 해도 된다.
한편, 부호화 데이타의 에러가 에러 검출 정정 회로(91)에 의해 검출되면, 에러 플래그가 출력된 것으로 한다. 제16(b)도의 X표는 에러 플래그가 출력된 것을 나타내고 있으며, 제16(c)도에 나타낸 것처럼, 데이타 A1 내지 A5의 데이타는 정상적인 데이타이다. 이 경우에는 데이타 A1 내지 A5의 신뢰도가 높기 때문에 복호 에러 검출 회로(161)는 에러 플래그 직전의 디코드 출력까지를 유효로 판단하도록 하고 있다. 복호 에러 검출 회로(161)의 판정 결과에 의해 트렁케이트 제어 신호 작성 회로(162)는 트렁케이트 제어 신호를 작성하여 데이타 「0」치환 회로(163)에 출력한다. 이것에 의해 데이타 「0」치환 회로(163)는 제17(a), (b)도에 나타낸 것처럼 데이타 A5 이후의 데이타를 0으로 치환해서 출력한다.
이처럼 본 실시예에 있어서는 에러 플래그가 유무에 의해 디코드 출력의 유효/무효의 판정을 절환하고, 에러 플래그가 발생하고 있지 않은 경우에 디코드 불능일 때에는 디코드 불능의 데이타의 직전의 데이타도 무효로 하여 화질이 열화하는 것을 방지하고 있다. 그리고 양자화 회로의 입력이 작을 경우의 양자화 출력이 0인 것과 마찬가지로, 무효 데이타를 모두 0으로 치환하는 것은 단지 고역 성분이 상실될 뿐이며, 본 실시예에서는 그림의 내용은 판별이 가능하다.
제18도는 본 발명의 다른 실시예에 의한 고능률 부호화 신호 처리 장치의 복호측을 나타낸 블록도이다.
제18도에 있어서 제13도와 동일한 구성 요소에는 동일 부호를 붙여 설명을 생략한다.
본 실시예는 truncate 제어 신호 작성 회로(162) 및 데이타「0」치환 회로(163) 대신, 데이타 길이 추정 회로(165)를 설치한 점이 제13도의 실시예와 다르다. 즉 복호 에러 검출 회로(161)의 출력은 데이타 길이 추정 회로(165)에 입력된다.
그런데, 에러의 발생 위치로서는 데이타 길이 L의 부분, 가변 길이 코드 Y1, Y2, Cr, Cb의 부분 및 종료 코드 EOB의 부분이 3종류를 생각할 수 있지만, 어떤 위치에 발생했을 경우에도, 에러의 선두 이후의 데이타는 디코드 할 수 없다. 따라서 제13도의 실시예에 있어서는 매크로 블록의 데이타 길이 L을 참고로 하여 다음의 매크로 블록의 선두를 검출하고, 다음의 매크로 블록에서 디코드르 재개하도록 하고 있다. 이 경우, 에러가 Y1 블록에만 발생하고 있으며, 다른 블록 데이타는 올바른 경우에도 디코드는 행해지지 않는다.
이것에 대해 본 실시예에서는 근법 블록의 데이타 길이의 상관성을 이용하여 데이타 길이를 추정하고, 각 블록의 개시 위치를 판단하여 디코드하고, 디코드 결과의 좋고 나쁨에 의해 디코드한 데이타의 사용 여부를 결정하고 있다. 데이타 길이 추정 회로(165)는 복호 에러 검출 회로(161)로부터 에러 플래그가 입력되면, 데이타 길이 추정을 하여 다음의 블록 데이타의 개시 위치를 가변 길이 데이타 복호 회로(94)에 지시하도록 되어 있다.
그리고 제19도의 설명도에 나타낸 것처럼 데이타 길이 추정 회로(165)는 인접 매클로 블록의 데이타를 근거로 하여 추정을 하고 있다. 제19도의 부호 1은 에러가 발생한 매크로 블록을 나타내고 있다. 부호 2, 5, 3, 4는 각기 매크로 블록(1)의 상하 좌우의 매크로 블록을 나타내고 있다. 또, 부호 6은 매크로 블록(1)의 1프레임 앞의 동일 위치의 매크로 블록을 나타내고 있다. 이들 매크로 블록(2)~(6)의 최소한 하나의 매크로 블록을 이용하여 데이타 길이를 추정한다.
제20도는 데이타 길이 추정 회로(165)의 논리 판단을 설명하기 위한 순서도이다.
먼저 데이타 길이 추정 회로(165)는 스텝 S1에 있어서 인접 매크로 블록의 데이타 길이 L을 비교한다. 이것에 의해 인접 매크로 블록과의 상관성을 개략 판단한다. 데이타 길이 L이 인접한 모든 매크로 블록 상호간에서 대폭 상이할 경우에는 상관성이 없다고 판단한다. 한편, 데이타 길이 L의 차가 소정의 범위내에 있으면 상관성이 높아 추정 가능하다고 판단한다.
다음의 스텝 S2에 있어서는 각 블록의 데이타 길이(1)를 인접 매크로 블록 상호간에서 비교한다. 데이타 길이(1)의 차가 소정의 범위내이면 상관성이 높아 추정 가능하다고 판정한다. 스텝 S3에서는 인접 매크로 블록상호간에서 각 블록의 데이타 길이(1)가 일치하고 있는지 아닌지를 판정한다. 일치하고 있을 경우에는 에러 블록의 데이타 길이(1)도 동일한 값이라고 판정하여 처리를 스텝 S5에 이행한다. 일치하고 있지 않을 경우는 스텝 S4에서 데이타 길이(1)를 추정한다.
스텝 S4에서는 이미 디코드가 끝난 데이터(앞 프레임의 매크로 블록(6) 및 매크로 블록(2), (3))에서 데이타 길이(1)를 추정한다. 이 경우에는 예를 들어 가중 평균법을 채용한다.
스텝 S5에 있어서는 스텝 S3, S4의 결과에서 에러 블록의 종료 위치(추정 포인트)를 결정한다. 이 경우에는 ±△x 비트 길이의 허용 범위를 설정해도 된다. 다음의 스텝 S6에서는 추정 포인트에 있어서 종료 코드 EOB를 탐색한다. 종료 코드 EOB와 일치하는 데이타를 검출하면(스텝 S 7), 이 데이타를 EOB로 가정하여, 에러 블록의 다음의 블록의 개시 위치를 판단하여 디코드를 개시한다. 2개의 EOB가 검출되었을 경우에는 스텝 S8, S9에서 각 EOB점을 결정하여 디코드를 개시한다. 이 경우에는 2개의 디코드 회로를 준비하여 동시에 디코드해도 되며, 또 시계열적으로 디코드 해도 된다.
다음의 스텝 S10, S11에 있어서는 디코드 에러의 발생 여부를 판단하여 스텝 S12에서 다음의 블록의 개시 위치를 결정한다. 즉, 디코드 하는 매크로 블록의 도중에 에러 플래그가 없는 것을 사전에 확인하는 동시에, 매크로 블록의 디코드가 완전히 종료하여, 디코드 에러가 발생하고 있지 않을 경우에만 디코드한 데이타를 유효로 간주한다. 역으로 디코드 에러가 발생했을 경우에는 디코드 데이타를 무효로 한다.
제21도는 추정 포인트에 복수의 종료 코드 EOB를 검출했을 경우의 처리를 나타내고 있다.
스텝 S15에서는 검출한 종료 코드 EOB의 갯수를 구한다. 다음에 스텝 S16에 있어서는 구해진 갯수를 사용하여 추정 포인트에 가장 가까운 하나의 종료 코드 EOB를 채용한다. 이 종료 코드 EOB의 다음의 데이타에서 디코드를 개시하여 스텝 S17에서 디코드 에러의 유무를 판정한다.
디코드 에러가 발생했을 경우에는 , 디코드 불능으로 판정하며, 에러가 발생하지 않으면 디코드를 속행한다.
다음에 이처럼 구성된 실시예의 동작에 대해 제122도 및 제23도의 설명도를 참조하여 설명한다.
제22도에 나타낸 것처럼, 데이타 길이 L, 휘도 블록 Y1, Y2, 색차 블록 Cb, Cr 및 종료 코드 EOB로부터 매크로 블록이 구성되는데, EOB를 포함하는 각 데이타 길이가 각기 1L, 12, 1b, 1r인 것으로 한다.
제23도의 X표로 나타낸 것처럼, 휘도 블록 Y1에 에러 플래그가 부가되어 있는 것으로 한다. 제23도는 휘도 블록 Y1의 부분을 구체적으로 나타내고 있으며, X표에 의해 에러가 발생하고 있는 것을 나타내고 있다.
복호 에러 검출 회로(161)로 부터 에러 플래그가 데이타 길이 추정 회로(165)에 주어지면, 데이타 길이 추정 회로(165)는 제20도의 순서도에 의거하여 블록 길이(1)를 구한다. 이것에 의해 휘도 블록의 데이타 길이가 11'인 것을 추정하면, 데이타 길이 추정 회로(165)는 휘도 블록 Y1의 선두에서 11'의 위치(추정 포인트) 근방(±△x)에서 종료 코드 EOB를 검색한다. 지금 EOB가 "101"이라고 하고, Y1블록의 종단 근방이 제23도에 나타낸 데이타 배열인 것으로 한다.
추정 포인트 근방에는 EOB 코드와 동일한 2개의 데이타 열이 존재한다. 데이타 길이 추정 회로(165)는 이들 2개의 데이타를 각기 제1, 제2의 EOB로서 가변 길이 데이타 복호 회로(94)에 출력한다. 가변 길이 데이타 복호 회로(94)는 이들 EOB 데이타의 다음의 데이타를 각기 Y2 블록의 선두라고 가정하여, 디코드를 개시한다. 가변 길이 데이타 복호 회로(94)의 디코드 출력은 복호 에러 검출 회로(161)에 주어지고 있으며, 복호 에러 검출 회로(161)는 디코드 에러를 검출하여 데이타 길이 추정 회로(165)에 출력한다. 데이타 길이 추정 회로(165)는 디코드 에러가 발생하고 있지 않는 한쪽의 디코드 출력을 유효한 것으로 판단하여, 이 디코드 출력을 도시하지 않은 휘도 성분 및 색차 성분 재생 회로를 출력한다.
이와같이 본 실시예에 있어서는 데이타 길이 추정 회로(165)가 에러 블록의 데이타 길이를 추정하여, 다음의 블록의 개시 위치를 구하고 있으며, 다음의 블록의 데이타를 디코드 가능하게 할 수도 있어서, 에러의 전파를 억제할 수 있다.
제24도는 본 발명의 다른 실시예에 의한 고능률 부호화 신호 처리 장치의 복호측을 나타낸 블록도이다. 제24도에 있어서, 제4도, 제13도 및 제18도와 동일한 구성 요소에는 동일 부호를 붙여 설명을 생략한다. 본 실시예는 지역 성분의 보간을 가능하게 한 것이다.
본 실시예는 에러 대책 회로(170) 및 버퍼 메모리(175), (176)를 설치한 점이 제4도, 제13도 및 제18도의 실시예와 다르다. 저역 신호 복호 회로(93)의 출력은 에러 대책 회로(170)를 통해 휘도 성분 재생 회로(99)및 색차 성분 재생 회로(100)에 주어진다. 휘도 성분 재생 회로(99)의 출력은 비트율 복원 회로(101) 및 버퍼 메모리(175)에 출력된다. 색차 성분 재생 회로(100)의 출력은 비트율 복원 회로(101) 및 버퍼 메모리(176)에 출력된다. 버퍼 메모리(175), (176)의 출력은 에러 대책 회로 (170)에 주어지게끔 되어 있다.
그런데, DCT 변환 계수의 저역 성분은 블록의 평균치이며, 매우 중요한 데이타이다. 저역 성분은 고정 길이화 또는 에러 전파가 작은 부호화가 실시되어 있는 것으로 하면, 인접한 블록을 이용한 보간이 가능하다. 그러나 화소 단위의 데이타이면 인접 화소의 값에서 용이하게 보간 가능하지만, 블록을 주파수 변환하는 시스템에서는 8×8의 64화소의 평균치에 대한 상관 판정은 매우 곤란하다. 그래서, 본 실시예에서는 저역 성분의 값과 고역 성분의 값을 사용하여, 인접 블록과의 주파수 성분 단위로 비교를 하여 상관 판정함으로써, 보간치를 구하도록 되어 있다.
즉, 에러 검출 정정 회로(91)로부터의 에러 플래그는 에러 대책 회로(170)의 보간 제어 신호 작성 회로(171)에 주어진다. 또, 저역 신호 복호 회로(93)로부터의 저역 신호는 보간 신호 작성 회로(172) 및 지연 회로(173)에 출력된다. 보간 제어 신호 작성 회로(171)는 에러 플래그를 근거로 하여, 에러가 발생한 블록의 데이타를 검출하여, 보간 신호 작성 회로(172)에 에러 블록을 지시한다.
한편, 버퍼 메모리(175), (176)에는 각기 인접 블록의 저역 및 고역 성분의 휘도 데이타와 색차 데이타가 격납되어 있으며, 이들 데이타도 보간 신호 작성 회로(172)에 주어진다.
보간 신호 작성 회로(172)는 인접 블록의 저역 성분의 데이타끼리를 비교하는 동시에, 고역 성분의 각 주파수 성분별로 비교를 한다. 이들 비교 결과에서 인접 블록끼리의 데이타의 경향이 일치했을 경우에는 인접 블록 데이타의 비례 배분에 의해 보간치를 구하고, 경향이 일치하지 않을 경우에는 앞 프레임의 블록 데이타를 그대로 보간치로서 출력한다.
이와 같이 해서 작성된 보간치는 MUX(174)에 주어진다. 한편, 지연 회로(173)는 저역 신호 복호 회로(93)의 출력을 시간 조정하여 MUX(174)에 부여 하게끔 되어 있다. MUX(174)는 보간 제어 신호 작성 회로(171)에 제어되어, 지연 회로(173)로부터의 데이타를 보간 신호 작성 회로(172)로부터의 보간치로 치환하여 휘도 성분 재생 회로(99) 및 색차 성분 재생 회로(100)에 출력하도록 되어 있다.
다음에 이와같이 구성된 실시예의 동작에 대해 설명한다.
에러 검출 정정 회로(91)에서 에러 정정 처리된 데이타는 신호 분리 회로(92)에서 저역 신호와 고역 신호로 분리된다. 저역 신호는 저역 신호 복호 회로(93)에서 복호되어 보간 신호 작성 회로(172) 및 지연 회로(173)에 주어진다. 보간 신호 작성 회로(172)에는 버퍼 메모리(175), (176)에서 인접 블록의 데이타도 입력 되어 있다. 인접 블록으로서는 예를 들어 제19도에 나타낸 윗쪽과 좌측의 블록 데이타(2), (3) 및 앞 프레임의 블록 데이타(6)를 채용한다. 보간 신호 작성 회로(172)는 이들 블록 데이타(2),(3),(6)의 저역 성분을 비교하는 동시에, 고역 성분의 각 주파수별의 비교를 하여, 데이타의 경향을 판단한다. 경향이 일치하고 있을 경우에는 블록 데이타(2),(3),(6)의 비례 배분치를 보간치로서 MUX(174)에 부여하고 불일치의 경우에는 블록 데이타(6)를 보간치로서 MUX(174)에 부여한다. MUX(174)는 지연 회로(173)로부터의 저역 성분의 에러의 부분을 보간 신호 작성 회로(172)로부터의 보간치로 보간해서 출력한다.
이처럼 본 실시예에 있어서는 저역 성분에 에러가 발생했을 경우에도 인접 블록에 의해 보간이 가능하다.
제25도는 본 발명의 다른 실시예를 나타낸 블록도이다. 제25도에 있어서 제24도와 동일한 구성 요소에는 동일 부호를 붙여 설명을 생략한다. 본 실시예는 고역 성분의 보간도 가능하게 한 것이다.
가변 길이 데이타 복호 회로(94)로부터의 디코드 출력은 에러 대책 회로(180)를 통해 휘도 성분 재생 회로(99) 및 색차 성분 재생 회로(100)에 출력되고 있다. 에러 대책 회로(180)의 보간 제어 신호 작성 회로(181)에는 복호 에러 검출 회로(161)의 출력이 주어져 있다. 보간 제어 신호 작성 회로(181)는 보간 신호 작성 회로(182) 및 MUX(184)에 에러 블록을 지시하도록 되어 있다.
보간 신호 작성 회로(182)는 가변 길이 데이타 복호 회로(94)로부터의 디코드 출력이 주어지며, 또, 버퍼 메모리(175),(176)에서 인접 블록의 데이타가 주어지고 있고, 디코드 출력과 인접 블록 데이타와의 비교에서 상관성을 판단한다. 보간 신호 작성 회로(182)는 상관성이 높은 경우에는 인접 블록의 가중 평균에 의해 보간치를 구하고, 상관성이 낮은 경우에는 앞 프레임의 블록 데이타를 그대로 보간치로서 MUX(184)에 출력하도록 되어 있다. 또, 보간 신호 작성 회로(182)는 양자화에 의해 0데이타가 많을 경우에는 보간치로서 0을 설정하게끔 되어 있다.
지연 회로(183)는 데이타 「0」치환 회로(163)를 통해 디코드 출력이 주어지고 있으며, 시간 조정을 하여 MUX(184)에 출력한다. MUX(184)는 보간 제어 신호 작성 회로(181)로 제어되며, 지연 회로(183)로부터의 디코드 출력을 보간 신호 작성 회로(182)로부터의 보간치로 치환하여 휘도 성분 재생 회로(99) 및 색차 성분 재생 회로(100)에 출력하도록 되어 있다.
이처럼 구성된 실시예에서 보간 제어 신호 작성 회로(181)는 에러 플래그 또는 복호 허가 플래그에 의해, 에러가 발생한 블록의 주파수 성분 위치를 지정한다. 보간 신호 작성 회로(182)는 에러 발생 위치보다도 저역 성분의 인접 블록 데이타끼리를 비교하여 상관성을 판단한다. 상관성이 비교적 높을 경우에는 이들 블록 데이타와 동일치 또는 가중 평균치를 보간치로서 MUX(184)에 출력한다. 또, 양자화에 의해 0데이타가 많을 경우에는 보간치로서 0을 설정한다. MUX(184)는 지연회로(183)로부터의 디코드 출력을 보간치로 보간하여 출력한다. 이처럼 본 실시예에 있어서는 저역 성분과 고역 성분의 어느 것에 대해서도 에러 데이타의 보간이 가능하다.
제26도는 본 발명의 다른 실시예를 나타낸 블록도이다. 제26도에 있어서 제25도와 동일한 구성 요소에는 동일 부호를 붙여 설명을 생략한다. 제26도에서는 색차 성분의 회로가 생략되어 있다.
본 실시예는 상관성의 판단에 제19도에 나타낸 블록(2)~(6)의 전부를 사용하여, 저역 및 고역 신호의 동일한 회로에서 하고 있는 점이 제25도의 실시예와 다르다.
즉, 저역 신호 복호 회로(93) 및 가변 길이 데이타 복호 회로(94)의 출력은 휘도 성분 재생 회로(99)에 입력되어 있고, 휘도 성분 재생 회로(99)의 출력은 지연 회로(173)에 주어지는 동시에, 지연회로(187) 내지 (191)을 통해 보간 신호 작성 회로(186)에도 주어진다. 지연 회로(187) 내지 (191)은 서로 다른 지연 시간으로 동작하여, 에러 블록의 상하 좌우 및 앞 프레임의 블록 데이타를 보간 신호 작성 회로(186)에 출력하도록 되어 있다. 보간 신호 작성 회로(186)는 입력되는 모든 블록 데이타를 상관 판단에 사용한다. 보간 신호 작성 회로(186)는 상관 판단에 의거하여, 상하 좌우의 블록 데이타의 가중 평균 또는 앞 프레임의 블록 데이타를 보간 신호로서 MUX(174)에 출력한다.
한편, 보간 제어 신호 작성 회로(185)에는 에러 검출 정정 회로(91)로부터 저역 및 고역의 에러 플래그가 입력된다. 보간 제어 신호 작성회로(185)는 에러 플래그에서 에러 블록을 검출하여 보간 신호 작성 회로(186)를 제어하도록 되어 있다.
이처럼 구성된 실시예에 있어서는 지연 회로(187) 내지 (191)에 의해 에러 블록의 상하 좌우 및 앞 프레임의 블록 데이타가 보간 신호 작성 회로(186)에 입력된다. 이것에 의해 제25도의 실시예에 비해 상관성의 판단이 확실해진다. 다른 작용 및 효과는 제25도의 실시예와 같다.
제27도는 본 발명의 다른 실시예를 나타낸 블록도이다. 제27도에 있어서 제1도 및 제2도와 동일한 구성요소에는 동일 부호를 붙여 설명을 생략한다.
본 실시예는 반복 부호화에 대응한 것이며, 비교 회로(195), 스위치(196) 및 반복(carry-over)회로 (197), (198)를 부가한 점이 제1도 및 제2도의 실시예와 다르다.
제1도 및 제2도의 실시예에 있어서는 프레임 별의 액티비티를 계산하여 비트 배분량 및 양자화의 파라미터 α를 구하고 있다. 따라서 더빙 등과 같은 반복 부호화를 할 경우에는 전회의 부호화시의 파라미터 α 및 비트 배분량과 동일한 값을 사용하지 않으면, 복호시에 정보를 바르게 재현할 수 없다. 그러나, 이들 정보를 모두 전송하면, 정보량이 매우커져 버린다. 그래서 본 실시예에서는 전회의 부호화시의 프레임 액티비티의 정보(이하 전송 액티비티라고 함) YFa, CFs 및 전회의 부호화시의 파라미터 α(이하 전송 α라고 함)를 이용하여 비트 배분량을 구하도록 하고 있다. 이 경우, 블록 액티비티의 정보를 전송하지 않으므로, 비트 배분에 과부족이 생긴다. 본 실시예는 이 점을 고려하고 있으며, 비트 배분에 생긴 나머지를 다음의 블록의 비트 배분 계산에 사용하도록 하고 있다. 프레임 선두의 각 블록에서는 비트 배분에 여유가 없으므로, 비트 배분의 나머지를 이용하여 비트율의 일정화 및 화질의 유지를 도모하고 있다.
즉, 프레임 액티비티 계산회로(59)로부터의 휘도 및 색차 성분의 프레임 액티비티(이하, 계산 액티비티라고 함)는 비교회로(195)에 입력된다. 비교회로(195)에는 전송 액티비티 YTa, CFa도 입력되어 있다. 비교회로(195)는 계산 액티비티와 전송 액티비티를 비교하고, 비교 결과에 의거하여 한쪽의 프레임 액티비티를 선택해서 부호량 배분 회로(73), (74)에 출력하도록 되어 있다. 또, 전회의 부호화시의 파라미터 α는 스위치(196)에 입력되어 있고, 스위치(196)는 비교회로(195)로 제어되어, 프레임 액티비티 계산회로(59)로부터의 파라미터 α와 전송 α와의 한쪽을 선택하여 양자화 테이블(61), (68) 및 전송 신호 패킷 회로(81)(제1도 참조)에 출력하도록 되어 있다.
한편, 부호량 배분 회로(73), (74)의 출력은 각기 반복 회로(197), (198)에 부여된다. 반복 회로(197), (198)는 부호량 배분 회로(73), (74)에서 설정한 비트 배분에 나머지가 생겼을 경우에는 다음 블록의 배분 계산에 가산하기 위해 잉여 비트로 부호량 배분 회로(73), (74)에 출력하도록 되어 있다.
통상은 휘도 및 색차 성분의 어느 것에 대해서도 전송 액티비티쪽이 프레임 액티비트 계산 회로(59)에 의한 계산 액티비티 보다도 큰 값으로 된다. 이 경우에는 비교 회로(195)는 전송 액티비트를 선택하여 부호량 배분 회로(73), (74)에 부여한다. 휘도 성분과 색차 성분의 비트 배분은 프레임 액티비티 YFa, CFa의 비이며 각 블록의 비트 배분은 블록 액티비트 YBa와 프레임 액티비티 YFa와의 비이다. 프레임 액티비티 계산 회로(59)의 계산치와 다른 프레임 액티비티를 비트 배분의 계산에 사용하므로 필연적으로 고역 성분에 부여하는 비트수가 변화한다. 이 경우에는 프레임 액티비티로서 큰 값을 사용하므로 기록 비율을 일정하게 하면 각 블록에 배분 가능한 비트량에 여유(잉여 비트)가 생긴다.
부호량 배분 회로(73), (74)가 구한 비트 배분의 잉여 비트는 각기 반복 회로(197), (198)에 주어진다. 반복 회로(197),(198)는 각기 이 잉여 비트를 다음의 블록으로 부호량 배분 회로(73), (74)에 부여함으로써 비트의 부족에 대처하도록 하고 있다. 즉, 제28도에 나타낸 것처럼 색차 블록 Cb의 잉여 비트 데이타는 동일 매크로 블록의 색차 블록 Cr에서 사용하고, 색차 블록 Cr의 잉여 비트 데이타는 동일 매크로 블록의 휘도 블록 Y0에서 사용하며, 휘도 블록 Y0의 잉여 비트 데이타는 동일 매크로 블록의 휘도 블록 Y1에서 사용하고, 휘도 블록 Y1의 잉여 비트 데이타는 다음의 매크로 블록의 휘도 블록 Y0에서 사용한다.
다음에, 노이즈 등이 영향에 의해 휘도 및 색차 성분의 어는 것에 대해서도 계산 액티비티쪽이 전송 액티비티 보다도 큰 값인 것으로 한다. 이 경우 전송 데이타를 사용하면 부호량 배분 회로(73), (74)에 의한 비트 배분량이 오버 플로우(over flow)해 버린다. 따라서 이 경우에는 휘도 및 색차 성부의 어느 것에 대해서도 계산 액티비트를 부호량 배분 회로(73), (74)에 부여한다. 이것에 의해 잉여 비트가 생겨 비트 배분을 일정화할 수 있다.
다음에 휘도 프레임 액티비트 YFa 및 색차 프레임 액티비티 CFa의 어느 한쪽은 계산치쪽이 크며, 다른 쪽은 전송 데이타쪽이 큰것으로 한다. 이 경우에는 비교회로(195)는 큰 쪽의 프레임 액티비티를 부호량 배분 회로(73), (74)에 부여한다. 이것에 의해 잉여 비트가 생긴가. 그리고, 파라미터 α로서는 전송 파라미터를 사용한다.
이처럼 본 실시예에 있어서는 반복 부호화에 있어서도 비트 배분을 일정화할 수 있으므로 부호화마다의 오차를 저감할 수 있다.
제29도는 본 발명이 다른 실시예를 나타낸 블록도이다. 제29도에 있어서 제27도와 동일한 구성 요소에는 동일 부호를 붙여 설명을 생략한다. 그리고 제29도에서는 색차계에 대해서는 도시를 생략하고 있다. 본 실시예는 이미 고능률 부호화 처리되어 있는 영상 신호에 대해 편집, 문자 삽입 및 특수 효과의 부여 등을 할 경우의 화질 열화를 경감하도록 한 것이다.
입력 영상 신호 회로(200)는 필드 메모리(201), DCT 회로(202), 블록 액티비티 계산 회로(203), 프레임 액티비티 계산 회로(204), 양자화 회로(205), 고역 부호화 회로(206) 및 버퍼 메모리(207)에 의해 구성되어 있다. 입력 영상 신호 회로(200)는 블록 액티비티 계산 회로(203) 및 프레임 액티비티 계산 회로(204)가 각기 구한 입력 영상 신호의 계산 블록 액티비티, 계산 프레임 액티비티 및 계산 파라미터 α를, 버퍼 메모리(207)에 축적하도록 되어 있다.
특수 처리회로(210)에는 입력 영상 신호 회로(200)로부터의 부호화 데이타 및 액티비티가 입력되는 동시에 입력 영상 신호도 직접 입력되어 있다. 또 전회의 부호화시의 전송 파라미터 α 및 전송 프레임 액티비티 YFa, CFa도 특수 처리 회로(210)에 입력된다.
한편, 입력 영상 신호 회로(211)는 입력 영상 신호 회로(200)와 동일 구성이며, 영사의 믹싱 및 영상의 잘라 바르기 등과 같이 2종의 영상을 동기시켜 편집할 경우에 사용된다. 입력 영상 신호 회로(200)와 같이, 입력 영상 신호, 부호화 데이타 및 액티비티가 특수 처리 회로(210)에 출력된다. 그리고 키신호 작성회로(212)는 입력되는 캐릭터 삽입 신호를 입력 영상 신호 회로(211)를 통해 특수 처리 회로 (210)에 출력하도록 되어 있다.
특수 처리 회로(210)는 입력 영상 신호에 각종 특수 처리를 실시하여 프레임 메모리(213)를 통해 DCT 회로(55)에 출력한다. DCT 회로 (55)는 입력된 영상 신호를 DCT 변환하여 프레임 메모리(56) 및 블록 액티비티 계산회로 (58)에 출력한다. 블록 액티비티 계산 회로(58)는 DCT 회로(55) 출력의 출력 블록 액티비티를 변화량 계산·파라미터 선정 회로(214) 및 프레임 액티비티 계산 회로(59)에 출력하고, 프레임 액티비티 계산 회로(59)는 출력 프레임 액티비티 및 출력 파라미터 α를 변화량 계산·파라미터 선정 회로(214) 및 스위치(196)에 출력하도록 되어 있다. 변화량 계산·파라미터 선정 회로(214)에는 특수 처리 회로(210)로부터 계산 블록 액티비티, 계산 프레임 액티비티 및 계산 파라미터 α가 입력되며, 또한 전송 액티비티 및 전송 파라미터 α도 입력된다. 즉 변화량 계산·파라미터 선정 회로(214)에는 3종류의 프레임 액티비티 및 파라미터 α가 입력되며, 2종류의 블록 액티비티가 입력되게 된다.
변화량 계산·파라미터 선정 회로(214)는 이들 프레임 액터비티 끼리를 비교하는 동시에, 각 블록 액티비티 끼리는 비교하여 어느 데이타를 채용 하는가를 결정한다. 이 경우에 변화량 계산·파라미터 선정 회로(214)는 블록 액티비티 계산 회로(203) 및 프레임 액티비티 계산 회로(204)로부터의 계산 데이타와 블록 액티비티 계산 회로(58) 및 프레임 액티비티 계산회로(59)로부터의 출력 데이타를 비교하도록 되어 있다. 비교 결과에 의해 계산 데이타를 사용하는 것이 좋다고 판단했을 경우는 계산 데이타 대신 전송 α 및 전송 액티비티(전송 데이타)를 사용한다. 즉, 계산 데이타는 비교용이며 실제의 비트 배분 계산에는 사용하지 않는다. 변화량 계산·파라미터 선정 회로(214)는 선택할 데이타를 부호량 배분 회로(73) 및 반복 회로(197)에 출력하는 동시에, 스위치(97)를 제어하여 선택한 파라미터 α를 양자화 테이블(61)에 부여하도록 되어있다.
다음에 이와 같이 구성된 실시예의 동작에 대해 설명한다. 지금, 계산 프레임 액티비티쪽이 출력 프레임 액티비티 보다도 큰 것으로 하자. 이 경우에는 변화량 계산·파라미터 선정 회로(214)는 전송 프레임 액티비티를 부호량 배분 회로(73)에 부여하는 동시에, 스위치(196)를 제어하여 전송 α를 양자화 테이블(61)에 부여한다. 이 전송 프레임 액티비티에 의거하여 부호량 배분 회로(73)가 비트 배분량을 구하면 배분 가능한 비트수에 여유(잉여 비트)가 생긴다. 이 잉여 비트는 반복 회로(197)에 주어져서 기억된다. 이 잉여 비트를 사용하여 비트 배분량이 일정화 되는 것은 제27도의 실시예와 같다.
다음에 출력 프레임 액티비티 쪽이 계산 프레임 액티비티 보다도 큰 것으로 한다. 즉, 입력 영상 신호 회로(200),(211)에 있어서 얻어지는 부호화시의 총사용 비트수와 프레임 액티비티와의 관계에서, 출력 프레임 액티비티에 의거한 비트수가 사용 가능한 비트수를 넘어 버린다고 판단될 경우에는 변화량 계산·파라미터 선정 회로(214)는 출력 프레임 액티비티를 선택해서 출력한다. 이것에 의해 발생하는 잉여 비트에 의해 비트 배분량을 일정화 할 수 있다.
다음에 입력 영상 신호 회로(200),(211)의 출력이 특수 처리 회로(210)에서 합성되는 것으로 한다. 이 경우에는 2개의 입력 신호와 하나의 출력 영상 신호는 전혀 다른 화상으로 되므로, 변화량 계산·파라미터 선정 회로(214)는 출력 프레임 액티비티 출력 파라미터 α를 선택한다. 블록 액티비티 및 사용 비트수는 입력 영상 신호 회로(200),(211)에 있어서 이미 계산되어 있으므로, 편집을 해도 화상의 열화를 저감할 수 있다. 또, 블록 액티비티를 사용하며, 특수 처리 전후의 액티비티에서 파라미터 α를 블록별로 변경할 수도 있다.
이처럼 본 실시예에 있어서는 변화량 계산·파라미터 선정 회로(214)가 특수 처리 전후의 프레임 액티비티를 비교하여 큰 쪽의 프레임 액티비티를 부호량 배분 계산에 사용하고 있으며, 비트 배분량을 일정화할 수 있다.
이상 설명한 바와 같이 본 발명의 의하면 에러 전파의 영향을 저감하는 동시에, 효과적으로 에러를 수정하고, 또한 반복 부호화에 수반하는 신호의 열화를 저감할 수 있다고 하는 효과를 갖는다.

Claims (4)

  1. 데이타 압축을 위해 단일 프레임내의 소정의 블록 단위로 데이타를 주파수 변환하여 변환 계수를 출력하는 데이타 압축 수단(53)과 ; 상기 데이타 압축 수단(53)으로부터의 변환 계수의 저역 성분을 부호화하기 위한 저역 성분 부호화 수단(71,76)과 ; 상기 데이타 압축 수단(53)으로부터의 변환 계수의 고역 성분을 부호화하기 위한 고역 성분 부호화 수단(72, 75)과 ; 상기 저역 성분 부호화 수단(71, 76)으로부터의 데이타를 소정 주기로 출력하기 위한 제1전송 순서 패킷 수단(77)과 ; 상기 고역 성분 부호화 수단(72, 75)으로부터의 데이타에 대해 소정의 순서화를 실행하여 상기 데이타를 출력하기 위한 제2전송 순서 패킷 수단(79) ; 을 구비하는 것을 특징으로 하는 고능률 부호화 신호 처리 장치.
  2. 입력된 가변 길이 데이타를 복호하기 위한 가변 길이 데이타 복호 회로(94)와 ; 상기 가변 길이 데이타 복호 회로(94)에서 복호 불능인 데이타를 검출하고, 복호 출력이 유효인지 무효인지의 여부를 판정하기 위한 복호 에러 검출 회로(161)와 ; 상기 복호 에러 검출 회로(161)의 판정 결과에 의거한 타이밍으로 상기 가변 길이 데이타 복호 회로(94)의 복호 출력을 소정치로 치환하여 출력하기 위한 치환 수단 (1693) ; 을 구비하는 것을 특징으로 하는 고능률 부호화 신호 처리 장치.
  3. 단일 프레임내의 소정의 블록 단위로 부호화된 입력 데이타를 복호하기 위한 복호 수단(94)과 ; 상기 복호 수단(94)에서 복호 불능인 데이타를 검출하고, 복호 출력이 유효인지 무효인지의 여부를 판정하기 위한 복호 에러 검출 회로(161)와 ; 상기 복호 수단의 출력을 유지하기 위한 유지 수단과 ; 상기 유지 수단으로부터 에러 블록에 인접한 블록의 데이타를 수용하여 에러 블록의 데이타 길이를 추정하고, 상기 복호 에러 검출 회로(161)의 판정 결과에 의거한 타이밍으로 상기 복호 수단에게 다음 블록의 데이타의 복호 개시를 지시하기 위한 데이타 길이 추정 수단(165) ; 을 구비하는 것을 특징으로 하는 고능률 부호화 신호 처리 장치.
  4. 단일 프레임내의 소정의 블록 단위로 부호화된 입력 데이타를 복호하기 위한 복호 수단(93)과 ; 상기 입력 데이타의 에러를 검출하기 위한 에러 검출 수단(91)과 ; 상기 복호 수단의 출력을 지연하기 위한 지연 수단(173)과 ; 상기 에러 검출 수단 (91)에 의해 지시된 에러 블록의 데이타와 상기 지연 수단으로부터 제공되는 에러 블록에 인접한 블록의 데이타 사이의 상관성을 판단하여 보간 데이타를 발생시키기 위한 보간 신호 발생 수단(172)과 ; 상기 에러 블록의 데이타를 상기 보간 데이타로 치환하여 출력하기 위한 치환 수단(174) ; 을 구비하는 것을 특징으로 하는 고능률 부호화 신호 처리 장치.
KR1019920009532A 1991-06-04 1992-06-02 고능률 부호화 신호 처리 장치 Expired - Fee Related KR960002730B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-132999 1991-06-04
JP3132999A JPH04358486A (ja) 1991-06-04 1991-06-04 高能率符号化信号処理装置

Publications (2)

Publication Number Publication Date
KR930001740A KR930001740A (ko) 1993-01-16
KR960002730B1 true KR960002730B1 (ko) 1996-02-26

Family

ID=15094423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009532A Expired - Fee Related KR960002730B1 (ko) 1991-06-04 1992-06-02 고능률 부호화 신호 처리 장치

Country Status (5)

Country Link
US (1) US5703889A (ko)
EP (1) EP0517141B1 (ko)
JP (1) JPH04358486A (ko)
KR (1) KR960002730B1 (ko)
DE (1) DE69227402T2 (ko)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9111902D0 (en) * 1991-06-03 1991-07-24 Glaxo Group Ltd Chemical compounds
JP2670201B2 (ja) * 1991-08-30 1997-10-29 富士写真フイルム株式会社 画像データ圧縮符号化装置および方法
GB2266635B (en) * 1992-02-28 1995-11-15 Sony Broadcast & Communication Image data compression
JPH05250813A (ja) * 1992-03-04 1993-09-28 Pioneer Video Corp 記録媒体及びその情報記録再生システム
JP2962053B2 (ja) * 1992-06-25 1999-10-12 松下電器産業株式会社 信号処理装置
JP3320125B2 (ja) * 1992-12-22 2002-09-03 キヤノン株式会社 画像復号化装置
JP3240017B2 (ja) * 1993-01-11 2001-12-17 ソニー株式会社 Ｍｐｅｇ信号記録方法およびｍｐｅｇ信号再生方法
JPH06217274A (ja) * 1993-01-18 1994-08-05 Matsushita Electric Ind Co Ltd 画像信号圧縮装置
US5786858A (en) * 1993-01-19 1998-07-28 Sony Corporation Method of encoding image signal, apparatus for encoding image signal, method of decoding image signal, apparatus for decoding image signal, and image signal recording medium
GB9301093D0 (en) * 1993-01-20 1993-03-10 Rca Thomson Licensing Corp Digital video tape recorder for digital hdtv
FR2701623B1 (fr) * 1993-02-12 1995-11-17 Thomson Csf Procédé d'enregistrement d'images à débit réduit et dispositif pour sa mise en Óoeuvre.
EP0618567B1 (en) * 1993-03-03 1999-07-28 Matsushita Electric Industrial Co., Ltd. Signal recording and reproducing apparatus
EP0616467B1 (en) * 1993-03-17 1999-11-03 Matsushita Electric Industrial Co., Ltd. Video signal recording apparatus
US5802505A (en) * 1993-04-13 1998-09-01 Matsushita Electric Industrial Co., Ltd. Waveform signal equalizing method and apparatus and signal recording and reproducing apparatus
KR0151234B1 (ko) * 1993-06-03 1998-10-15 모리시타 요이찌 화상재생장치 및 화상복호장치
US5812735A (en) * 1993-07-09 1998-09-22 Sony Corporaiton Picture signal decoding method and picture signal decoding apparatus
US5576843A (en) * 1993-10-29 1996-11-19 Time Warner Entertainment Co., L.P. System and method for controlling play of multiple dialog audio tracks of a software carrier
US6434319B1 (en) 1994-01-19 2002-08-13 Thomson Licensing S.A. Digital video tape recorder for digital HDTV
US5893065A (en) * 1994-08-05 1999-04-06 Nippon Steel Corporation Apparatus for compressing audio data
JP3518700B2 (ja) * 1995-01-25 2004-04-12 ソニー株式会社 デイジタル信号復号装置
JP3170193B2 (ja) * 1995-03-16 2001-05-28 松下電器産業株式会社 画像信号の符号化装置及び復号装置
JP3263807B2 (ja) * 1996-09-09 2002-03-11 ソニー株式会社 画像符号化装置および画像符号化方法
US5764900A (en) * 1996-11-05 1998-06-09 Multitude, Inc. System and method for communicating digitally-encoded acoustic information across a network between computers
JPH10224794A (ja) * 1997-02-10 1998-08-21 Kokusai Denshin Denwa Co Ltd <Kdd> 動画像符号化データの階層化方法および装置
JPH11225078A (ja) * 1997-09-29 1999-08-17 Canon Inf Syst Res Australia Pty Ltd データ圧縮方法及び装置
US6282684B1 (en) 1997-10-23 2001-08-28 Sony Corporation Apparatus and method for recovery of data in a lossy transmission environment
EP1027651B1 (en) * 1997-10-23 2013-08-07 Sony Electronics, Inc. Apparatus and method for providing robust error recovery for errors that occur in a lossy transmission environment
US6581170B1 (en) 1997-10-23 2003-06-17 Sony Corporation Source coding to provide for robust error recovery during transmission losses
US6212663B1 (en) * 1997-10-23 2001-04-03 Sony Corporation Apparatus and method for recovery of quantization codes in a lossy transmission environment
US6278735B1 (en) 1998-03-19 2001-08-21 International Business Machines Corporation Real-time single pass variable bit rate control strategy and encoder
JP2000078573A (ja) * 1998-09-03 2000-03-14 Hitachi Ltd 階層符号化データ配信装置
FI107108B (fi) * 1998-11-05 2001-05-31 Nokia Mobile Phones Ltd Virheen ilmaiseminen alhaisen bittinopeuden videolähetyksessä
US6178266B1 (en) 1999-02-12 2001-01-23 Sony Corporation Method and apparatus for the recovery of compression constants in the encoded domain
US6621936B1 (en) 1999-02-12 2003-09-16 Sony Corporation Method and apparatus for spatial class reduction
US7010737B2 (en) 1999-02-12 2006-03-07 Sony Corporation Method and apparatus for error data recovery
US6307979B1 (en) 1999-02-12 2001-10-23 Sony Corporation Classified adaptive error recovery method and apparatus
US6418548B1 (en) 1999-02-12 2002-07-09 Sony Corporation Method and apparatus for preprocessing for peripheral erroneous data
US6151416A (en) * 1999-02-12 2000-11-21 Sony Corporation Method and apparatus for adaptive class tap selection according to multiple classification
US6535148B1 (en) 1999-02-12 2003-03-18 Sony Corporation Method and apparatus for truncated decoding
US6192161B1 (en) 1999-02-12 2001-02-20 Sony Corporation Method and apparatus for adaptive filter tap selection according to a class
US6170074B1 (en) 1999-02-12 2001-01-02 Sony Corporation Source coding to provide for robust error recovery
US6154761A (en) * 1999-02-12 2000-11-28 Sony Corporation Classified adaptive multiple processing system
US6519369B1 (en) 1999-02-12 2003-02-11 Sony Corporation Method and apparatus for filter tap expansion
US6307560B1 (en) 1999-02-12 2001-10-23 Sony Corporation Classified adaptive spatio-temporal format conversion method and apparatus
US6363118B1 (en) 1999-02-12 2002-03-26 Sony Corporation Apparatus and method for the recovery of compression constants in the encoded domain
US6339658B1 (en) 1999-03-09 2002-01-15 Rockwell Science Center, Llc Error resilient still image packetization method and packet structure
US7730300B2 (en) 1999-03-30 2010-06-01 Sony Corporation Method and apparatus for protecting the transfer of data
US6697489B1 (en) 1999-03-30 2004-02-24 Sony Corporation Method and apparatus for securing control words
US7565546B2 (en) 1999-03-30 2009-07-21 Sony Corporation System, method and apparatus for secure digital content transmission
US6389562B1 (en) 1999-06-29 2002-05-14 Sony Corporation Source code shuffling to provide for robust error recovery
US6473876B1 (en) 1999-06-29 2002-10-29 Sony Corporation Method and apparatus for encoding of bitstreams using rotation
US6493842B1 (en) 1999-06-29 2002-12-10 Sony Corporation Time-varying randomization for data synchronization and implicit information transmission
US6549672B1 (en) 1999-06-29 2003-04-15 Sony Corporation Method and apparatus for recovery of encoded data using central value
US6522785B1 (en) 1999-09-24 2003-02-18 Sony Corporation Classified adaptive error recovery method and apparatus
US6351494B1 (en) 1999-09-24 2002-02-26 Sony Corporation Classified adaptive error recovery method and apparatus
JP3804902B2 (ja) * 1999-09-27 2006-08-02 パイオニア株式会社 量子化誤差補正方法及び装置並びにオーディオ情報復号方法及び装置
US6539517B1 (en) 1999-11-09 2003-03-25 Sony Corporation Data transformation for explicit transmission of control information
US7039614B1 (en) 1999-11-09 2006-05-02 Sony Corporation Method for simulcrypting scrambled data to a plurality of conditional access devices
US7225164B1 (en) 2000-02-15 2007-05-29 Sony Corporation Method and apparatus for implementing revocation in broadcast networks
US7221761B1 (en) 2000-09-18 2007-05-22 Sharp Laboratories Of America, Inc. Error resilient digital video scrambling
US7139398B2 (en) 2001-06-06 2006-11-21 Sony Corporation Time division partial encryption
US7350082B2 (en) 2001-06-06 2008-03-25 Sony Corporation Upgrading of encryption
US7895616B2 (en) 2001-06-06 2011-02-22 Sony Corporation Reconstitution of program streams split across multiple packet identifiers
US7747853B2 (en) 2001-06-06 2010-06-29 Sony Corporation IP delivery of secure digital content
US7092578B2 (en) * 2001-10-23 2006-08-15 Agilent Technologies, Inc. Signaling adaptive-quantization matrices in JPEG using end-of-block codes
US7155012B2 (en) 2002-01-02 2006-12-26 Sony Corporation Slice mask and moat pattern partial encryption
US7823174B2 (en) 2002-01-02 2010-10-26 Sony Corporation Macro-block based content replacement by PID mapping
US7302059B2 (en) 2002-01-02 2007-11-27 Sony Corporation Star pattern partial encryption
US7039938B2 (en) 2002-01-02 2006-05-02 Sony Corporation Selective encryption for video on demand
US7233669B2 (en) 2002-01-02 2007-06-19 Sony Corporation Selective encryption to enable multiple decryption keys
US7376233B2 (en) 2002-01-02 2008-05-20 Sony Corporation Video slice and active region based multiple partial encryption
US7242773B2 (en) 2002-09-09 2007-07-10 Sony Corporation Multiple partial encryption using retuning
US7215770B2 (en) 2002-01-02 2007-05-08 Sony Corporation System and method for partially encrypted multimedia stream
US7218738B2 (en) 2002-01-02 2007-05-15 Sony Corporation Encryption and content control in a digital broadcast system
US7292691B2 (en) 2002-01-02 2007-11-06 Sony Corporation Progressive video refresh slice detection
US7765567B2 (en) 2002-01-02 2010-07-27 Sony Corporation Content replacement by PID mapping
US7530084B2 (en) 2002-05-28 2009-05-05 Sony Corporation Method and apparatus for synchronizing dynamic graphics
US8818896B2 (en) 2002-09-09 2014-08-26 Sony Corporation Selective encryption with coverage encryption
US8572408B2 (en) 2002-11-05 2013-10-29 Sony Corporation Digital rights management of a digital device
US7724907B2 (en) 2002-11-05 2010-05-25 Sony Corporation Mechanism for protecting the transfer of digital content
US8645988B2 (en) 2002-12-13 2014-02-04 Sony Corporation Content personalization for digital content
US8667525B2 (en) 2002-12-13 2014-03-04 Sony Corporation Targeted advertisement selection from a digital stream
US7409702B2 (en) 2003-03-20 2008-08-05 Sony Corporation Auxiliary program association table
US7292692B2 (en) 2003-03-25 2007-11-06 Sony Corporation Content scrambling with minimal impact on legacy devices
US7286667B1 (en) 2003-09-15 2007-10-23 Sony Corporation Decryption system
US7346163B2 (en) 2003-10-31 2008-03-18 Sony Corporation Dynamic composition of pre-encrypted video on demand content
US7343013B2 (en) 2003-12-16 2008-03-11 Sony Corporation Composite session-based encryption of video on demand content
US7853980B2 (en) 2003-10-31 2010-12-14 Sony Corporation Bi-directional indices for trick mode video-on-demand
US7263187B2 (en) 2003-10-31 2007-08-28 Sony Corporation Batch mode session-based encryption of video on demand content
US7620180B2 (en) 2003-11-03 2009-11-17 Sony Corporation Preparation of content for multiple conditional access methods in video on demand
EP2713619A3 (en) 2003-11-18 2015-01-07 Mobile Imaging in Sweden AB Method for processing a digital image and image representation format
US8041190B2 (en) 2004-12-15 2011-10-18 Sony Corporation System and method for the creation, synchronization and delivery of alternate content
US7895617B2 (en) 2004-12-15 2011-02-22 Sony Corporation Content substitution editor
JP4555834B2 (ja) * 2004-12-27 2010-10-06 富士通株式会社 転送データの正当性を判定する装置及び方法
EP1732331A1 (en) * 2005-06-08 2006-12-13 BRITISH TELECOMMUNICATIONS public limited company Video coding
US8185921B2 (en) 2006-02-28 2012-05-22 Sony Corporation Parental control of displayed content using closed captioning
US7555464B2 (en) 2006-03-01 2009-06-30 Sony Corporation Multiple DRM management
JP5366855B2 (ja) * 2010-02-16 2013-12-11 富士フイルム株式会社 画像処理方法及び装置並びにプログラム
US9332309B2 (en) 2012-06-08 2016-05-03 Apple Inc. Sync frame recovery in real time video transmission system
US9491487B2 (en) * 2012-09-25 2016-11-08 Apple Inc. Error resilient management of picture order count in predictive coding systems
US9264737B2 (en) 2012-10-01 2016-02-16 Apple Inc. Error resilient transmission of random access frames and global coding parameters

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1106067A (en) * 1977-07-19 1981-07-28 Katsuhiro Nakamura Error correction system for differential phase-shift- keying
US4142174A (en) * 1977-08-15 1979-02-27 International Business Machines Corporation High speed decoding of Reed-Solomon codes
JPS5652988A (en) * 1979-10-05 1981-05-12 Sony Corp Processing unit of digital video signal
WO1987002210A1 (en) * 1985-10-02 1987-04-09 Deutsche Thomson-Brandt Gmbh Process for correcting transmission errors
JP2597987B2 (ja) * 1986-02-08 1997-04-09 ソニー株式会社 ブロツク化伝送信号のデコード装置
US4816914A (en) * 1987-01-07 1989-03-28 Pictel Corporation Method and apparatus for efficiently encoding and decoding image sequences
US5070503A (en) * 1988-03-09 1991-12-03 Canon Kabushiki Kaisha Digital information transmitting and receiving system
NL8801440A (nl) * 1988-06-06 1990-01-02 Philips Nv Inrichting voor het reproduceren van gedigitaliseerde videobeelden, met hellend vlak foutrestauratie.
JP2638091B2 (ja) * 1988-06-24 1997-08-06 ソニー株式会社 データ伝送方法
JP2908459B2 (ja) * 1988-07-27 1999-06-21 株式会社東芝 画像符号化方式
US5034965A (en) * 1988-11-11 1991-07-23 Matsushita Electric Industrial Co., Ltd. Efficient coding method and its decoding method
US5140417A (en) * 1989-06-20 1992-08-18 Matsushita Electric Co., Ltd. Fast packet transmission system of video data
JPH0322735A (ja) * 1989-06-20 1991-01-31 Matsushita Electric Ind Co Ltd 映像信号のパケット伝送装置
DE69022705T2 (de) * 1989-12-29 1996-05-23 Philips Electronics Nv System zur Kodierung/Dekodierung von digitalen Signalen zur Übertragung und/oder Speicherung.
US5130993A (en) * 1989-12-29 1992-07-14 Codex Corporation Transmitting encoded data on unreliable networks
US5001561A (en) * 1990-05-02 1991-03-19 At&T Bell Laboratories Embedded coding system for video signals
JP3102015B2 (ja) * 1990-05-28 2000-10-23 日本電気株式会社 音声復号化方法
DE69131377T2 (de) * 1990-12-28 1999-11-18 Canon K.K., Tokio/Tokyo Einrichtung zur Verarbeitung von Bildern
US5392037A (en) * 1991-05-21 1995-02-21 Matsushita Electric Industrial Co., Ltd. Method and apparatus for encoding and decoding
US5210605A (en) * 1991-06-11 1993-05-11 Trustees Of Princeton University Method and apparatus for determining motion vectors for image sequences

Also Published As

Publication number Publication date
JPH04358486A (ja) 1992-12-11
EP0517141A2 (en) 1992-12-09
EP0517141B1 (en) 1998-10-28
DE69227402T2 (de) 1999-05-27
EP0517141A3 (en) 1993-10-20
DE69227402D1 (de) 1998-12-03
KR930001740A (ko) 1993-01-16
US5703889A (en) 1997-12-30

Similar Documents

Publication Publication Date Title
KR960002730B1 (ko) 고능률 부호화 신호 처리 장치
US6516034B2 (en) Stream processing apparatus and method
KR960010857B1 (ko) 고능률 부호화 기록 재생 장치
US6493384B1 (en) Video data compression apparatus and method of same
EP0619059B1 (en) Method and apparatus for image data compression using combined luminance/chrominance coding
US6160844A (en) Processing digitally encoded signals
KR0134871B1 (ko) 고능률 부호화 복호화 시스템
US6862402B2 (en) Digital recording and playback apparatus having MPEG CODEC and method therefor
CA2171927C (en) Encoding apparatus for hierarchically encoding image signal and decoding apparatus for decoding the image signal hierarchically encoded by the encoding apparatus
US7035337B2 (en) Stream processing apparatus
JPH0583696A (ja) 画像符号化装置
US20080285647A1 (en) Picture processing apparatus, picture processing method, picture processing program and recording medium
KR19990072968A (ko) 화상신호처리시스템,디코더,화상신호처리방법,및디코딩방법
KR0137736B1 (ko) 디지틀 영상신호의 처리장치
KR20030086331A (ko) 양자화 장치, 양자화 방법, 양자화 프로그램 및 기록 매체
JPH10174098A (ja) 映像データ圧縮装置およびその方法
JP2000236522A (ja) 画像情報処理装置および方法、並びに提供媒体
JP3282489B2 (ja) デジタル情報データ記録及び再生装置
US6549677B1 (en) Data conversion method and apparatus and signal recording and reproduction apparatus utilizing same
JPH0795536A (ja) 動画像逆再生装置及び方法
JP3034172B2 (ja) 画像データ記録再生装置
JP3167590B2 (ja) ディジタル記録再生装置
JP3144898B2 (ja) 高能率符号化復号化システム
JPH05167981A (ja) 可変長符号の記録再生装置
JPH05276491A (ja) 高能率符号化復号化装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20000127

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20010227

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20010227

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000