KR950007434B1 - 디지탈 얼리-레이트 트래킹 루프회로 - Google Patents

Abstract

내용 없음.

Description

디지탈 얼리-레이트 트래킹 루프회로

제1도는 종래의 디지탈 얼리-레이트 트래킹 루프회로의 구성도.

제2도는 본 발명에 따른 디지탈 얼리-레이트 트래킹 루프회로의 구성도.

* 도면의 주요부분에 대한 부호의 설명

22 : 샘플러 23 : 아날로그/디지탈변환부

25,26 : 곱셈기 27,28 : 누산복제기

29,210 : 자승검파기 211 : 감산기

212 : 루프필터 214 : 피엔(PN)부호발생부

215 : 전압제어 클럭발생부

본 발명은 대역환산 통신시스템(Spread Spectrum Communication System)에 있어서 수신신호 복조를 위한 동기 추적(tracking loop)회로에 관한 것으로, 특히 디지탈적으로 동기 추적 성능을 향상시키는 디지탈 얼리레이트 트래킹 루프회호를 제공함에 있다.

일반적으로 대역환산 통신시스템은 설계자나 사용자가 통신의 간섭이나 탐지로부터 정보를 보호하고자 하는 목적에서 비롯된 통신 방식으로 전송 신호의 주파수 대역폭이 메세지 신호의 주파수 대역폭보다 훨신 넓은 통신 시스템이다. 대역확산 통신분야에서 동기 추적은 시스템의 성능을 좌우하는 중요한 문제중의 하나이다. 기존에는 주로 아날로그형 얼리-레이트 트래킹루프(ELL : Early-Late tracking Loop)와 타우디더루프(TDL : Tau-Dither Loop)를 이용하여 동기 추적을 실시하였는데, 전자인 아날로그형 ELL을 예를들어 설명하면 다음과 같다.

제1도에서 송신신호에 대해 τ만큼 지연된 신호 γ(t＋τ)(1)가 ELL에 입력되면 위상검출기(14)에서 검출된 후 PN(Pseudo Noise)부호 발생기(11)에서 발생되는, 기준 PN 부호의 반주기 만큼 빠른신호(13) 및 반주기 만큰 느린신호(12)와 두 상관기(2,3)에서 각각 곱해지게 된다. 여기서 상기 τ는 위상차를 나타낸다. 이때 상기 두 상관기(2,3)의 출력은 기준신호와 위상 이동된 신호와의 자기 상관치가 된다. 상기 상관치는 반주기 만큼 앞서거나 느린 기준 PN부호에 대한 값이다.

상기 두 상관기(2,3)의 출력은 각각 대역통과필터(4,5)를 거쳐 복원된 대역만 검출된후 자승검파기(6,7)를 거쳐 상관치의 크기만 출력된다. 상기 상관치는 감산기(8)로 입력된다. 그러므로 상기 느린 부호를 곱해서 필터링하고 자승검파하는 과정을 레이트루프(late loop : LL)라 하고 상기 빠른 부호를 곱해서 필터링하고 자승 검파하는 과정을 얼리 루프(early loop : EL)라 할 경우 상기 감산기(8)의 출력은 상기 얼리루프(EL)와 레이트 루프(LL)의 차가 된다. 상기 차는 현재 입력된 신호(1)의 위상과 기준 PN부호의 위상차를 의미한다. 이 위상 오차 만큼 상기 기준 PN부호 발생기(11)의 위상을 조절함으로써 정확한 동기(fine acguisition)를 이루게 되는데, 루프필터(9)에서 소정의 직류값을 만든 다음 전압제어발진기(10)에서 상기 직류값을 입력하여 발진함으로써 상기 위상 오차 만큼의 클럭을 발생시켜 상기 PN부호 출력 속도를 조절할 수 있다.

그러나 상기한 종래의 아날로그형 ELL회로는 하드웨어적으로 얼리루프와 레이트루프를 매칭시키는 것이 불가능하여 디스크리미네이터(discriminator) 특성이 왜곡되며 페이딩(fading)과 잡음에 대한 상관기 특성을 개설할만한 방법이 없었다. 반면에 아날로그형 TDL은 하드웨어적인 매칭은 용이하나 열잡음에 대한 왜곡이 심해지는 단점이 있었다.

따라서 본 발명의 목적은 얼리루프와 레이트 루프간의 매칭을 용이하게 하여 시스템의 성능을 향상시키고 소형 경박화하는 디지탈형 ELL회로를 제공함에 있다.

상기한 목적을 달성하기 위한 본 디지탈 얼리-레이트 트래킹 루프회로는, 대역확산 통신시스템의 동기 추적회로에 있어서, 아날로그 수신신호를 소정 횟수만큼 샘플링하는 샘플링수단과, 상기 샘플링 신호를 디지탈 형태로 변환하는 아날로그/디지탈변환수단과, 고유의 자기 상관 특성을 가지며, 소정 주기를 갖는 2진 부호 형태의 얼리피엔부호 및 레이트피엔부호를 출력하는 피엔부호발생수단과, 상기 디지탈 형태로 변환된 신호와 상기 얼리피엔부호를 논리곱하여 역확산시키는 제1곱셈기와, 상기 디지탈 형태로 변환된 신호와 상기 레이트피엔부호를 논리곱하여 역확산시키는 제2곱셈기와, 상기 제1 및 제2곱셈기의 출력을 각각 1심볼 듀레이션동안 누적하여 가산하는 제1 및 제2누적복제수단과, 상기 제1 및 제2누적복제수단의 출력을 각각 자승연산하는 제1 및 제2자승검파수단과, 상기 두 자승검파 결과의 차를 계산하여 상기 수신신호와 기준 피엔부호의 위상차를 검출하는 수단과, 상기 검출된 위상차에 응답하여 소정의 클럭을 발생하고, 상기 클럭을 상기 피엔부호발생수단에 제공하여 상기 기준 피엔부호의 위상이 상기 수신신호와 동일한 위상이 되도록 제어하는 전압제어 클럭발생수단으로 구성함을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가잔자에게는 자명하다할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제2도는 본 발명에 따른 디지탈 ELL회로의 구성도로서, 아날로그 수신신호(21)를 소정횟수만큼 샘플링하는 샘플러(22)와, 상기 샘플링 신호를 디지탈 형태로 변환하는 아날로그/디지탈 변환부(24)와, 독특한 자기 상관 특성을 가지며 소정 주기를 갖는 2진 부호 형태의 얼리 PN부호(216) 및 레이트 PN부호(217)를 출력하는 PN부호 발생부(214)와, 상기 디지탈 수신신호(24)와 상기 얼리 PN부호(216) 및 레이트 PN부호 (217)를 각각 논리곱하는 두 곱셈기(25,26)와, 상기 두 논리곱 결과를 각각 누적 가산하는 두 누산복제기(27,28)와, 상기 두 가산결과를 각각 자승연산하는 두 자승검파기(29,210)와, 상기 두 자승검파 결과의 차를 검출하는 감산부(31)와, 상기 검출된 차신호로써 클럭을 조절하여 상기 PN부호의 위상이 입력신호와 동일한 위상이 되도록 제어하는 전압제어 클럭 발생부(213)로 구성한다.

상술한 구성에 의거 본 발명을 상세히 설명한다.

샘플러(22)는 송신측으로부터 수신되는 아날로그 신호(21)를 소정 횟수만큼 샘플링한다. 아날로그/디지탈 변환부(24)는 상기 샘플링 신호를 디지탈 형태로 변환한다. 상기 디지탈 형태로 변환된 수신신호 r(k＋τ_s)(24)는 PN부호 발생부(214)로부터 출력되는 얼리 PN부호 r(t＋τ_s)(216) 및 레이트 PN부호(217)와 두 곱셈기(25,26)에서 각각 곱해져 역환산된다. 상기 역확산 신호는 각각 두 누산복제기(27,28)로 입력된다. 상기 두 누산복제기(27,28)는 공지의 Accumulator & Dump 회로로서, 상기 곱셈기(25,26)로부터 전달된 역확산 신호를 1심볼 듀레이션(duration) 동안 누적하여 가산한 후 각각 두 자승검파기(29,210)로 전달한다. 상기 두 자승검파기(29,210)는 상기 제1 및 제2누적복제기(27,28)의 출력을 각각 자승연산하여 감산부(31)에 제공하고, 상기 감산부(31)에서는 상기 두 자승검파기(29,210)의 출력으로부터 얼리루프와 레이트 루프와의 위상차를 검출한다. 상기 검출된 위상차신호는 루프필터(212)로 입력되어 필요한 성분만 추출된다. 상기 추출된 신호로써 전압제어 클럭발생부(213)의 클럭을 조절하여 상기 PN부호 발생부(214)에서 출력되는 기준 PN부호의 위상이 수신신호와 동일한 위상이 되도록 조절한다.

상기한 곱셈기(25)와 누산복제기(27) 및 곱셈기(26)와 누산복제기(28)는 디지탈 매칭된 필터인데, 아날로그형과는 달리 채널특성이나 페이딩을 고려함으로써 트래킹 루프의 특성을 개선할 수 있으며, 두 자승검파기(29,210)에 의해서 입력신호의 데이타가 1 혹은 -1 어느 것이든 상관없이 트래킹을 유지할 수 있다.

상술한 바와 같이 디지탈 ELL회로를 구현함으로써 대역확산 시스템의 디지탈화가 용이하며, 얼리루프와 레이트루프간의 매칭이 양호할 뿐만 아니라 페이딩과 잡음에 대한 영향에 능동적으로 대처할 수 있는 장점이 있고, 시스템을 디지탈화함으로써 소형화 및 경박화 효과가 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (1)

1. 대역확산 통신시스템의 동기 추적회로에 있어서, 아날로그 수신신호를 소정 횟수만큼 샘플링하는 샘플링수단과, 상기 샘플링 신호를 디지탈 형태로 변환하는 아날로그/디지탈변환수단과, 고유의 자기 상관 특성을 가지며, 소정 주기를 갖는 2진 부호 형태의 얼리페엔부호 및 레이트피엔부호를 출력하는 피엔부호발생수단과, 상기 디지탈 형태로 변환된 신호와 상기 얼리피엔부호를 논리곱하여 역확산시키는 제1곱셈기와, 상기 디지탈 형태로 변환된 신호와 상기 레이트피엔부호를 논리곱하여 역환산시키는 제2곱셈기와, 상기 제1 및 제2곱셈기의 출력을 각각 1심볼 듀레이션동안 누적하여 가산하는 제1 및 제2누적복제수단과, 상기 제1 및 제2누적복제수단의 출력을 각각 자승연산하는 제1 및 제2자승검파수단과, 상기 두 자승검파 결과의 차를 계산하여 상기 수신신호와 기준 피엔부호의 위상차를 검출하는 수단과, 상기 검출된 위상차에 응답하여 소정의 클럭을 발생하고, 상기 클럭을 상기 피엔부호발생수단에 제공하여 상기 기준 피엔부호의 위상이 상기 수신신호와 동일한 위상이 되도록 제어하는 전압제어 클럭발생수단으로 구성함을 특징으로 하는 디지탈 얼리-레이트 트래킹 루프회로.