[go: up one dir, main page]

KR950006473B1 - 반도체 기억장치 및 그 제조방법 - Google Patents

반도체 기억장치 및 그 제조방법 Download PDF

Info

Publication number
KR950006473B1
KR950006473B1 KR1019910008100A KR910008100A KR950006473B1 KR 950006473 B1 KR950006473 B1 KR 950006473B1 KR 1019910008100 A KR1019910008100 A KR 1019910008100A KR 910008100 A KR910008100 A KR 910008100A KR 950006473 B1 KR950006473 B1 KR 950006473B1
Authority
KR
South Korea
Prior art keywords
insulating film
source
forming
electrode
drain regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019910008100A
Other languages
English (en)
Inventor
유스케 고우야마
시즈오 사와다
도시하루 와타나베
기누요 다나카
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바 마이크로 일렉트로닉스 가부시키가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바 마이크로 일렉트로닉스 가부시키가이샤, 다케다이 마사다카 filed Critical 가부시키가이샤 도시바
Application granted granted Critical
Publication of KR950006473B1 publication Critical patent/KR950006473B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

반도체 기억장치 및 그 제조방법
제1a도 내지 1h도는 본 발명의 제1실시예에 따른 DRAM의 적층형 캐패시터셀을 제조공정순으로 나타낸 단면도.
제2a도 내지 2h도는 본 발명의 제2실시예에 따른 DRAM의 적층형 캐패시터셀을 제조공정순으로 나타낸 단면도.
제3a도 내지 3e도는 본 발명의 제3실시예에 따른 DRAM의 적층형 캐패시터셀을 제조공정순으로 나타낸 단면도.
제4도는 제2h도에 나타낸 적층형 캐패시터셀의 변형예를 나타낸 단면도.
제5도는 종래의 적층형 캐패시터셀의 단면구조를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 실리콘기판 11 : 필드산화막
12 : 게이트산화막 13 : 게이트전극(워드선)
14 : 소오스/드레인확산층 15 : 제1절연막
16 : 제2절연막 17 : 적층막
18, 23 : 접속구멍 19 : 하부캐패시터전극
20 : 캐패시터 게이트절연막 21 : 상부캐패시터전극
22 : 제3절연막 31 : 층간절연막
[산업상의 이용분야]
본 발명은 반도체 기억장치 및 그 제조방법에 관한 것으로, 특히 적층형 캐패시터셀 구조를 갖춘 반도체 기억장치 및 그 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
다이나믹형 랜덤억세스메모리(DRAM)는 고집적화를 도모하고 있는 바, 그에 따라 캐패시터면적이 감소하여 메모리내용의 오독출이나 방사선에 의한 데이터 파괴 등이 커다란 문제로 되고 있다.
이러한 문제를 해결하기 위해, 캐패시터에 여러가지 구조를 갖게 하는 제안이 이루어지고 있다. 그 하나가 적층형 캐패시터셀 구조이고, 그 종래예를 제5도에 도시하고 있다.
제5도에 있어서, 참조부호 50은 반도체 기판, 51은 기판표면에 선택적으로 형성된 소자분리용의 필드산화막, 52는 기판표면에 형성된 게이트산화막, 53은 전송게이트용 MOS트랜지스터의 게이트전극(워드선), 54는 상기 MOS트랜지스터의 소오스/드레인확산층이다. 이와 같이 소자분리된 반도체 기판상에 형성된 MOS트랜지스터상이 층간절연막(55)으로 덮여지고, 이것에 접속구멍이 개공되며, 이 접속구멍을 통해 상기 MOS트랜지스터의 소오스/드레인확산층(54)의 한쪽에 접속되는 하부캐패시터전극(축적노드전극)(56)이 형성되고, 이 하부캐패시터전극(56)상에 캐패시터 게이트절연막(57)을 매개해서 상부캐피시터전극(셀플레이트전극)(58)이 형성되어, 하부캐패시터전극(56)과 캐패시터 케이트절연막(57) 및 상부캐패시터전극(58)으로 이루어진 전하축적용 MIM(금속-절연물-금속)캐패시터가 형성되고 있다.
이러한 적층형 캐패시터셀 구조에서는 평면적으로는 메모리셀의 점유면적을 증대시키지 않으면서 하부캐패시터전극(56)의 표면적을 크게 하여 캐패시터의 실질적인 면적을 보상할 수 있게 된다.
그러나, 메모리의 고집적화를 추진하는 경우, 종래의 적층형 캐패시터셀 및 그 제조방법에는 이하에 설명하는 바와 같은 문제가 있다.
즉, 하부캐패시터전극(56)의 표면적을 크게 하여 충분한 캐패시터용량을 얻기 위해서는, 하부캐패시터전극(56)의 측면을 유효하게 이용해야 하므로, 그 막두께를 적어도 3000Å 정도로 두껍게 형성하지 않으면 안된다. 이와 같은 두꺼운 하부캐패시터전극(56)을 미세하게 가공하는 것은 곤란하므로, 가공에 따라 하부캐패시터전극(56)끼리의 단락이 발생하는 등의 원인으로 된다.
상기한 바와 같이 종래의 반도체 기억장치 및 그 제조방법은, 고집접화를 추진하는 경우, 적층형 캐패시터셀의 하부캐패시터전극의 막두께를 두껍게 형성하지 않으면 안되는데, 두꺼운 하부캐패시터전극을 미세하게 가공하는 것은 곤란하므로, 가공에 따라 하부캐패시터전극끼리의 단락이 발생하는 등의 문제가 있다.
[발명의 목적]
본 발명은 상기한 문제점을 해결하기 위해 발명된 것으로, 적층형 캐패시터셀의 하부캐패시터전극의 표면적을 크게 하여 충분한 캐패시터용량을 얻을 수 있게 되고, 또한 가공에 따른 하부캐패시터전극끼리의 단락의 발생을 방지할 수 있게 되어 메모리의 한층의 고집적화에 적합한 반도체 기억장치 및 그 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위해 본 발명은, 반도체 기판상에 형성된 전송게이트용 MOS트랜지스터와, 상기 MOS트랜지스터의 소오스/드레인확산층의 한쪽과 접속된 하부캐패시터전극 및, 이 하부캐패시터전극상에 캐패시터 게이트절연막을 매개해서 형성된 상부캐패시터전극을 갖춘 전하축적용 MIM캐패시터로 이루어진 적층형 캐패시터셀을 갖춘 반도체 기억장치에 있어서, 상기 MIM캐패시터가 제1절연막, 하부캐패시터전극, 캐패시터 게이트절연막, 상부캐패시터전극, 캐패시터 게이트절연막 및 하부캐패시터전극이 중첩된 계층구조를 적어도 1층 갖춘 것을 특징으로 한다.
(작용)
상기와 같이 구성된 본 발명에 따른 반도체 기억장치의 적층형 캐패시터셀에 의하면, 전송게이트용 MIM캐패시터가 제1절연막, 하부캐패시터전극, 캐패시터 게이트절연막, 상부캐패시터전극, 캐패시터 게이트절연막 및 하부캐패시터전극이 중첩된 계층구조를 적어도 1층 갖추고 있기 때문에, 평면적으로는 메모리셀의 점유면적을 증대시키지 않으면서 하부캐패시터전극의 표면적을 크게 하여 캐패시터의 실질적인 면적을 보상할 수 있게 된다. 게다가, 하부캐패시터전극의 막두께를 얇게 하더라도 그 표면적을 충분히 크게 할 수 있게 되고, 가공시의 곤란함도 극복할 수 있게 되어 가공에 따른 하부캐패시터전극끼리의 단락의 발생을 방지할 수 있게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1h도는 본 발명의 제1실시예에 따른 DRAM의 적층형 캐패시터셀의 단면구조를 나타낸 것으로, 이 적층형 캐패시터셀은 제5도를 참조해서 상술한 종래예의 적층형 캐패시터셀과 비교하여 MIM캐패시터부가 다르고, 그 이외는 동일하다. 즉, 제1h도중의 MIM캐패시터는 제1절연막(15), 하부캐패시터전극(19), 캐패시터 게이트절연막(20), 상부캐패시터전극(21), 캐패시터 게이트절연막(20) 및 하부캐패시터전극(19)이 중첩된 적어도 1층(본 실시예에서는 2층)의 계층구조를 구비하고 있다.
다음으로, 상기 제1실시예에 따른 적층형 캐패시터셀의 제조방법에 대해 제조공정순으로 나타낸 제1a도 내지 제1h도를 참조하면서 설명한다.
통상의 공정에 의해, 먼저 제1a도에 도시된 바와 같이, 예컨대 P형의 실리콘기판(10)의 표면에 선택적으로 소자분리용 필드산화막(11)을 형성한 후, 제1b도에 도시된 바와 같이 기판표면에 게이트산화막(12)을 형성되고, 그 위에 전송게이트용 MOS트랜지스터의 게이트전극(워드선)(13)을 형성하며, 기판표면에 선택적으로 상기 MOS트랜지스터의 소오스/드레인확산층(14)을 형성한다.
다음에, 상기 MOS트랜지스터상에 층간절연막을 형성한다. 먼저, 제1c도에 도시된 바와 같이, 제1절연막(예컨대, 실리콘산화막)(15)을 퇴적한다. 이어, 제1d도에 도시된 바와 같이 기판상의 전면에 제2절연막(예컨대, 실리콘산화막 또는 보론ㆍ인ㆍ게이트ㆍ유리막 ; BPSG막 또는 인ㆍ실리게이트ㆍ유리막 ; PSG막)(16)을 퇴적하고, 재차 제1절연막(15)을 퇴적한다. 이로써, 제1절연막(15)/제2절연막(16)이 중첩된 적층막(17)이 형성된다. 이 적층막(17)을 적어도 1층(본 실시예에서는 2층) 형성한다.
다음에, 제1e도에 도시된 바와 같이, 상기 MOS트랜지스터 소오스/드레인확산층(14)의 한쪽 확산층상의 상기 적층막(17)부 및 제1절연막(15)부에 하부캐패시터전극(축적노드전극)용 접속구멍(18)을 개공한다.
다음에, 제1f도에 도시된 바와 같이, 제2절연막(16)의 에칭제인 예컨대 NH4F 등에 의해 상기 접속구멍(18)의 내벽으로부터 제2절연막(16)만을 일부 제거하여 후퇴시킨다. 이 경우, 제1절연막(15)은 에칭되지 않으므로, 접속구멍(18)의 내벽에는 제1절연막(15)이 핀(fin) 형상으로 된구조가 형성된다.
이어, 제1g도에 도시된 바와 같이, 기판상의 전면에 다결정실리콘층막을 퇴적하고 접속구멍(18)을 통해 MOS트랜지스터의 소오스/드레인확산층(14)의 한쪽과 접속을 취한다. 이 경우, 접속구멍(18)의 내벽의 핀형상의 제1절연막(15)의 표면에도 다결정실리콘막이 퇴적되고, 접속구멍(18)의 내벽의 다결정실리콘막도 핀형상으로 된다. 그리고, 상기 다결정실리콘막을 패터닝가공하여 하부캐패시터전극(19)을 형성한다.
그 후, 하부캐패시터전극(19)상에 캐패시터 게이트절연막(20)을 매개해서 상부캐패시터전극(셀플레이트전극)(21)용의 다결정실리콘막을 형성함으로써, 제1h도에 도시된 바와 같은 적층형 캐패시터셀이 얻어진다. 이 경우, 접속구멍(18) 내벽의 핀형상의 다결정실리콘막(하부캐패시터전극)(19)의 표면에도 캐패시터 게이트절연막(20)이 형성되고, 접속구멍(18)의 내부를 매립하도록 상부캐패시터전극(21)용 다결정실리콘막이 형성된다.
상기한 바와 같은 제1실시예에 따른 적층형 캐패시터셀의 MIM캐패시터는, 제1절연막(15), 하부캐패시터전극(19), 캐패시터 게이트절연막(20), 상부캐패시터전극(21), 캐패시터 게이트절연막(20) 및 하부캐패시터전극(19)이 중첩된 적어도 1층(본 실시예에서는 2층)의 계층구조를 갖추고 있다. 따라서, 종래예의 적층형 캐패시터셀과 마찬가지로, 평면적으로는 메모리셀의 점유면적을 증대시키지 않고 하부캐패시터전극(19)의 표면적을 크게 하여 캐패시터의 실질적인 막두께를 얇게 하더라도 그 표면적을 충분히 크게 할 수 있게되고, 가공시의 곤란함도 극복할 수 있게 되어 가공에 따른 하부캐패시터전극(19)끼리의 단락의 발생을 방지할 수 있게 된다.
한편, 제2h도는 제2실시예에 따른 DRAM의 적층형 캐패시터셀의 단면구조를 나타낸 것으로, 이 적층형 캐패시터셀은 제1h도를 참조해서 상술한 제1실시예의 적층형 캐패시터셀과 비교하여 게이트전극(13)상에 예컨대 실리콘산화막 등의 제3절연막(22)이 형성되고, MOS트랜지스터의 게이트전극(13)의 상부에 하부캐패시터전극(19)의 단차부가 형성되어 있는 점이 다르고, 그 이외는 동일하므로 제1h도와 동일한 참조부호를 붙이고 있다.
다음에, 상기 제2실시에에 따른 적층형 캐패시터셀의 제조방법에 대해 제조공정순으로 나타낸 제2a도 내지 제2h도를 참조하면서 설명한다.
제2a, b도에 도시된 바와 같이, 전송게이트용 MOS트랜지스터를 형성할 때까지의 공정은 상기 제1실시예의 제조방법과 동일하다.
다음에, 상기 MOS트랜지스터의 게이트전극(13)의 산화 또는 CVD(화학기상성장)법 등에 의한 퇴적에 의해 게이트전극(13)상에 예컨대 실리콘산화막 등의 제3절연막(22)을 형성한다.
이어서, 제2c,d도에 도시된 바와 같이, 상기 MOS트랜지스터상에 상기 제1실시예의 제조방법과 마찬가지로 제1절연막(15)을 형성하고, 더욱이 제1절연막(15)/제2절연막(16)이 중첩된 적층막(17)을 적어도 1층(본 실시예에서는 2층)을 형성한다. 단, 최상층의 제1절연막(15)의 막두께는 최하층의 제1절연막(15)의 막두께와 동일하거나 또는 그 보다 얇아도 좋지만, 그 보다 두꺼운 것이 바람직하다.
다음으로, RIE(반응성 이온에칭)법 등에 의해 제2e도에 도시된 바와 같이 상 MOS트랜지스터의 소오스/드레인확산층(14)의 한쪽 확산층상의 최하층 제1절연막(15)의 거의 윗면부근까지 부분적으로 제거하여 접속구멍(23)을 개공한다.
이어서, 제2f도에 도시된 바와 같이, 제2절연막(16)의 에칭제인 예컨대 NH4F 등에 의해 상기 접속구멍(23) 저면의 제2절연막(16)만을 제거함과 더불어 접속구멍(23)의 측벽으로부터 제2절연막(16)만을 일부 제거하여 후퇴시킨다. 이 경우, 제1절연막(15)은 에칭되지 않으므로, 접속구멍(23)의 내벽에는 제1절연막(15)이 핀형상으로 된구조가 형성된다.
다음에, 기판상의 전면에 걸쳐 RIE법 등에 의한 에칭을 행하여, 제2g도에 도시된 바와 같이 접속구멍(23)의 저면의 제1절연막(15)을 제거함으로써, 상기 MOS트랜지스터의 소오스/드레인확산층(14)의 한쪽의 일부 및 상기 게이트전극(13)상의 제3절연막(22)의 일부를 노출시켜 상기 제3절연막(22)상에 제1절연막(15)의 유ㆍ무에 따른 단차를 형성한다. 이에 따라, 하부캐패시터전극(19)용 접속구멍(23)이 상기 MOS트랜지스터의 게이트전극(13)에 대해 자기정합적으로 개공된다. 이 경우, 상기한 바와 같이 최상층의 제1절연막(15)의 막두께가 최하층의 제1절연막(15)의 막두께보다 두꺼우면, 접속구멍(23)의 저면의 제1절연막(15)을 제거한 후에 최상층의 제1절연막(15)이 남는다. 또, 상기 에칭시에 중요한 것은, 게이트전극(13)이 노출되지 않도록 하는 것이지만, 게이트전극(13)상의 제3절연막(22)상의 제1절연막(15)의 일부가 완전히 제거된 후에는 게이트전극(13)상의 제3절연막(22)이 에칭ㆍ스토퍼로서 작용한다. 또, 최상층의 제1절연막(15)의 막두께가 최하층의 제1절연막(15)의 막두께와 동일하거나 또는 그 보다 얇으면, 최상층의 제1절연막(15)이 전면에 걸쳐 제거되지만, 그래도 상관없다.
이하, 제2h도 도시된 바와 같이, 하부캐패시터전극(19)을 형성하는 공정보다 이후의 공정은 상술한 제1실시예의 캐패시터셀의 제조공정과 동일하게 행한다. 즉 기판상의 전면에 다결정실리콘막을 퇴적하고, 접속구멍(23)을 통해 MOS트랜지스터의 소오스/드레인확산층(14)의 한쪽과 접속을 취한다. 이 경우, 상기 MOS트랜지스터의 게이트전극(13)상의 제3절연막(22)상에서 제1절연막(15)의 유ㆍ무에 따라 형성되고 있는 단차에 의해 게이트전극(13)의 상부에서 하부캐패시터전극(19)용 다결정실리콘막의 단차부가 생겨 하부캐패시터전극(19)의 표면적이 더욱 커지게 된다. 그리고, 상기 다결정실리콘막을 패터닝가공하여 하부캐패시터전극(19)을 형성한 후, 하부캐패시터전극(19)상에 캐패시터 게이트절연막(20)을 매개해서 상부캐패시터전극(21)용 다결정실리콘막을 형성한다.
상기한 바와 같은 제2실시예에 따른 적층형 캐패시터셀은, 제1실시예의 적층형 캐패시터셀과 동일한 효과를 얻을 수 있을 뿐만 아니라, 하바캐패시터전극(19)용 접속구멍(23)을 MOS트랜지스터의 게이트전극(13)에 대해 자기정합적으로 개공할 수 있으므로, MOS트랜지스터의 게이트전극(13)끼리의 간격도 작게 할 수 있게 되어 고집적화에 적합한 메모리셀 구조를 실현할 수 있게 된다.
또한, 상기한 바와 같은 각 실시예에 따른 적층형 캐패시터셀의 제조시에, 접속구멍(18, 23)의 측벽으로부터 제2절연막(16)만을 일부제거하여 후퇴시킨 때에 평면에서 보면 공동(空洞)이 동심원상으로 확대되고 극단적인 경우에는 워드선 길이방향으로 인접하는 메모리셀끼리의 공동이 연결되어, 후에 하부캐패시터전극(19)용 다결정실리콘막을 퇴적한 때에 인접하는 메모리셀의 하부캐패시터전극(19)끼리가 연결되어 버릴 염려가 있다.
이 문제를 회피하도록 한 제3실시예에 따른 적층형 캐패시터셀의 단면구조를 제3e도에 도시하고 있고, 그 제조공정순에 따른 단면구조를 제3a도내지 제3e도에 도시하고 있다. 이 적층형 캐패시터셀은, 상술한 각 실시예의 적층형 캐패시터셀과 비교하여 MIM캐패시터의 계층구조[제1절연막(15), 하부캐패시터전극(19), 캐패시터 게이트절연막(20), 상부캐패시터전극(21), 캐패시터 게이트절연막(20) 및 하부캐패시터전극(19)이 중첩된 구조]를 2층이상 갖추고, 더욱이 2층째이상의 제1절연막(15)의 외주부 및 최하층의 제1절연막(15)에 연결되어 하부캐패시터전극(19)의 외주부를 둘러싸는 제1절연막(15)을 갖춘 점이 다르며, 그 이외는 동일하다. 여기서, 제3e도중 제1h도와 동일한 부분에는 동일한 참조부호를 붙이고 있다.
다음으로, 상기 제3실시예에 따른 적층형 캐패시터셀의 제조방법을 설명한다.
제3a도에 도시된 바와 같이, 소자분리된 실리콘기판에 전송게이트용 MOS트랜지스터를 형성하고, 그위에 층간절연막(31)을 형성하며, 상기 층간절연막(31)중 상기 MOS트랜지스터의 소오스/드레인확산층(14)의 한쪽 확산층상의 부분을 제거한 후, 기판상에 상기한 바와 같은 제1절연막(15) 및 적어도 1층(본 실시예에서는 2층)의 적층막(17)을 순차형성한다.
다음에, 제3b도에 도시된 바와 같이, 적층형 캐패시터의 평면패턴에 거의 대응하도록 적층막(17)을 패터닝가공한다.
이어서, 제3c도에 도시된 바와 같이, 적층막(17)의 제1절연막(15)의 외주부 및 최하층의 제1절연막(15)에 연결되어 제2절연막(16)의 외주부를 둘러싸는 제1절연막(15)을 형성한다.
계속해서, 제3d도에 도시된 바와 같이, 상기 MOS트랜지스터의 소오스/드레인확산층(14)의 한쪽 확산층상의 상기 적층막(17)부 및 제1절연막(15)부에 하부캐패시터전극용 접속구멍(18)을 개공한다. 그리고, 제2절연막(16)의 에칭제인 예컨대 NH4F 등에 의해 상기 접속구멍(18)의 내벽으로부터 제2절연막(16)만을 제거한다. 이 경우, 제1절연막(15)은 에칭되지 않으므로, 접속구멍(18)의 내부에는 제1절연막(15)이 핀형상으로 남는다.
다음에, 제3e도에 도시된 바와 같이, 기판상의 전면에 다결정실리콘막을 퇴적하고, 접속구멍(18)을 통해 사기 MOS트랜지스터의 소오스/드레인확산층(14)의 한쪽과 접속을 취한다. 이 경우, 접속구멍(18) 내부의 핀형상의 제1절연막(15)의 표면에도 다결정실리콘막이 퇴적된다. 그리고, 상기 다결정실리콘막을 패터닝가공하여 하부캐패시터전극(19)을 형성한 후, 하부캐패시터전극(19)상에 캐패시터 게이트절연막(20)을 형성한다.
이어서, 기판상의 전면에 다결정실리콘막을 퇴적함으로써, 캐패시터 게이트절연막(20)상에 상부캐패시터전극(21)용 다결정실리콘막을 형성한다.
제4도는 제2h도에 도시한 적층형 캐패시터셀의 변형예를 나타낸 것으로, MOS트랜지스터상에 예컨대 CVD법에 의한 절연막(31)이 형성되고, 이 절연막(31)중 상기 MOS트랜지스터 소오스/드레인확산층(14)의 한쪽 확산층의 부분이 제거된 후에, 상기한 바와 같은 제2실시예와 마찬가지로 적층형 캐패시터셀이 형성되어 있으며, 제2h도와 동일한 부분에는 동일한 참조부호를 붙이고 있다.
[발명의 효과]
상술한 바와 같이 본 발명에 의하면, 적층형 캐패시터셀의 하부캐패시터전극의 표면적을 크게 하여 충분한 캐패시터용량을 얻을 수 있게 되고, 또한 가공에 따른 하부캐패시터전극끼리의 단락의 발생을 방지할 수 있게 되어 메모리의 한층의 고집적화에 적합한 반도체 기억장치 및 그 제조방법을 실현할 수 있게 된다.

Claims (8)

  1. 반도체 기체(基體)(10)와, 상기 반도체 기체내의 소오스 및 드레인영역(14)과, 이 소오스 및 드레인영역에 의해 규정된 채널영역상의 제1절연막(12) 및, 이 제1절연막상의 게이트전극(13)으로 이루어진 전계 효과 트랜지스터, 상기 게이트전극과 상기 소오스 및 드레인영역상의 제2절연막(15), 상기 제2절연막상의 제3절연막(16), 상기 제3절연막상의 제4절연막(15), 상기 제2, 제3, 및 제4절연막을 관통하여 상기 소오스 및 드레인영역의 한쪽을 노출시키는 개구(18), 상기 개구의 측벽에 형성된 홈, 상기 소오스 및 드레인영역의 한쪽과 상기 홈을 포함하는 상기 개구의 노출된 표면부상의 제1전극으로서의 제1도전층(19), 상기 제1도전층의 내측에 형성된 제5절연막(20) 및, 상기 제5절연막상의 제2전극으로서의 제2도전층(21)을 구비하고, 상기 제1 및 제2전극과 상기 제5절연막이 캐패시터를 구성하는 것을 특징으로 하는 반도체 기억장치.
  2. 반도체 기체(10)와, 상기 반도체 기체내의 소오스 및 드레인영역(14)과, 이 소오스 및 드레인영역에 의해 규정된 채널영역상의 제1절연막(12) 및, 제1절연막상의 게이트전극(13)으로 이루어진 전계효과 트랜지스터, 상기 게이트전극과 상기 소오스 및 드레인영역상의 제2절연막(15), 상기 제2절연막상에 형성된 제1 및 제2절연막으로 이루어진 적어도 하나의 적층막(17), 상기 제2절연막과 상기 적어도 하나의 적층막을 관통하여 상기 소오스 및 드레인영역의 한쪽을 노출시키는 개구(18), 상기 개구의 측벽에 형성된 홈, 상기 소오스 및 드레인영역의 한쪽과 상기 홈을 포함하는 상기 개구의 노출된 표면부상의 제1전극으로서의 제1도전층(19), 상기 제1도전층의 내측에 형성된 제5절연막(20) 및, 상기 제5절연막상의 제2전극으로서의 제2도전층(21)을 구비하고 상기 제1 및 제2전극과 상기 제5절연막이 캐패시터를 구성하는 것을 특징으로 하는 반도체 기억장치.
  3. 반도체 기체(10)와, 상기 반도체 기체내의 소오스 및 드레인영역(14)과, 이 소오스 및 드레인영역에 의해 규정된 채널영역상의 제1절연막(12) 및, 이 제1절연막상의 게이트전극(13)으로 이루어진 전계효과 트랜지스터, 상기 게이트전극 상면의 제2절연막(22), 상기 제2절연막과 상기 소오스 및 드레인영역상의 제3절연막(15), 상기 제3절연막상의 제4절연막(16), 상기 제4절연막상의 제5절연막(15), 상기 제3, 제4 및 제5절연막을 관통하여 상기 소오스 및 드레인영역의 한쪽과 상기 제2절연막의 일부를 노출시키는 개구(23), 상기 개구의 측벽에 형성된 홈, 상기 소오스 및 드레인영역의 한쪽과 상기 제2절연막의 상면 및 상기 홈을 포함하는 상기 개구의 노출된 표면부상의 제1전극으로서의 제1도전층(19), 상기 제1도전층의 내측에 형성된 제6절연막(20) 및, 상기 제6절연막상의 제2전극으로서의 제2도전층(21)을 구비하고, 상기 제1 및 제2전극과 상기 제6절연막이 캐패시터를 구성하는 것을 특징으로 하는 반도체 기억장치.
  4. 반도체 기체(10)와, 상기 반도체 기체내의 소오스 및 드레인영역(14)과, 이 소오스 및 드레인영역에 의해 규정된 채널영역상의 제1절연막(12) 및, 이 제1절연막상의 게이트전극(13)으로 이루어진 전계효과 트랜지스터, 상기 게이트전극과 상기 소오스 및 드레인영역상의 제2절연막(15), 상기 제2절연막상의 제3절연막(16), 상기 제2 및 제3절연막의 외측 표면상과 상기 제3절연막의 상면의 제4절연막(15), 상기 제2, 제3 및 제4절연막을 관통하여 상기 소오스 및 드레인영역의 한쪽을 노출시키는 개구(18), 상기 개구의 측벽에 형성된 홈, 상기 소오스 및 드레인영역의 한쪽과 상기 홈을 포함하는 상기 개구의 노출된 표면부상의 제1전극으로서의 제1도전층(19), 상기 제1도전층의 내측에 형성된 제5절연막(20) 및, 상기 제5절연막상의 제2전극으로서의 제2도전층(21)을 구비하고, 상기 제1 및 제2전극과 상기 제5절연막이 캐패시터를 구성하는 것을 특징으로 하는 반도체 기억장치.
  5. 반도체 기체(10)상에 소자분리산화막(11)을 형성하는 공정과, 상기 반도체 기체의 표면상에 제1절연막(12)을 매개해서 전계효과 트랜지스터의 게이트전극(13)을 형성하는 공정, 상기 반도체 기체의 표면상에 전계효과 트랜지스터의 소오스 및 드레인영역(14)을 형성하는 공정, 상기 게이트전극과 상기 소오스 및 드레인영역상에 제2절연막(15)을 퇴적하는 공정, 상기 제2절연막상에 제3절연막(16)을 퇴적하는 공정, 상기 제3절연막상에 제4절연막(15)을 퇴적하는 공정, 상기 제2, 제3 및 제4절연막을 제거하여 상기 소오스 및 드레인영역의 한쪽을 노출시키는 개구(18)를 형성하는 공정, 상기 개구의 측벽에 홈을 형성하는 공정, 상기 소오스 및 드레인영역의 한쪽과 상기 홈을 포함하는 상기 개구의 노출된 표면부상에 제1전극으로서의 제1도전층(19)을 형성하는 공정, 상기 제1도전층의 내측에 제5절연막(20)을 형성하는 공정 및, 상기 제5절연막상에 제2전극으로서의 제2도전층(21)을 형성하는 공정을 구비하고, 상기 제1 및 제2 전극과 상기 제5절연막이 캐패시터를 구성하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  6. 반도체 기체(10)상에 소자분리산화막(11)을 형성하는 공정과, 상기 반도체 기체의 표면상에 제1절연막(12)을 매개해서 전계효과 트랜지스터의 게이트전극(13)을 형성하는 공정, 상기 반도체 기체의 표면상에 전계효과 트랜지스터의 소오스 및 드레인영역(14)을 형성하는 공정, 상기 게이트전극과 상기 소오스 및 드레인영역상에 제2절연막(15)을 퇴적하는 공정, 상기 제2절연막상에 제1 및 제2절연막으로 이루어진 적어도 하나의 적층막(17)을 퇴적하는 공정, 상기 제2절연막과 상기 적어도 하나의 적층막을 제거하여 상기 소오소 및 드레인영역의 한쪽을 노출시키는 개구(18)을 형성하는 공정, 상기 개구의 측벽에 홈을 형성하는 공정, 상기 소오스 및 드레인영역의 한쪽과 상기 홈을 포함하는 상기 개구의 노출된 표면부상에 제1전극으로서의 제1도전층(19)을 형성하는 공정, 상기 제1도전층의 내측에 제5절연막(20)을 퇴적하는 공정 및 , 상기 제5절연막상에 제2전극으로서의 제2도전층(21)을 형성하는 공정을 구비하고, 상기 제1 및 제2전극과 상기 제5절연막이 캐패시터를 구성하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  7. 반도체 기체(10)상에 소자분리산화막(11)을 형성하는 공정과, 상기 반도체 기체의 표면상에 제1절연막(12)을 매개해서 전계효과 트랜지스터의 게이트전극(13)을 형성하는 공정, 상기 반도체 기체의 표면상에 전계효과 트랜지스터의 소오스 및 드레인영역(14)을 형성하는 공정, 상기 게이트전극의 상면에 제2절연막(22)을 퇴적하는 공정, 상기 제2절연막과 상기 소오스 및 드레인영역상에 제3절연막(15)을 퇴적하는 공정, 상기 제3절연막상에 제4절연막(16)을 퇴적하는 공정, 상기 제4절연막상에 제5절연막(15)을 퇴적하는 공정, 상기 제3, 제4 및 제5절연막을 제거하여 상기 소오스 및 드레인영역의 한쪽과 상기 제2절연막의 일부를 노출시키는 개구(23)을 형성하는 공정, 상기 개구의 측벽에 홈을 형성하는 공정, 상기 소오스 및 드레인영역의 한쪽과 상기 제2절연막의 상면 및 상기 홈을 포함하는 상기 개구의 노출된 표면부상에 제1전극으로서의 제1도전층(19)을 형성하는 공정, 상기 제1도전층의 내측에 제6절연막(20)을 퇴적하는 공정 및, 상기 제6절연막상에 제2전극으로서의 제2도전층(21)을 형성하는 공정을 구비하고, 상기 제1 및 제2전극과 상기 제6절연막이 캐패시터를 구성하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  8. 반도체기체(10)상에 소자분리산화막(11)을 형성하는 공정과, 상기 반도체기체의 표면상에 제1절연막(12)을 매개해서 전계효과 트랜지스터의 게이트전극(13)을 형성하는 공정, 상기 반도체기체의 표면상에 전계효과 트랜지스터의 소오스 및 드레인영역(14)을 형성하는 공정, 상기 게이트전극과 상기 소오스 및 드레인영역상에 제2절연막(15)을 퇴적하는 공정, 상기 제2절연막상에 제3절연막(16)을 퇴적하는 공정, 상기 제2 및 제3절연막의 외측 표면상과 상기 제3절연막의 상면에 제4절연막(15)을 퇴적하는 공정, 상기 제2, 제3 및 제4절연막을 제거하여 상기 소오스 및 드레인영역의 한쪽을 노출시키는 개구(18)를 형성하는 공정, 상기 개구의 측벽에 홈을 형성하는 공정, 상기 소오스 및 드레인영역의 한쪽과 상기 홈을 포함하는 상기 개구의 노출된 표면부상에 제1전극으로서의 제1도전층(19)을 형성하는 공정, 상기 제1도전층의 내측에 제5절연막(20)을 퇴적하는 공정 및, 상기 제5절연막상에 제2전극으로서의 제2도전층(21)을 형성하는 공정을 구비하고, 상기 제1 및 제2전극과 상기 제5절연막이 캐패시터를 구성하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
KR1019910008100A 1990-05-18 1991-05-18 반도체 기억장치 및 그 제조방법 Expired - Fee Related KR950006473B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2130051A JP2504606B2 (ja) 1990-05-18 1990-05-18 半導体記憶装置およびその製造方法
JP02-130051 1990-05-18

Publications (1)

Publication Number Publication Date
KR950006473B1 true KR950006473B1 (ko) 1995-06-15

Family

ID=15024887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008100A Expired - Fee Related KR950006473B1 (ko) 1990-05-18 1991-05-18 반도체 기억장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5142639A (ko)
JP (1) JP2504606B2 (ko)
KR (1) KR950006473B1 (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
KR960003498B1 (ko) * 1992-06-18 1996-03-14 금성일렉트론주식회사 반도체장치의 캐패시터 제조방법
US5364814A (en) * 1992-07-09 1994-11-15 Micron Technology, Inc. Germanium implanted stacked capacitor cell
US5330928A (en) * 1992-09-28 1994-07-19 Industrial Technology Research Institute Method for fabricating stacked capacitors with increased capacitance in a DRAM cell
KR940022841A (ko) * 1993-03-22 1994-10-21 김광호 반도체장치의 커패시터 및 그 제조방법
US5449635A (en) * 1993-12-28 1995-09-12 Goldstar Electron Co., Ltd. Method of fabricating a semiconductor memory
KR100317309B1 (ko) * 1994-04-19 2002-02-19 김영환 반도체 메모리장치 제조방법
US5436186A (en) * 1994-04-22 1995-07-25 United Microelectronics Corporation Process for fabricating a stacked capacitor
US5460999A (en) * 1994-06-06 1995-10-24 United Microelectronics Corporation Method for making fin-shaped stack capacitors on DRAM chips
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
JP2785766B2 (ja) * 1995-09-29 1998-08-13 日本電気株式会社 半導体装置の製造方法
JP2809185B2 (ja) * 1996-03-29 1998-10-08 日本電気株式会社 半導体装置およびその製造方法
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
KR970077676A (ko) * 1996-05-31 1997-12-12 윌리엄 비. 켐플러 고밀도 메모리 응용을 위한 주름형 크라운 캐패시터 구조물
JPH1022457A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp 容量装置及び半導体装置並びにそれらの製造方法
TW312831B (en) 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(3)
TW297948B (en) * 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
TW304290B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp The manufacturing method for semiconductor memory device with capacitor
TW306064B (en) * 1996-08-16 1997-05-21 United Microelectronics Corp Semiconductor memory device with capacitor (part 6)
TW312828B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(5)
TW308729B (en) * 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (3)
US5744833A (en) * 1996-08-16 1998-04-28 United Microelectronics Corporation Semiconductor memory device having tree-type capacitor
TW302524B (en) * 1996-08-16 1997-04-11 United Microelectronics Corp Memory cell structure of dynamic random access memory and manufacturing method thereof
US5796138A (en) * 1996-08-16 1998-08-18 United Microelectronics Corporation Semiconductor memory device having a tree type capacitor
TW366592B (en) * 1996-08-16 1999-08-11 United Microelectronics Corp DRAM memory and the manufacturing method for the memory cells
TW308727B (en) * 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
TW351846B (en) * 1996-08-16 1999-02-01 United Microelectronics Corp Method for fabricating memory cell for DRAM
TW306036B (en) * 1996-08-16 1997-05-21 United Microelectronics Corp Semiconductor memory device with capacitor (part 2)
TW427012B (en) * 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
US5811848A (en) * 1996-08-16 1998-09-22 United Microelectronics Corporation Capacitor structure for a semiconductor memory device
TW304288B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor
GB2321771A (en) * 1996-08-16 1998-08-05 United Microelectronics Corp Stacked capacitor
TW312829B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Semiconductor memory device with capacitor(6)
US5739060A (en) * 1996-08-16 1998-04-14 United Microelecrtronics Corporation Method of fabricating a capacitor structure for a semiconductor memory device
US5759890A (en) * 1996-08-16 1998-06-02 United Microelectronics Corporation Method for fabricating a tree-type capacitor structure for a semiconductor memory device
EP0825650A3 (en) * 1996-08-21 2003-05-21 Texas Instruments Inc. DRAM cell with stacked capacitor
DE19643905C1 (de) * 1996-10-30 1998-04-09 Mosel Vitelic Inc Kondensatoranordnung in einer dynamischen Speichereinrichtung und Herstellungsverfahren
DE19643904C1 (de) * 1996-10-30 1998-05-14 Mosel Vitelic Inc Kondensatoranordnung in einer dynamischen Speichereinrichtung und Herstellverfahren
US6249019B1 (en) * 1997-06-27 2001-06-19 Micron Technology, Inc. Container capacitor with increased surface area and method for making same
US6074913A (en) * 1998-07-01 2000-06-13 Worldwide Semiconductor Manufacturing Corporation Method for forming a DRAM capacitor
US6344392B1 (en) * 1998-11-16 2002-02-05 Vanguard International Semiconductor Corporation Methods of manufacture of crown or stack capacitor with a monolithic fin structure made with a different oxide etching rate in hydrogen fluoride vapor
KR100323832B1 (ko) * 1999-08-25 2002-02-07 윤종용 고용량을 갖는 캐패시터의 제조방법 및 이를 이용한 반도체 소자의 제조방법
JP2001291844A (ja) * 2000-04-06 2001-10-19 Fujitsu Ltd 半導体装置及びその製造方法
US6737698B1 (en) 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
EP1351315A3 (fr) * 2002-03-20 2005-08-17 Memscap Micro-composant électronique intégrant une structure capacitive, et procédé de fabrication
US6737699B2 (en) * 2002-06-27 2004-05-18 Intel Corporation Enhanced on-chip decoupling capacitors and method of making same
TW200933822A (en) * 2008-01-25 2009-08-01 Ind Tech Res Inst Method for forming capacitor in dynamic random access memory
US8362589B2 (en) * 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US8207592B2 (en) * 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US7944732B2 (en) * 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US7994609B2 (en) * 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US8860107B2 (en) * 2010-06-03 2014-10-14 International Business Machines Corporation FinFET-compatible metal-insulator-metal capacitor
JP2011082543A (ja) * 2010-11-22 2011-04-21 Fujitsu Ltd 半導体装置の製造方法
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0750347B1 (en) * 1987-06-17 2002-05-08 Fujitsu Limited Dynamic random access memory device and method of producing the same
KR910009805B1 (ko) * 1987-11-25 1991-11-30 후지쓰 가부시끼가이샤 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법
JP2737984B2 (ja) * 1988-02-17 1998-04-08 富士通株式会社 半導体装置
JPH0276258A (ja) * 1988-09-13 1990-03-15 Fujitsu Ltd 半導体記憶装置
JP3020257B2 (ja) * 1989-09-13 2000-03-15 沖電気工業株式会社 半導体記憶装置の製造方法
JP2523981B2 (ja) * 1989-11-01 1996-08-14 松下電器産業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0425169A (ja) 1992-01-28
US5142639A (en) 1992-08-25
JP2504606B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
KR950006473B1 (ko) 반도체 기억장치 및 그 제조방법
US4910566A (en) Layer structure of a memory cell for a dynamic random access memory device and method for producing the same
EP0430404B1 (en) Method of manufacturing a capacitor for a DRAM cell
US5049957A (en) MOS type dynamic random access memory
JP2906807B2 (ja) 半導体メモリセルとその製造方法
JP3222944B2 (ja) Ｄｒａｍセルのキャパシタの製造方法
US5498561A (en) Method of fabricating memory cell for semiconductor integrated circuit
US5409855A (en) Process for forming a semiconductor device having a capacitor
US6806195B1 (en) Manufacturing method of semiconductor IC device
US6291850B1 (en) Structure of cylindrical capacitor electrode with layer of hemispherical grain silicon
US5236859A (en) Method of making stacked-capacitor for a dram cell same
US5677225A (en) Process for forming a semiconductor memory cell
US6114198A (en) Method for forming a high surface area capacitor electrode for DRAM applications
JP2917912B2 (ja) 半導体記憶装置およびその製造方法
US5314835A (en) Semiconductor memory device
US5270561A (en) Semiconductor memory device with a ring-shaped bit line
JPH02260453A (ja) 半導体記憶装置およびその製造方法
JPH0294561A (ja) 半導体記憶装置およびその製造方法
US5329146A (en) DRAM having trench type capacitor extending through field oxide
JP3120462B2 (ja) 半導体集積回路装置及びその製造方法
JPH0834303B2 (ja) 半導体記憶装置の製造方法
JP3085831B2 (ja) 半導体装置の製造方法
US5658817A (en) Method for fabricating stacked capacitors of semiconductor device
JP2950550B2 (ja) 半導体記憶装置の製造方法
US5242852A (en) Method for manufacturing a semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20040616

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20040616

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000