[go: up one dir, main page]

KR940012831A - 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치 - Google Patents

클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치

Info

Publication number
KR940012831A
KR940012831A KR1019920024709A KR930024709A KR940012831A KR 940012831 A KR940012831 A KR 940012831A KR 1019920024709 A KR1019920024709 A KR 1019920024709A KR 930024709 A KR930024709 A KR 930024709A KR 940012831 A KR940012831 A KR 940012831A
Authority
KR
South Korea
Prior art keywords
clock signal
circuit
bus
information
frequency
Prior art date
Application number
KR1019920024709A
Other languages
English (en)
Other versions
KR0138973B1 (ko
Inventor
다니엘 세푸란 로렌스
Original Assignee
죤 에이취. 무어
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죤 에이취. 무어, 모토로라 인코포레이티드 filed Critical 죤 에이취. 무어
Publication of KR940012831A publication Critical patent/KR940012831A/ko
Application granted granted Critical
Publication of KR0138973B1 publication Critical patent/KR0138973B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Sources (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transceivers (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 회로내의 전력 소모를 최소하시키는 회로 (100;200;500) 및 이와 관련된 방법(700)에 관한 것이다.
적어도 2개의 회로부(106, 112)가 버스(136)에 의해 서로 연결되는데, 이 버스를 통해 회로부들(106, 112)간에 정보 전송이 이루어진다. 클럭 신호 발생기(148)는 적어도 2가지 주파수, 즉 저주파수와 고주파 클럭 신호를 교대로 발생시킨다. 정보가 버스(136)상에 전송되지 아니한 경우에는 클럭 신호 발생기(148)는 저주파 클럭 신호를 발생시키고, 이에 따라 회로(100)는 저주파 레벨에서 작동한다. 정보가 버스(136)상에 전송된 경우에는 클럭 신호 발생기(148)는 고주파 클럭 신호를 발생시키고, 이에 따라 회로(100)는 고주파 레벨에서 작동한다.
예컨대, 버스(136)상에 전송된 워드(280)의 첫번째 1비트를 형성하는 시작 비트(284)가 검출되면, 클럭 신호 발생기(148)는 클럭 신호의 주파수를 증가시키게 된다.

Description

클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 바람직한 실시예에 따른 전자 회로의 간단화된 블럭도.
제3도는 제2도와 유사한, 본 발명의 또 다른 바람직한 실시예에 따른 블럭도.
제4도는 본 발명의 바람직한 실시예의 회로 구성 요소들간에 전송된 디지탈 워드의 포맷 구성도.

Claims (10)

  1. 정보 신호를 발생시키는 제1회로부(112;212;512)와; 정보 신호를 수신하는 제2회로부(106;206;506)와; 상기 제1회로부(112;212;512)와 상기 제2회로부(106;206;506)를 서로 연결시켜서, 상기 제1회로부(112;212;512)에 발생된 정보 신호를 전송하고, 상기 발생된 정보 신호를 상기 제2회로부(106;206;506)에 의해 수신되게 하는 버스(136;236;536) 및; 상기 제1회로부(112;212;512)와 상기제2회로부(106;206;506)에 공급하기 위한 클럭 신호를 발생시키는 블럭 신호 발생기(148, 248, 542)를 포함하고, 상기 클럭 신호 발생기에서 발생된 클럭 신호가, 상기 정보 신호가 상기 버스(136;236;536)상에 전송되지 않는 때에는 제1레벨 이하의 주파수를 갖고, 상기 정보 신호가 상기 버스상에 전송된 때에는 제2레벨 이상의 주파수를 갖고, 상기 클럭 신호 발생기(148;248;542)는 상기 정보 신호가 상기 버스(136;236;536)상에 발생되는 표시를 수신한 때에는 상기 제1레벨 이하의 주파수를 상기 제2레벨 이상의 주파수로 클럭 신호 주파수를 변경시키고, 상기 정보 신호가 상기 버스(136;236;536)상에 발생되지 아니하는 표시를 수신한 때에는 상기 제2레벨 이상의 주파수를 상기 제1레벨 이하의 주파수로 클럭 신호 주파수를 변경시키는, 전자 회로(100;200;500)에서 전력 소모를 최소화시키는 장치.
  2. 제1항에 있어서, 상기 제1회로부(112;212;512)가 정보 신호의 발생을 개시하고 그 정보 신호를 상기 제2회로부(106;206;506)로 전송하는 슬레이브부를 포함하는 것을 특징으로 하는 전자 회로에서 전력 소모를 최소화시키는 장치.
  3. 제2항에 있어서, 상기 제1회로부(112;212;512)를 이루는 상기 슬레이브부가 버스(136;236;536)상에 전송하기 위한 정보신호를 발생시키고 또한 버스상에 전송된 정보 신호를 수신하는 것을 특징으로 하는 전자 회로에서 전력 소모를 최소하시키는 장치.
  4. 제3항에 있어서, 상기 제2회로부(106;206;506)가 상기 클럭 신호 발생기(148;248;542)에 접속된 마스터부를 포함하고, 상기 제1회로부(112;212;512)가 상기 버스(136;236;536)상에 정보 신호의 발생을 개시하는 시기를 검출하고, 정보 신호의 상기 발생의 개시를 검출함에 따라서 클럭 신호 발생기(148;248;542)가 클럭 신호 주파수를 상기 제2레벨 이상의 주파수로 증가시키는 것을 특징으로 하는 전자 회로에서 전력 소모를 최소화시키는 장치.
  5. 제4항에 있어서, 상기 제2회로부(106;206;506)를 이루는 상기 마스터부가 버스상에 전송하기 위한 정보 신호를 발생시키고 또한 버스상에 전송된 정보 신호를 수신하는 것을 특징으로 하는 전자 회로에서 전력 소모를 최소화시키는 장치.
  6. 제1항에 있어서, 상기 제1회로부(112;212;512)와 상기 제2회로부(106;206;506)를 서로 연결시키는 상기 버스(136;236;536)가, 전송 라인을 형성하는 제1버스 라인과, 수신 라인을 형성하는 제2버스 라인 및, 클럭 신호발생기(148;248;542)에서 발생된 클럭 신호를 전송하는 클럭 라인을 형성하는 제3버스 라인을 갖는 멀티 와이어 버스(236)로 이루어진 것을 특징으로 하는 전자 회로에서 전력 소모를 최소화시키는 장치.
  7. 제6항에 있어서, 클럭 신호 발생기(148;248;542)가 발생된 클럭 신호를 상기 제2회로부(106;206;506)에 공급하고, 이어서 상기 제2회로부(106;206;506)가 상기 클럭 신호를 상기 멀티 와이어 버스의 상기 클럭 라인에 공급하는 것을 특징으로 하는 전자 회로에서 전력 소모를 최소화시키는 장치.
  8. 제1항에 있어서, 클럭 신호 발생기(148;248;542)는 적어도 상기 제1회로부 에 의해 정보 전송 개시 신호가 버스(136;236;536)상에 전송되기 이전에 상기 제1레벨 이하의 주파수를 갖는 클럭 신호를 발생시키고, 또한 상기 클럭 신호 발생기(148;248;542)는 적어도 상기 제1회로부(112;212;512)에 의해 정보 전송 개시 신호가 버스(136;236;536)상에 전송되면 상기 제2레벨 이상의 주파수를 갖는 클럭 신호를 발생시키는 것을 특징으로 하는 전자 회로에서 전력 소모를 최소화시키는 장치.
  9. 제8항에 있어서, 상기 정보 전송 개시 신호가 디지탈 워드(280)의 시작비트(284)로 구성된 것을 특징으로 하는 전자 회로에서 전력 소모를 최소화시키는 장치.
  10. 제7항에 있어서, 상기 클럭 신호 발생기(148;248;542)는 상기 제2회로부(106;206;506)가 버스(136;236;536)상에 정보 신호의 전송을 완료한 후에 상기 제1레벨 이하의 주파수를 갖는 클럭 신호를 발생시키는 것을 특징으로 하는 전자 회로에서 전력 소모를 최소화시키는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930024709A 1992-11-23 1993-11-19 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치 KR0138973B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US98001292A 1992-11-23 1992-11-23
US980,012 1992-11-23

Publications (2)

Publication Number Publication Date
KR940012831A true KR940012831A (ko) 1994-06-24
KR0138973B1 KR0138973B1 (ko) 1998-06-15

Family

ID=25527289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024709A KR0138973B1 (ko) 1992-11-23 1993-11-19 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치

Country Status (3)

Country Link
US (1) US5628001A (ko)
JP (1) JP2862471B2 (ko)
KR (1) KR0138973B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401735B1 (ko) * 1997-06-06 2003-10-17 에릭슨 인크. 기준 보상 전력 강하 제어를 제공하는 무선 통신 장치 및 그 작동 방법
KR101247045B1 (ko) * 2008-04-29 2013-03-25 퀄컴 인코포레이티드 분주기 유닛 동기화를 위한 방법 및 장치
KR20190084755A (ko) * 2018-01-09 2019-07-17 삼성전자주식회사 모바일 장치 및 그것의 인터페이싱 방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433800A (en) * 1987-07-29 1989-02-03 Toshiba Corp Semiconductor memory
JP3555252B2 (ja) * 1995-06-30 2004-08-18 株式会社デンソー 間欠受信制御装置
US5983357A (en) * 1995-07-28 1999-11-09 Compaq Computer Corporation Computer power management
JP3694084B2 (ja) * 1996-02-21 2005-09-14 三菱電機株式会社 携帯端末
JP2933523B2 (ja) * 1996-03-13 1999-08-16 日本電気エンジニアリング株式会社 データ送受信装置
US5737614A (en) * 1996-06-27 1998-04-07 International Business Machines Corporation Dynamic control of power consumption in self-timed circuits
US5761517A (en) * 1996-08-14 1998-06-02 International Business Machines Corporation System and method for reducing power consumption in high frequency clocked circuits
US6351489B1 (en) * 1996-09-30 2002-02-26 Rosemount Inc. Data bus communication technique for field instrument
US6079022A (en) * 1996-10-11 2000-06-20 Intel Corporation Method and apparatus for dynamically adjusting the clock speed of a bus depending on bus activity
US5958011A (en) * 1997-03-31 1999-09-28 International Business Machines Corporation System utilizing mastering and snooping circuitry that operate in response to clock signals having different frequencies generated by the communication controller
US5937167A (en) * 1997-03-31 1999-08-10 International Business Machines Corporation Communication controller for generating four timing signals each of selectable frequency for transferring data across a network
US5964881A (en) * 1997-11-11 1999-10-12 Advanced Micro Devices System and method to control microprocessor startup to reduce power supply bulk capacitance needs
KR200215119Y1 (ko) * 1997-12-01 2001-03-02 윤종용 절전동작모드를위한기준신호발생회로를구비하는전원공급장치
JPH11184554A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
US6092210A (en) * 1998-10-14 2000-07-18 Cypress Semiconductor Corp. Device and method for synchronizing the clocks of interconnected universal serial buses
US6105097A (en) * 1998-10-14 2000-08-15 Cypress Semiconductor Corp. Device and method for interconnecting universal serial buses including power management
US6311294B1 (en) 1998-10-20 2001-10-30 Cypress Semiconductor Corp. Device and method for efficient bulk data retrieval using a universal serial bus
US6389495B1 (en) 1999-01-16 2002-05-14 Cypress Semiconductor Corp. Dedicated circuit and method for enumerating and operating a peripheral device on a universal serial bus
US6161186A (en) * 1999-02-12 2000-12-12 Hewlett Packard Company Lower power passive listen method for electronic devices
FR2795584B1 (fr) * 1999-06-23 2001-08-10 Sagem Appareil autonome et procede de gestion par un tel appareil d'un transmetteur
US7100061B2 (en) * 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7260731B1 (en) * 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
TW533357B (en) * 2001-12-14 2003-05-21 Via Tech Inc Method of hot switching the data transmission rate of bus
WO2004056142A1 (en) * 2002-12-16 2004-07-01 Research In Motion Limited Methods and apparatus for reducing power consumption in cdma communication device
JP2006236241A (ja) * 2005-02-28 2006-09-07 Toshiba Corp 周辺装置
US8315269B1 (en) 2007-04-18 2012-11-20 Cypress Semiconductor Corporation Device, method, and protocol for data transfer between host device and device having storage interface
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
JP5276804B2 (ja) * 2007-06-20 2013-08-28 横河電機株式会社 積算データバックアップ装置と積算データバックアップ方法
TWI448902B (zh) * 2007-08-24 2014-08-11 Cypress Semiconductor Corp 具頁存取基礎處理器介面之橋接裝置
US8090894B1 (en) 2007-09-21 2012-01-03 Cypress Semiconductor Corporation Architectures for supporting communication and access between multiple host devices and one or more common functions
US7895387B1 (en) 2007-09-27 2011-02-22 Cypress Semiconductor Corporation Devices and methods for sharing common target device with two different hosts according to common communication protocol
FR2947930B1 (fr) * 2009-07-10 2012-02-10 St Ericsson Grenoble Sas Detection d'attachement usb
US8429320B2 (en) * 2009-12-18 2013-04-23 Broadcom Corporation Method and system for dynamically programmable serial/parallel bus interface
JP5569403B2 (ja) * 2011-01-14 2014-08-13 ブラザー工業株式会社 無線通信装置及び画像形成装置
TW201243656A (en) * 2011-04-20 2012-11-01 Kye Systems Corp A non-contact inputting device of computer peripheral and method for the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3941989A (en) * 1974-12-13 1976-03-02 Mos Technology, Inc. Reducing power consumption in calculators
JPS5266346A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system
US4143418A (en) * 1977-09-21 1979-03-06 Sperry Rand Corporation Control device and method for reading a data character from a computer at a fast rate and transmitting the character at a slow rate on a communication line
JPS5654529A (en) * 1979-10-08 1981-05-14 Nec Corp Data processor
JPS56140459A (en) * 1980-04-04 1981-11-02 Hitachi Ltd Data processing system
JPS58182332A (ja) * 1982-04-19 1983-10-25 Nec Corp 選択呼出し受信機のバツテリ・セ−ビング装置
JPS58207733A (ja) * 1982-05-28 1983-12-03 Nec Corp バツテリ−セ−ビング回路
US4545030A (en) * 1982-09-28 1985-10-01 The John Hopkins University Synchronous clock stopper for microprocessor
JPS62160830A (ja) * 1986-01-10 1987-07-16 Nec Corp 選択呼出信号受信機
US5109521A (en) * 1986-09-08 1992-04-28 Compaq Computer Corporation System for relocating dynamic memory address space having received microprocessor program steps from non-volatile memory to address space of non-volatile memory
US5274796A (en) * 1987-02-09 1993-12-28 Teradyne, Inc. Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
US5133064A (en) * 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
US5230071A (en) * 1987-08-13 1993-07-20 Digital Equipment Corporation Method for controlling the variable baud rate of peripheral devices
US4860003A (en) * 1988-05-27 1989-08-22 Motorola, Inc. Communication system having a packet structure field
US5187471A (en) * 1988-06-24 1993-02-16 Kabushiki Kaisha Toshiba Radio telecommunication apparatus
US5097437A (en) * 1988-07-17 1992-03-17 Larson Ronald J Controller with clocking device controlling first and second state machine controller which generate different control signals for different set of devices
JPH0616601B2 (ja) * 1988-09-07 1994-03-02 三洋電機株式会社 受信電波処理回路のパワーセイブ回路及びそのパワーセイブ方法
KR910009665B1 (ko) * 1989-05-31 1991-11-25 삼성전자 주식회사 무선 수신기의 전원 절약회로 및 그 제어방법
US5123107A (en) * 1989-06-20 1992-06-16 Mensch Jr William D Topography of CMOS microcomputer integrated circuit chip including core processor and memory, priority, and I/O interface circuitry coupled thereto
DE4029598A1 (de) * 1990-09-19 1992-03-26 Philips Patentverwaltung Schaltungsanordnung zur zeitweisen verzoegerung des programmablaufs in einem mikroprozessor
JPH04167738A (ja) * 1990-10-31 1992-06-15 Nec Corp 調歩同期通信速度検出装置
US5136180A (en) * 1991-02-12 1992-08-04 Vlsi Technology, Inc. Variable frequency clock for a computer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401735B1 (ko) * 1997-06-06 2003-10-17 에릭슨 인크. 기준 보상 전력 강하 제어를 제공하는 무선 통신 장치 및 그 작동 방법
KR101247045B1 (ko) * 2008-04-29 2013-03-25 퀄컴 인코포레이티드 분주기 유닛 동기화를 위한 방법 및 장치
KR20190084755A (ko) * 2018-01-09 2019-07-17 삼성전자주식회사 모바일 장치 및 그것의 인터페이싱 방법

Also Published As

Publication number Publication date
JPH06252800A (ja) 1994-09-09
JP2862471B2 (ja) 1999-03-03
KR0138973B1 (ko) 1998-06-15
US5628001A (en) 1997-05-06

Similar Documents

Publication Publication Date Title
KR940012831A (ko) 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치
KR100255664B1 (ko) 반도체 집적회로의 클락 포워딩 회로 및 클락포워딩 방법
JPS5636709A (en) Numerical control system
TW328124B (en) Serial data transmission device
KR950033778A (ko) 멀티미디어 컴퓨터의 오디오데이타 입력장치
ES2038916A2 (es) Dispositivo para la ampliacion de la funcionalidad de un bus de datos en serie (milbus 1553).
KR980007260A (ko) 직렬버스를 통해 데이터를 송신하는 회로
KR100260623B1 (ko) 광전송장치에서 수신데이터 처리장치
KR960015264A (ko) 마스터/슬레이브 보드간의 직렬데이타 송수신 장치 및 방법
TW342501B (en) Data input circuit including echo clock generator
KR940012139A (ko) 장거리 인터페이스 장치의 버스 중계회로
JPS55161446A (en) Synchronous cooperation system of duplex cyclic data transmission unit
JPS60124719A (ja) 情報変換器
JP2786091B2 (ja) バスリクエスタ
KR970049691A (ko) 직렬 데이타 전송 제어장치
KR970056530A (ko) 인터페이스
KR940027299A (ko) 모듈러 클럭 신호 발생 회로
JPH04239833A (ja) 中継器のタイミング発生装置
TW280888B (en) Device for performing signal transmission between chip sets
KR970056168A (ko) 동기식 마이크로웨이브장치에서 마스터- 마스터 구조 구현장치
JPS5857250U (ja) ３相電力線搬送制御装置
KR960024803A (ko) 동기식 기억 소자의 클럭신호 입력장치
KR960003462A (ko) 전전자 교환기내 망 동기 장치의 시스템 클럭 공급 장치
KR980007066A (ko) 위성통신 시스템용 망동기방법 및 그 장치
KR950013100A (ko) 동기 데이타 링크제어/고레벨 데이타 링크 제어(sdlc/hdlc) 통신에서의 데이타 프레임 동기 비트 생성장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19921217

PA0201 Request for examination
A201 Request for examination
PG1501 Laying open of application
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19950510

Patent event code: PE09021S01D

PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19950728

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19951107

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960130

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960130

End annual number: 3

Start annual number: 1

E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
PR1001 Payment of annual fee

Payment date: 19980731

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19990729

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee
FPAY Annual fee payment

Payment date: 20070108

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee