[go: up one dir, main page]

KR940012406A - 고집적 및 신뢰성이 향상되는 로우리던던시 회로 및 이를 구비하는 반도체 메모리 장치 - Google Patents

고집적 및 신뢰성이 향상되는 로우리던던시 회로 및 이를 구비하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR940012406A
KR940012406A KR1019920022113A KR920022113A KR940012406A KR 940012406 A KR940012406 A KR 940012406A KR 1019920022113 A KR1019920022113 A KR 1019920022113A KR 920022113 A KR920022113 A KR 920022113A KR 940012406 A KR940012406 A KR 940012406A
Authority
KR
South Korea
Prior art keywords
normal
spare
blocks
block
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019920022113A
Other languages
English (en)
Other versions
KR950015041B1 (ko
Inventor
박찬종
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920022113A priority Critical patent/KR950015041B1/ko
Priority to US08/155,747 priority patent/US5469388A/en
Publication of KR940012406A publication Critical patent/KR940012406A/ko
Application granted granted Critical
Publication of KR950015041B1 publication Critical patent/KR950015041B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 특리 소정의 로우(row)결함이 발생한 메모리 쎌을 여분의 스페어 쎌로 상시 결함을 효율적으로 리페어하면서도 침의 고집적화를 행상시키는 로우리던던시회로 및 이를 구비하는 반도체 메모리 장치에 관한 것으로, 본 발명은 리던던시에 관련된 제어신호가 실리는 버스선을 단일화하고, 스페러 워드라인을 각각의 어레이 블럭마다 따로 구비한 상태에서 어느 임의의 하나의 어레이블럭에 속한 스페어워드라인이 다른 어레이블럭의 결함도 리페어할 수 있는 로우리던던시회로 및 이를 구비하는 반도체 메모리 장치를 제공하므로서, 리던던시효율 및 칩의 고집적화를 동시에 만족시켜 결과적으로 초고집적 반도체 메모리 장치의 성능을 향상시킬 수 있다.

Description

고집적 및 신뢰성이 향상되는 로우리던던시 회로 및 이를 구비하는 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 (A), (B)는 본 발명에 의한 로우리던던시회로의 리페어 방법을 보여주는 블럭다이아그램,
제5도는 본 발명에 의한 로우리던던시 및 이를 구비하는 반도체 메모리 장치의 블럭다이아그램,
제6도 (A), (B), (C)는 제5도의 노멀 로우디코더, 스페러 로우디코더 및 리세트 회로의 실시예.

Claims (2)

  1. 노멀 메모리 쎌이 다수개로 각각 존재하는 다수개의 노멀쎌 어레이블럭과, 상기 다수개의 노멀쎌 어레이블럭의 각각에 하나씩 연결되어 임의의 노멀 메모리쎌의 워드라인을 구동시키기 위한 다수개의 노멀디코더를 가지는 반도체 메모리 장치에 있어서, 상기 다수개의 노멀쎌 어레이블럭의 각각에 종속되어 상기 노멀쎌 어레이블럭내의 임의의 노멀 메모리쎌에 결함이 발생시에 이를 대치하여 주기 위한 스페어 쎌이 존재하는 다수개의 스페어쎌 어레이블럭과, 상기 다수개의 스페어쎌 어레이블럭의 각각에 하나씩 연결되어 상기 노멀쎌 어레이블럭내 임의 의 노멸 메모리쎌의 워드라인에 결함이 발생시에 상기 다수개의 스텍어쎌 어레이블럭의 특정 스페어쎌의 워드라인을 구동시키기 위한 다수개의 스페어디코더를 적어도 구비함을 특징으로 하는 반도체 메모리 장치.
  2. 노멀 메모리 쎌이 다수개로 각각 존재하는 다수개의 노멀쎌 어레이블럭과, 상기 다수개의 노멀쎌 어레이블럭의 각각에 하나씩 연결되어 임의의 노멀 메모리쎌의 워드라인을 구동시키기 위한 다수개의 노멀디코더를 가지는 반도체 메모리 장치에 있어서, 상기 다수개의 노멀쎌 어레이블럭의 각각에 종속되어 상기 노멀쎌 어레이블럭내의 임의의 노멀 메모리쎌에 결함이 발생시에 이를 대치하여 주기 위한 스페어 쎌이 존재하는 다수개의 스페어쎌 어레이블럭과, 상기 다수개의 스페어쎌 어레이블럭의 각각에 하나씩 연결되어 상기 노멀쎌 어레이블럭내의 임의의 노멀 메모리쎌의 워드라인에 결함이 발생시에 상기 다수개의 스페어쎌 어레이블럭의 특정 스페어쎌의 워드라인을 구동시키기 위한 다수개의 스페어디코더와, 상기 다수개의 스페어디코더 각각에 하나씩 연결되어 상기 노멀쎌 어레이블럭내의 임의의 노멀 메모리쎌에 결함이 발생시에 결함이 발생한 어드레스를 프로그램할 수 있는 다수개의 프로그램구단과, 상기 다수개의 프로그램수단의 출력신호에 하나씩 연결되고 상기 임의의 노멀 메모리쎌의 결함이 발생한 노멀쎌 어레이블럭의 위치를 지정하기 위한 다수개의 불럭선택수단과, 상기 다수개의 노멀쎌 어레이블럭으로부터 소정의 거리만큼 이격되어 하나의 버스선으로 형성되고 상기 다수개의 프로그램수단의 출력신호에 입력신호가 연결되고 상기 다수개의 블럭선택수단에 출력신호가 연결되는 리던던시 구동수단을 구비함을 특징으로 하는 로우리던던시회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920022113A 1992-11-23 1992-11-23 로우리던던시회로를 가지는 고집적 반도체 메모리 장치 Expired - Lifetime KR950015041B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019920022113A KR950015041B1 (ko) 1992-11-23 1992-11-23 로우리던던시회로를 가지는 고집적 반도체 메모리 장치
US08/155,747 US5469388A (en) 1992-11-23 1993-11-23 Row redundancy circuit suitable for high density semiconductor memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920022113A KR950015041B1 (ko) 1992-11-23 1992-11-23 로우리던던시회로를 가지는 고집적 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR940012406A true KR940012406A (ko) 1994-06-23
KR950015041B1 KR950015041B1 (ko) 1995-12-21

Family

ID=19343723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022113A Expired - Lifetime KR950015041B1 (ko) 1992-11-23 1992-11-23 로우리던던시회로를 가지는 고집적 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US5469388A (ko)
KR (1) KR950015041B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400771B1 (ko) * 2001-05-03 2003-10-08 주식회사 하이닉스반도체 워드라인 리던던시 회로
KR100413762B1 (ko) * 2001-07-02 2003-12-31 삼성전자주식회사 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법
KR100406585B1 (ko) * 1996-06-29 2004-04-14 주식회사 하이닉스반도체 셀대셀리페어장치
KR20050049869A (ko) * 2003-11-24 2005-05-27 삼성전자주식회사 리던던트 어레이 바로윙 기법을 이용한 메모리 리페어장치 및 그 설계 방법
KR100505410B1 (ko) * 1999-12-23 2005-08-05 주식회사 하이닉스반도체 로오 리페어 회로
US8902686B2 (en) 2012-06-14 2014-12-02 Samsung Electronics Co., Ltd. Memory device, operation method thereof, and memory system having the same

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793172A (ja) * 1993-09-24 1995-04-07 Nec Corp 冗長ブロック切り替え回路
US5701270A (en) * 1994-05-09 1997-12-23 Cirrus Logic, Inc. Single chip controller-memory device with interbank cell replacement capability and a memory architecture and methods suitble for implementing the same
JP3256626B2 (ja) * 1994-05-15 2002-02-12 株式会社東芝 半導体装置
JPH08153399A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体記憶装置
KR0145222B1 (ko) * 1995-05-20 1998-08-17 김광호 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
KR0157344B1 (ko) * 1995-05-25 1998-12-01 김광호 반도체 메모리 장치의 퓨즈소자 회로
KR0179550B1 (ko) * 1995-12-29 1999-04-15 김주용 반도체 메모리 장치의 리던던시 회로
US5699307A (en) * 1996-06-28 1997-12-16 Intel Corporation Method and apparatus for providing redundant memory in an integrated circuit utilizing a subarray shuffle replacement scheme
KR100403959B1 (ko) * 1996-06-29 2004-01-13 주식회사 하이닉스반도체 싱글셀리페어회로
KR100220556B1 (ko) * 1996-10-30 1999-09-15 윤종용 단 펄스 형태의 리던던시 신호를 사용하는 디코더회로
KR100258975B1 (ko) * 1996-12-10 2000-06-15 윤종용 반도체 메모리장치
KR100231137B1 (ko) * 1996-12-28 1999-11-15 문정환 반도체 메모리의 워드 라인 구동 회로
KR100247920B1 (ko) * 1996-12-31 2000-03-15 윤종용 반도체메모리장치의로우리던던시구조및불량셀구제방법
US5999463A (en) * 1997-07-21 1999-12-07 Samsung Electronics Co., Ltd. Redundancy fuse box and semiconductor device including column redundancy fuse box shared by a plurality of memory blocks
KR100278723B1 (ko) 1997-11-27 2001-01-15 윤종용 개선된레이아웃을가지는반도체메모리장치
KR100281284B1 (ko) * 1998-06-29 2001-02-01 김영환 컬럼 리던던시 회로
US6295231B1 (en) * 1998-07-17 2001-09-25 Kabushiki Kaisha Toshiba High-speed cycle clock-synchronous memory device
US5978291A (en) * 1998-09-30 1999-11-02 International Business Machines Corporation Sub-block redundancy replacement for a giga-bit scale DRAM
JP3301398B2 (ja) * 1998-11-26 2002-07-15 日本電気株式会社 半導体記憶装置
JP2000268598A (ja) 1999-03-18 2000-09-29 Toshiba Corp 半導体メモリのリダンダンシイ回路
JP2001143494A (ja) * 1999-03-19 2001-05-25 Toshiba Corp 半導体記憶装置
KR100498610B1 (ko) * 1999-12-22 2005-07-01 주식회사 하이닉스반도체 뱅크 구분없이 휴즈 박스를 사용하는 로우 리던던시 회로
US6445604B2 (en) * 2000-05-31 2002-09-03 Hynix Semiconductor Inc. Channel driving circuit of virtual channel DRAM
KR100761400B1 (ko) * 2000-07-31 2007-09-27 주식회사 하이닉스반도체 반도체메모리장치의 로우 리던던시 회로
KR100389040B1 (ko) * 2000-10-18 2003-06-25 삼성전자주식회사 반도체 집적 회로의 퓨즈 회로
US7100064B2 (en) * 2002-05-30 2006-08-29 Broadcom Corporation Limiting performance in an integrated circuit to meet export restrictions
JP2004079138A (ja) * 2002-08-22 2004-03-11 Renesas Technology Corp 不揮発性半導体記憶装置
US7405989B2 (en) * 2005-03-07 2008-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical fuses with redundancy
JP4607685B2 (ja) * 2005-06-30 2011-01-05 富士通セミコンダクター株式会社 半導体メモリ
KR100809683B1 (ko) * 2005-07-14 2008-03-07 삼성전자주식회사 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법.
US7493914B2 (en) * 2005-07-20 2009-02-24 Welker, Inc. Newtonian thrust cowl array
KR100827659B1 (ko) * 2006-09-20 2008-05-07 삼성전자주식회사 반도체 메모리 장치
KR20080090664A (ko) * 2007-04-05 2008-10-09 삼성전자주식회사 포스트 패키지 리페어 제어회로를 구비하는 반도체메모리장치 및 포스트 패키지 리페어 방법
US8750059B2 (en) 2009-08-12 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Self-repairing memory
US20110041016A1 (en) * 2009-08-12 2011-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Memory errors and redundancy
US9042191B2 (en) 2009-08-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Self-repairing memory
US9030897B2 (en) * 2012-08-31 2015-05-12 SK Hynix Inc. Memory and memory system for preventing degradation of data
US10872678B1 (en) * 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265055A (en) * 1988-10-07 1993-11-23 Hitachi, Ltd. Semiconductor memory having redundancy circuit
US5257229A (en) * 1992-01-31 1993-10-26 Sgs-Thomson Microelectronics, Inc. Column redundancy architecture for a read/write memory

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406585B1 (ko) * 1996-06-29 2004-04-14 주식회사 하이닉스반도체 셀대셀리페어장치
KR100505410B1 (ko) * 1999-12-23 2005-08-05 주식회사 하이닉스반도체 로오 리페어 회로
KR100400771B1 (ko) * 2001-05-03 2003-10-08 주식회사 하이닉스반도체 워드라인 리던던시 회로
KR100413762B1 (ko) * 2001-07-02 2003-12-31 삼성전자주식회사 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법
KR20050049869A (ko) * 2003-11-24 2005-05-27 삼성전자주식회사 리던던트 어레이 바로윙 기법을 이용한 메모리 리페어장치 및 그 설계 방법
US8902686B2 (en) 2012-06-14 2014-12-02 Samsung Electronics Co., Ltd. Memory device, operation method thereof, and memory system having the same

Also Published As

Publication number Publication date
KR950015041B1 (ko) 1995-12-21
US5469388A (en) 1995-11-21

Similar Documents

Publication Publication Date Title
KR940012406A (ko) 고집적 및 신뢰성이 향상되는 로우리던던시 회로 및 이를 구비하는 반도체 메모리 장치
KR960002777B1 (ko) 반도체 메모리 장치의 로우 리던던시 장치
KR940002863A (ko) 퓨우즈 박스를 공유하는 로우 리던던시 회로
KR950024220A (ko) 용장 회로 장치
KR930020475A (ko) 반도체 메모리 장치의 로우 리던던시 장치
KR960042765A (ko) 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
JPH0660690A (ja) 半導体メモリ装置
KR970030588A (ko) 반도체 기억장치 및 그 결함 검사방법
KR940010113A (ko) 반도체 메모리장치의 결함구제 회로
US6788597B2 (en) Memory device having programmable column segmentation to increase flexibility in bit repair
US6094381A (en) Semiconductor memory device with redundancy circuit
US6018482A (en) High efficiency redundancy scheme for semiconductor memory device
KR100468315B1 (ko) 리페어 회로
KR940006079B1 (ko) 반도체 메모리 장치
JP2001110196A (ja) 半導体メモリ装置
KR960005625A (ko) 테스트타임이 단축되는 반도체메모리장치 및 이를 위한 컬럼선택트랜지스터 제어방법
KR0172352B1 (ko) 반도체 메모리 장치의 컬럼 리던던시 제어회로
JPS6130360B2 (ko)
KR100416029B1 (ko) 시프트 리던던시 회로를 갖는 반도체 메모리 장치
JPS6138560B2 (ko)
US6680857B2 (en) Unit-architecture with implemented limited bank-column-select repairability
JPH01303699A (ja) 半導体メモリー装置
KR940006615B1 (ko) 고속 액세스 동작이 이루어지는 리던던시 회로
KR0172367B1 (ko) 페일 구제율을 개선한 반도체 메모리의 리던던시 회로
JPH11177059A (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19921123

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19921123

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19940830

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19950411

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19940830

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

PJ2001 Appeal

Appeal kind category: Appeal against decision to decline refusal

Decision date: 19960318

Appeal identifier: 1995201000985

Request date: 19950511

PB0901 Examination by re-examination before a trial

Comment text: Request for Trial against Decision on Refusal

Patent event date: 19950511

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 19941216

Patent event code: PB09011R02I

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19951127

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 19960319

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 19951026

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960413

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960413

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19981124

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19991112

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20001120

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20011107

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20021108

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20031107

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20051109

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20061128

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20071203

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20081201

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20091214

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20101129

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term