[go: up one dir, main page]

KR940002765B1 - IC wiring connection method and device - Google Patents

IC wiring connection method and device Download PDF

Info

Publication number
KR940002765B1
KR940002765B1 KR1019870002629A KR870002629A KR940002765B1 KR 940002765 B1 KR940002765 B1 KR 940002765B1 KR 1019870002629 A KR1019870002629 A KR 1019870002629A KR 870002629 A KR870002629 A KR 870002629A KR 940002765 B1 KR940002765 B1 KR 940002765B1
Authority
KR
South Korea
Prior art keywords
metal
wiring
insulating film
gas
energy beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019870002629A
Other languages
Korean (ko)
Other versions
KR870009459A (en
Inventor
히로시 야마구지
미기오 혼고우
다데오기 미야우지
아기라 시마세
사도시 히라이지
다가히고 다가하시
게이야 사이도우
Original Assignee
가부시기가이샤 히다찌세이사꾸쇼
미쓰다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 히다찌세이사꾸쇼, 미쓰다 가쓰시게 filed Critical 가부시기가이샤 히다찌세이사꾸쇼
Publication of KR870009459A publication Critical patent/KR870009459A/en
Application granted granted Critical
Publication of KR940002765B1 publication Critical patent/KR940002765B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching
    • H01J37/3056—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching for microworking, e. g. etching of gratings or trimming of electrical components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/961—Ion beam source and generation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.No content.

Description

IC 배선의 접속방법 및 그 장치IC wiring connection method and device

제1a도 및 b도는 본 발명에 관한 IC 배선 접속방법을 설명하기 위한 사시도.1A and 1B are perspective views for explaining the IC wiring connection method according to the present invention.

제2도∼제4도는 각각 본 발명에 의한 IC 배선 접속장치를 도시한 도면.2 to 4 each show an IC wiring connection device according to the present invention.

제5a도∼제8e도는 본 발명에 의한 배선패턴 형성 및 상하배선의 접속을 실행하는 방법을 설명한 IC의 단면을 도시한 도면.5A to 8E are cross-sectional views of ICs illustrating a method of forming wiring patterns and connecting up and down wirings according to the present invention.

제9도 및 제10도는 제2도∼제4도에 도시한 본 발명에 의한 IC 배선 접속장치의 다른 실시예를 도시한 도면.9 and 10 show another embodiment of the IC wiring connection device according to the present invention shown in Figs.

제11도∼제13a, b도는 본 발명에 관한 IC 배선 접속장치의 다른 실시예를 도시한 도면.11 to 13a and b show another embodiment of the IC wiring connection device according to the present invention.

제14a∼f도는 제11도∼제13a, b도의 IC 배선 접속장치에 의한 배선으로 구멍뚫기, 상부 도체선상의 절연막의 형성, 상하부 도체선의 접속 및 절연막의 제거등을 설명하기 위한 도면.14A to 14F are diagrams for explaining holes through the wiring by the IC wiring connection devices shown in FIGS. 11A to 13A and B, formation of insulating films on upper conductor lines, connection of upper and lower conductor lines, removal of insulating films, and the like.

본 발명은 반도체집적회로(이하, IC라 한다)에 있어서 디버그, 수정 및 불량해석 등을 위해 칩 완성후에 그의 내부배선사이를 접속하는 IC 배선의 접속방법 및 그 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of connecting IC wirings and an apparatus for connecting them between internal wirings after completion of a chip for debugging, correction, and poor analysis in semiconductor integrated circuits (hereinafter referred to as ICs).

근래, IC의 고집적화, 미세화에 따라, 개발공정에 있어서 LSI의 칩내 배선의 일부를 절단하거나 접속해서 불량장소의 디버그나 수정을 실행하는 것에 의해 설계미스, 프로세스 미스를 발견하거나 불량해석을 실행해서 이것을 프로세스 조건에 반영해서 제품효율을 향상시키는 것이 점차 중요하게 되어 오고 있다. 이와 같은 목적을 위해, 종래부터 레이저나 이온빔에 의해 IC의 배선을 절단하는 예가 보고되어 있다.In recent years, in accordance with the high integration and miniaturization of ICs, in the development process, a part of LSI chip wiring is cut or connected, and debug or correction of a defective place is found to find a design or process error or perform a poor analysis. Increasing product efficiency as it reflects process conditions has become increasingly important. For this purpose, an example of conventionally cutting the wiring of the IC by a laser or an ion beam has been reported.

즉, 제1도의 종래 기술로서는 Tech, Digest of CLEO'81, 1981, pp.160 "Laser Stripe Cutting System for IC debugging"가 있으며, 이것에 있어서는 레이저에 의해 배선을 절단하여 불량장소의 디버그를 실행하는 예가 보고되어 있다. 또, 제2의 종래기술로서는 일본국 특허출원 소화 58-42126호가 있으며, 이것에는 미세한 배선에 대처할 수 있도록, 액체금속 이온원으로부터의 이온빔을 0.5㎛의 이하의 스폿으로 집속해서 배선을 절단하거나 구멍뚫기를 실행하고, 또 이온빔으로 이 구멍에 증착해서 상하에 배선을 접속하는 기술이 개시되어 있다.That is, the prior art of FIG. 1 is Tech, Digest of CLEO'81, 1981, pp. 160 "Laser Stripe Cutting System for IC debugging". In this case, the wiring is cut by a laser to debug the defective place. An example is reported. In addition, Japanese Patent Application No. 58-42126 is the second prior art, which focuses an ion beam from a liquid metal ion source to a spot of 0.5 [mu] m or less so as to cope with fine wiring. Disclosed is a technique for carrying out a perforation, and depositing in the hole with an ion beam to connect wiring up and down.

또, 제3의 종래기술로서는 "Direct Writing of Highly Conductive Mo Lines by Laser Induced CVD", Extended Abstruct of 17th Conf. on Solid state Devices and Material 1985, pp.193가 있다.Further, as the third conventional technology, "Direct Writing of Highly Conductive Mo Lines by Laser Induced CVD", Extended Abstruct of 17th Conf. on Solid state Devices and Material 1985, pp. 193.

상기 제1의 종래기술에 있어서는 배선의 절단수단만이 개시되고, 배선 사이의 접속에 대해서는 아무런 수단이 개시되어 있지 않다. 또, 레이저 가공법을 사용하는 경우, (1) 가공과정이 열적인 것이므로, 주의로의 열전도가 있으며, 또 증발 및 분출등의 프로세스를 거치는 것등에 의해, 0.5㎛ 이하의 미세한 가공을 실행하는 것은 극히 곤란하다. (2) 레이저광은 SiO2, Si3N4등의 절연막에 흡수되기 어렵기 위해, 0.5㎛ 이하의 미세한 가공을 실행하는 것은 극히 곤란하다. (2) 레이저광은 SiO2, Si3N4등의 절연막에 흡수되기 어렵기 때문에 하층의 Al이나 Poly Si의 배선등에 흡수되고, 이것이 증발 및 분출을 실행할때에 상부의 절연막을 폭발적으로 불어날리는 것에 의해 절연막의 가공이 실행된다. 이 때문에, 절연층이 2㎛ 이상 두꺼운 경우는 가공이 곤란하다. 또, 주변(주위,상하층)으로의 손상이 커서 불량발생이 원인으로 된다. 이들의 결과에서 다층배선 및 미세 고집적의 배선가공은 곤란하다.In the first prior art, only the cutting means for wiring is disclosed, and no means is disclosed for the connection between the wirings. In the case of using the laser processing method, (1) the processing is thermal, so there is thermal conductivity to the furnace, and it is extremely important to perform fine processing of 0.5 µm or less by going through a process such as evaporation and jetting. It is difficult. (2) Since the laser light is difficult to be absorbed by insulating films such as SiO 2 and Si 3 N 4 , it is extremely difficult to perform fine processing of 0.5 μm or less. (2) Since the laser light is hardly absorbed by insulating films such as SiO 2 and Si 3 N 4 , it is absorbed by the wirings of Al and Poly Si in the lower layer, which explode blows the upper insulating film upon evaporation and ejection. As a result, the insulating film is processed. For this reason, when an insulating layer is 2 micrometers or more thick, processing is difficult. In addition, damage to the periphery (peripheral, upper and lower layers) is large, causing defects. As a result, multilayer wiring and finely integrated wiring processing are difficult.

또, 제2의 종래기술에 있어서는 (1') 접속이온빔에 의한 절단 및 구멍뚫기, (2') 접속이온빔을 사용한 상하배선의 접속수단이 개시되어 있다. 접속이온빔에 의한 가공은 0.5㎛ 이하의 가공이 가능한 것, 어떠한 재료라도 스퍼터링에 의해 상층으로 부터 순차적으로 용이하게 가공을 실행할 수 있는 것등에서 제1의 종래 기술에 있어서의 문제점을 커버하고 있다. 그러나, (2')의 배선 사이의 접속수단에 대해서는 상하의 배선의 접속순서가 개시되어 있을 뿐이며 하나의 배선에서 다른 장소의 배선에 접속을 실행하는 수단에 관해서는 아무런 언급도 되어 있지 않다.In the second prior art, cutting and boring by (1 ') connecting ion beams and connecting means for vertical wiring using (2') connecting ion beams are disclosed. Processing by the connection ion beam covers the problems in the first prior art in that processing of 0.5 µm or less is possible, and any material can be easily processed sequentially from the upper layer by sputtering. However, the connection order of the wirings of the upper and lower sides is only disclosed for the connection means between the wirings of (2 '), and no mention is made of the means for performing the connection from one wiring to another wiring.

제3의 종래 기술에 있어서는 Mo(CO)6(몰리브덴 카르보닐)등의 금속의 유기화합물의 가스중에 있어서, SiO2를 코팅한 Si 기판상에 자외선 레이저를 조사해서 광열적(photothermal) 또는 광화학적(photochemical)인 레이저 유기 CVD 프로세스에 의해 Mo(CO)6을 분해하고, 기판상에 Mo등의 금속을 퇴적시켜서 금속배선을 직접 묘화 형성하는 방법이 개시되어 있다. 그러나, 이 경우 단순히 절연막상에 Mo의 배선이 형성되었을 뿐이며, 실제의 IC에 있어서 보호막이나 층간절연막등의 절연막의 하부에 있는 배선끼리를 접속하는 수단에 대해서는 개시되어 있지 않다.In the third conventional technique, in a gas of an organic compound of a metal such as Mo (CO) 6 (molybdenum carbonyl), an ultraviolet laser is irradiated onto a Si substrate coated with SiO 2 to provide a photothermal or photochemical reaction. A method of decomposing Mo (CO) 6 by a photochemical laser organic CVD process and depositing metal such as Mo on a substrate to directly draw and form metal wirings is disclosed. In this case, however, only Mo wiring is simply formed on the insulating film, and no means for connecting the wirings under the insulating film such as the protective film or the interlayer insulating film in the actual IC is disclosed.

본 발명의 목적은 IC에 있어서 보호막이나 층간절연막등의 절연막에 미세한 구멍가공을 할 수 있도록 해서 그의 하부에 있는 배선과 다른 부분과를 배선 접속하고, IC의 디버그, 수정, 불량해석 등을 실행할 수 있도록 한 IC 배선의 접속방법 및 그 장치를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to allow fine hole processing in an insulating film such as a protective film or an interlayer insulating film in an IC so as to connect and connect wiring and other parts of the lower part thereof, and to perform debug, correction, and poor analysis of the IC. To provide an IC wiring connection method and a device thereof.

본 발명은 집속한 이온빔에 의해 접속하고자 하는 배선 장소의 상부의 절연막에 구멍을 뚫고, 금속화합물 가스중에 있어서 집속한 레이저광 또는 이온빔을 조사하여 상기 구멍에 퇴적된 금속에 의해 배선을 형성한다. 또, 이 경우 구멍의 상부를 넓게 되도록 가공해서 구멍을 부분에는 퇴적되는 양을 특히 많게 하도록 해서 금속을 매립하여 하부의 배선과의 접속을 충분히 실행한다.According to the present invention, a hole is formed in an insulating film at an upper portion of a wiring site to be connected by a focused ion beam, and a laser beam or an ion beam focused in metal compound gas is irradiated to form a wiring by metal deposited in the hole. In this case, the upper part of the hole is processed to be wider, and the hole is made to be particularly large in the amount deposited in the part, and the metal is buried to sufficiently connect with the lower wiring.

또, 본 발명은 진공용기를 갖고, 그 안을 IC의 탑재대가 이동할 수 있는 기구로 하고, 이 진공용기내로 금속화합물의 가스를 도입하는 도입수단을 마련하고, 진공용기에는 고휘도의 이온원 및 이온빔을 집속 편향하기 위한 정전광학계를 가지며, 이온빔을 미세 스폿으로 집속해서 시료에 조사하는 것에 의해 IC의 절연층을 가공하거나 이온빔 유기 CVD 프로세스에 의해 도체막을 형성할 수 있도록 하고, 또 시료대 근방에 2차 전자검출기, 2차 이온질량분석판(secondary ion mass spectrometer)등을 구비해서 시료패턴을 주사이온 상에 의해 관찰할 수 있도록 한 배선 집속장치에 특징이 있다.In addition, the present invention has a vacuum vessel, the mechanism inside which the mounting table of the IC can move, providing an introduction means for introducing a gas of a metal compound into the vacuum vessel, and a high-brightness ion source and ion beam are provided in the vacuum vessel. It has an electrostatic optical system for focusing deflection, and focuses an ion beam on a fine spot and irradiates the sample so that an insulating layer of the IC can be processed or a conductor film can be formed by an ion beam organic CVD process. It is characterized by a wiring focusing device equipped with an electron detector, a secondary ion mass spectrometer, and the like so that the sample pattern can be observed by the scanning ion image.

또, 본 발명은 게이트밸브에 의해 간막기이된 여러개의 진공용기를가지며, 이 사이를 IC의 탑재대가 이동할 수 있는 기구로 하고, 한쪽의 진공용기에 레이저 광학계와 관찰광학계 및 집광렌즈가 진공용기의 창을 통해서 접속되어 있고, 이 진공용기내로 배관, 노즐을 통해서 금속화합물의 가스가 도입되도록 하며, 다른 진공용기에는 고휘도의 이온원 및 이온빔을 집속 편향하기 위한 정전광학계를 가지며, 이온빔을 미세 스폿으로 집속해서 시료에 조사하는 것에 의해 IC의 절연층을 가공할 수 있도록 하고, 시료대 근방에 2차 전자검출기등을 구비해서 시료패턴을 주사이온 상에 의해 관찰할 수 있도록 한 배선 접속장치에 특징이 있다.In addition, the present invention has a plurality of vacuum vessels are intercepted by a gate valve, the mechanism between which the mounting table of the IC can be moved, the laser optical system, the observation optical system and the condenser lens in one vacuum vessel of the vacuum vessel It is connected through a window, and the gas of a metal compound is introduced into the vacuum vessel through a pipe and a nozzle. The other vacuum vessel has a high-brightness ion source and an electrostatic optical system for focusing deflection of the ion beam. The wiring connection device which can process the insulating layer of IC by focusing and irradiating a sample, and equipped with a secondary electron detector etc. near a sample stand so that a sample pattern can be observed by a scanning ion image is characteristic. have.

또, 필요에 따라서 IC 배선 접속장치는 절연막을 형성하도록 스퍼터링 장치 또는 CVD 장치등의 절연막 형성수단을 또 포함한다.If necessary, the IC wiring connecting device further includes insulating film forming means such as a sputtering device or a CVD device to form an insulating film.

이 구성에 의해, 접속할 여러개의 배선의 장소를 시료로 부터의 2차 전자신호 또는 2차 이온신호를 사용한 주사이온 현미경을 이용하는 것에 의해서 검출하고, 위치결정이나 조사장소의 결정을 실행한 후, 이온빔을 조사하여 이 부분의 배선의 상부의 절연막을 제거한다. 이 경우, 레이저를 사용하지 않고 집속한 이온빔을 사용하고 있으므로, 0.5㎛ 이하로 집속해서 가공하는 것이 충분히 가능하다. 또, 재료에 의한 가공의 선택성이 없으므로, SiO2, SI3N4등의 절연막도 상부로 부터 순차로 가공할 수 있고, 이것에 구멍을 뚫어서 하부의 배선을 노출시킬 수 있다. 그후 금속 화합물의 가스를 노즐 또는 배관으로 부터 이 진공용기내로 도입하고, 시료대를 상대적으로 이동해서 배선을 형성할 장소에 집속한 이온빔 또는 감광한 레이저빔이 조사되도록 해서 이온빔 유기 CVD 프로세스 또는 레이저 CVD 프로세서에 의해 금속배선을 형성한다. 그 결과, IC 완성후, 그 내부 배선사이를 접속할 수 있으므로, IC의 디버그, 수정 불량해석 등을 실행할 수 있다.According to this configuration, the location of a plurality of wirings to be connected is detected by using a scanning ion microscope using a secondary electron signal or a secondary ion signal from a sample, and after positioning or determining an irradiation site, ion beams are detected. Is irradiated to remove the insulating film on the upper part of the wiring of this part. In this case, since the ion beam focused without using a laser is used, it is possible to focus and process it to 0.5 micrometer or less. In addition, since the selectivity of the process according to the material, SiO 2, SI 3 N 4 dielectric film and the like also can be processed sequentially from the top, by punching this may be exposed to the lower wiring. The gas of the metal compound is then introduced into the vacuum vessel from the nozzle or the pipe, and the ion beam or the sensitized laser beam is irradiated to the place where the sample stage is relatively moved to form the wiring so as to irradiate the ion beam organic CVD process or the laser CVD. Metal wiring is formed by a processor. As a result, since the internal wiring can be connected after the completion of the IC, the IC can be debugged, corrected and poorly analyzed.

또, 필요에 따라서 노출한 상부의 배선에 대해서 스퍼터링 장치등의 절연막 형성수단에 의해 절연막을 형성하여 절연하고, 그 위에 이온빔유기 CVD 프로세스 또는 레이저 CVD 프로세스에 의해 금속배선을 형성한다.In addition, an insulating film is formed and insulated from the upper wiring exposed as needed by an insulating film forming means such as a sputtering device, and metal wiring is formed thereon by an ion beam organic CVD process or a laser CVD process.

이하, 본 발명의 실시예를 도면에 따라서 설명한다.Best Mode for Carrying Out the Invention Embodiments of the present invention will be described below with reference to the drawings.

제1도는 본 발명에 의한 IC로의 접속배선 형성을 도시한 도면이다. 제1a도는 IC 칩을 일부 절단한 단면을 포함하는 부분을 비스듬하게 위쪽에서 본 도면을 도시한 것이다. 단면에 있어서, 기판(4)(Si등)상에 절연막(3)(SiO2등)이 있으며, 그 위에 배선(Al등)(2a),(2b),(2c)가 형성되고, 또 최상부에 보호막(SiO2, SI3N4등)(1)이 형성되어 있다. 여기서, 배선(2a)와 (2c)를 전기적으로 접속하고자 하는 경우, 집속 이온빔에 의해 배선(2a) 및 (2c)상의 보호막(1)에 구멍(5a),(5c)를 뚫고, 배선(2a)의 일부(6a), 배선(2c)의 일부(6c)를 각각 노출시킨다. 그후, 이온빔 유기 CVD 기술 또는 레이저 유기 CVD 기술에 의해 제1b도에 도시한 바와 같이, 구멍(5a)와 (5c)를 연결하는 방향에 금속배선(7)을 형성한다. 이와 같이 해서, 배선(2a)와 (2c)가 금속배선(7)을 통해서 접속된다.1 is a diagram showing connection wiring formation to an IC according to the present invention. FIG. 1A shows a view of the portion including the cross section obtained by partially cutting the IC chip viewed obliquely from above. In the cross section, an insulating film 3 (such as SiO 2 ) is provided on the substrate 4 (Si, etc.), and wirings (Al, etc.) 2a, 2b, and 2c are formed thereon, and at the top thereof. On the protective film (SiO 2 , SI 3 N 4, etc.) 1 is formed. Here, when the wirings 2a and 2c are to be electrically connected, the holes 5a and 5c are drilled through the protective film 1 on the wirings 2a and 2c by the focused ion beam, and the wiring 2a A part 6a of part 1 and part 6c of the wiring 2c are respectively exposed. Thereafter, as shown in FIG. 1B by the ion beam organic CVD technique or the laser organic CVD technique, the metal wiring 7 is formed in the direction connecting the holes 5a and 5c. In this way, the wirings 2a and 2c are connected via the metal wiring 7.

제2도는 본 발명에 의한 배선 접속장치의 1실시예를 도시한 것이다. 배선 접속장소를 갖는 IC칩(18)이 부착된 반응용기(16)은 밸브(21)을 거쳐서 수정물질, 예를들면 (a)(Al(CH3)3, Al(CH2H5)3, Al(C4H9)3, Cd(CH3)2, Cd(C2H5)5등의 메탈알킬 M(CnH2n+1)m, (b) Mo(CO)6등의 메탈카르보닐 Mn(COn), (c) Ta(OC2H5)5등의 메탈 할로겐화합물 MXN등의 유기금속 화합물(여기서, M은 W,Mo,Ta,Al,Cd,Zn,Ni,Zr등의 금속원소이고, X는 F,Cl,Br 등의 할로겐 원소이다. )이 수납된 수정 물질 용기(19)와 밸브(47)을 거쳐서 진공펌프(48), 밸브(29)를 거쳐서 Ar등의 불활성가스 봄베(28)과 배관에 의해 접속되어 있다.2 shows one embodiment of the wiring connecting apparatus according to the present invention. The reaction vessel 16 to which the IC chip 18 with the wiring connection place is attached is modified via a valve 21, for example, (a) (Al (CH 3 ) 3 , Al (CH 2 H 5 ) 3 ). , Metal alkyl M (C n H 2n +1) m such as Al (C 4 H 9 ) 3 , Cd (CH 3 ) 2 , Cd (C 2 H 5 ) 5 , and (b) Mo (CO) 6 Organometallic compounds such as metal halide compounds M XN such as metal carbonyl M n (CO n ) and (c) Ta (OC 2 H 5 ) 5 (wherein M is W, Mo, Ta, Al, Cd, Zn, A metal element such as Ni, Zr, and X is a halogen element such as F, Cl, or Br. The vacuum pump 48 and the valve 29 are connected to each other through a quartz container 19 and a valve 47 housed therein. It is connected to inert gas cylinder 28, such as Ar, by piping.

레이저 발진기(8a)에서 발진된 레이저광은 셔터(30a)를 거쳐서 다이크로익 미러(9a)에서 반사되고 대물렌즈(23)에서 집광되어 반응용기(16)에 마련한 창(15)를 통해서 LSI 알루미늄 도체선의 수정장소에 조사할 수 있도록 되어 있으며, 조사광학계(14), 하프미러(10), 레이저광 커트필터(11), 프리즘(12), 접안렌즈(13)을 거쳐서 수정장소를 관찰하면서 실행할 수 있도록 구성되어 있다.The laser light oscillated by the laser oscillator 8a is reflected by the dichroic mirror 9a through the shutter 30a and collected by the objective lens 23 through the window 15 provided in the reaction vessel 16. It is possible to irradiate the corrected place of the conductor line, and it is executed while observing the corrected place through the irradiation optical system 14, the half mirror 10, the laser light cut filter 11, the prism 12, and the eyepiece 13. It is configured to be.

반응용기(16)에는 그 이외에 밸브(22)를 거쳐서 예비가스 봄베(20)이 접속되어 있다. IC칩은 XY테이블(17)상에 탑제된 탑재대(24)상에 부착되어 있다. 게이트밸브(25)를 거쳐서 반응용기(16)의 근방에 이온빔가공용 진공용기(39)가 부착되어 있고, 그 상부에는 이온빔 렌즈배럴용 진공용기(26)이 부착되어 있다. 진공용기(39)중에는 XY테이블(40)이 있으며, 테이블(17)과 테이블(40)이 게이트밸브(25) 근방으로 이동하였을때, 게이트밸브가 열려진 상태에 있어서 도시하지 않았지만 테이블(17) 및 (40)에 설치된 척크기구에 의해서 테이블(17)과 (40) 사이에서 탑재대(24)의 주고받음이 가능하게 되어 있다. 따라서, 이 주고받음과 그 후의 테이블의 이동에 의해, 탑재대(24) 및 그 위에 부착된 IC칩(18)은 XY테이블(40)상의 (24a), (18a)의 위치로 올 수 있다. 이 위치에 있어서, 상부의 이온빔 렌즈배럴(26)중의 고휘도 이온원(예를들면, Ga등의 액체금속 이온원)(27)에서 그 하부에 설치된 인출전극(30)에 의해 인출된 이온빔(49)가 정전렌즈(31), 브랭킹전극(32), 디플렉터전극(33)등을 통해서 집속 편향되어 시료(18a)에 조사되도록 되어 있다. 또, 진공용기(39)에는 2차입자 디텍터(34)가 설치되어 있으며, 편향전극용 전원(37)의 편향용 신호에 동기시켜서 시료로 부터의 2차입자 신호를 증폭해서 모니터(38)상에 시료의 주사이온 현미경 상을 영출하고, 이것에 의해 시료의 확대상을 얻어 시료의 검출, 위치맞춤을 할 수 있도록 되어 있다. 진공용기에는 밸브(35)를 거쳐서 진공펌프(36)이 접속되어 있어 배기를 실행한다. 진공용기(16),(39)에는 시료를 출입시키기 위한 예비배기실(43)이 마련되어 있다.In addition, the reaction gas cylinder 16 is connected to the preliminary gas cylinder 20 via the valve 22. The IC chip is attached on the mounting table 24 mounted on the XY table 17. An ion beam processing vacuum vessel 39 is attached to the vicinity of the reaction vessel 16 via the gate valve 25, and an ion beam lens barrel vacuum vessel 26 is attached to the upper portion thereof. Among the vacuum vessels 39, there is an XY table 40. When the table 17 and the table 40 move near the gate valve 25, the table 17 and the gate valve are not shown in the open state. By the chuck mechanism provided in the 40, the mounting base 24 can be exchanged between the tables 17 and 40. FIG. Therefore, by this transfer and subsequent movement of the table, the mounting table 24 and the IC chip 18 attached thereon can come to the positions of (24a) and (18a) on the XY table 40. In this position, the ion beam 49 drawn by the extraction electrode 30 provided below the high-brightness ion source (for example, liquid metal ion source such as Ga) in the upper ion beam lens barrel 26 is placed. ) Is focused through the electrostatic lens 31, the blanking electrode 32, the deflector electrode 33, and the like to irradiate the sample 18a. In addition, a secondary particle detector 34 is provided in the vacuum vessel 39, and amplifies the secondary particle signal from the sample in synchronization with the deflection signal of the power source 37 for the deflection electrode, thereby depositing the sample on the monitor 38. A scanning ion microscope image of is obtained, whereby an enlarged image of the sample can be obtained, whereby the sample can be detected and aligned. The vacuum pump 36 is connected to the vacuum container via the valve 35 to perform the exhaust. The vacuum vessels 16 and 39 are provided with a preliminary exhaust chamber 43 for entering and leaving the sample.

즉, 게이트밸브(41)을 개방하였을때, 테이블(40)상의 탑재대(24a)는 그 위의 시료(18a)와 함께 이동 테이블(42)상의 (24b),(18b)의 위치로 이동이 가능하다.That is, when the gate valve 41 is opened, the mounting table 24a on the table 40 moves to the positions of 24b and 18b on the moving table 42 together with the sample 18a thereon. It is possible.

그리고, 밸브(45), 배기펌프(46)에 의해 예비배기기관은 배기된다. 뚜껑(44)를 (44a)의 위치에서 개방하는 것에 의해 시료를 교환할 수 있다.The preliminary exhaust pipe is exhausted by the valve 45 and the exhaust pump 46. The sample can be exchanged by opening the lid 44 at the position of 44a.

이하, 이 장치의 동작법에 대해서 설명한다. 뚜껑(44)를 열고, IC칩(18b)를 스테이지(42)상의 탑재대(24b)상에 설치한다. 뚜껑(44)를 닫고, 밸브(45)를 열어 배기펌프(46)에 의해 예비배기실(시료교환실)(43)을 진공으로 배기한다. 그후, 게이트밸브(41)을 열고 탑재대(24a)의 위치로 이송한다. 게이트밸브(41)을 닫은 후, 충분히 배기를 하고 나서 테이블(40)을 이동하면서 이온빔을 집속해서 모니터(38)상에서 주사 이온상을 관찰하고, IC칩상의 접속할 장소를 검출한다. 그후, 제1도에 도시한 바와 같이, 이온빔을 접속할 장소에만 조사해서 절연막의 가공을 실행한다. 다음에, 게이트밸브(25)를 열고, 탑재대를 (24)의 위치로 이송한다.Hereinafter, the operation method of this apparatus is demonstrated. The lid 44 is opened, and the IC chip 18b is mounted on the mounting table 24b on the stage 42. The lid 44 is closed, the valve 45 is opened, and the preliminary exhaust chamber (sample exchange chamber) 43 is exhausted by vacuum using the exhaust pump 46. Thereafter, the gate valve 41 is opened and transferred to the position of the mounting table 24a. After the gate valve 41 is closed, after exhausting sufficiently, the ion beam is focused while moving the table 40, the scanning ion image is observed on the monitor 38, and the place to be connected on the IC chip is detected. Thereafter, as shown in FIG. 1, only the place where the ion beams are to be connected is irradiated to process the insulating film. Next, the gate valve 25 is opened and the mounting table is transferred to the position of 24.

XY테이블(17)에 의해 레이저광의 조사위치에 LSI칩을 이동시키고 배선 수정장소의 위치맞춤을 실행한다. 그후, 밸브(21) 및 밸브(29)를 열고, 상기 수정물질과 불활성가스를 적당한 혼합비로 되도록 유량계(도시하지 않음)를 보면서 조정하고, 전체압력이 수십∼수백 Torr로 되도록 밸브(47)을 조정한다. 그후, 셔터(30a)을 열고 배선 수정장소에 레이저광을 조사하고 나서 일정기간 후에 셔터(30a)를 닫는다. 이 레이저조사에 의해 레이저조사부 근방의 유기금속 가스는 분해되고, Al 또는 Cd, Mo등의 금속박막이 퇴적해서 배선수정이 실행된다. 필요에 따라서 LSI 칩내의 모든 알루미늄 배선의 수정장소를 수정한다. 다음에, 밸브(47)을 열고 반응용기(16)내를 충분히 배기하고 나서 시료를 진공용기(39)로, 또 예비배기실(43)으로 이동하여 외부로 꺼낸다. 본 실시예와 같이 레이저 유기 CVD용의 반응용기와 이온빔 가공용 진공용기가 일체로 되어 있으므로 이온빔 가공 후, 일단 대기로 꺼냈을때에 배선의 노출부가 오염되거나 또는 산화하는 일없이 그 위에 레이저 CVD에 의한 배선을 형성할 수 있으므로, IC의 배선과 CVD에 의한 배선의 접합성이 좋아 도전성이 양호하게 된다는 특징을 갖는다.The LSI chip is moved to the irradiation position of the laser beam by the XY table 17, and alignment of the wiring correction place is performed. Thereafter, the valve 21 and the valve 29 are opened, and the flow rate (not shown) is adjusted to adjust the correction material and the inert gas to a proper mixing ratio, and the valve 47 is set so that the total pressure is several tens to several hundred Torr. Adjust After that, the shutter 30a is opened, the laser beam is irradiated to the wiring correction place, and the shutter 30a is closed after a certain period of time. By this laser irradiation, the organometallic gas in the vicinity of the laser irradiation section is decomposed, metal thin films such as Al, Cd, Mo, etc. are deposited, and wiring modification is performed. If necessary, correct the modification location of all aluminum wiring in the LSI chip. Next, the valve 47 is opened and the inside of the reaction vessel 16 is sufficiently exhausted, and then the sample is moved to the vacuum vessel 39 and the preliminary exhaust chamber 43 to be taken out. Since the reaction vessel for laser organic CVD and the vacuum chamber for ion beam processing are integrated as in the present embodiment, the wiring is formed by laser CVD on the exposed portions of the wiring without being contaminated or oxidized once taken out into the atmosphere after the ion beam processing. Since it can be formed, the bonding property between the wiring of the IC and the wiring by CVD is good and the conductivity is good.

제3도는 반응용기와 이온빔 가공용 진공용기와의 사이의 게이트밸브를 제거하여 일체로 한 것으로서 2개의 용기사이의 이동에 따른 배기조작과 게이트밸브의 개폐가 불필요하게 되어 조작성이 향상되고 있다. 한편, 이온빔의 용기쪽에 반응가스가 들어오므로, 이온빔 렌즈배럴의 오염을 방지하기 위해, 반응가스는 국소적으로 노즐(51),(52)에 의해 시료근방으로 내뿜을 수 있도록 하고, 또 이온빔 렌즈배럴과 시료실 사이에 이온빔이 통하는 가는 올리피스(열림구멍)(50)을 마련하고, 또 이온빔 렌즈배럴측에도 배기계(53),(54)를 마련하는 등의 대책이 실시되고 있다.3 is integrated by removing the gate valve between the reaction vessel and the ion beam processing vacuum vessel, and the operation is improved by eliminating the exhaust operation and opening / closing of the gate valve due to the movement between the two vessels. On the other hand, since the reaction gas enters the container side of the ion beam, in order to prevent contamination of the ion beam lens barrel, the reaction gas can be locally blown out by the nozzles 51 and 52 near the sample, and the ion beam lens Measures are provided between the barrel and the sample chamber by providing a thin orifice (opening hole) 50 through which the ion beam passes, and providing exhaust systems 53 and 54 on the ion beam lens barrel side.

제4도는 본 발명의 다른 실시예의 장치의 설명도이다. 이 경우는 레이저 발진기(8a),(8b)가 2개 마련되어 있는 것이 특정하다. (9a)는 하프미러, (9b)는 다이크로익 미러이다.4 is an explanatory diagram of a device of another embodiment of the present invention. In this case, it is specified that two laser oscillators 8a and 8b are provided. 9a is a half mirror, and 9b is a dichroic mirror.

일예로서, 제1도의 설명에서 기술한 바와 같은 금속배선을 형성한 후, 이 금속막이 노출한 상태에서는 특성, 신뢰성상의 문제가 많으므로, 그 위에 보호막을 코팅할 필요가 있다. 그래서, Ar 레이저의 제2의 고주파를 발생하는 (8a) 이외에 Ar 레이저의 제3의 고주파를 발생하는 (8b)를 마련해서 보조가스 봄베(20)에 채워진 Si2H6(지실란) 및 보조가스 봄베(20a)에 채워진 N2O(아산화질소) 가스를 도입하여 이것을 집광해서 형성된 배선상에 SiO2를 형성한다. 도면에서는 2개의 레이저 발진기를 도시하고 있지만, 이 경우는 Ar 레이저 1대를 전환미러로 전환하고, 제2의 고주파 발생을 결정, 제3의 고주파 발생용 결정으로 유도하여도 좋다.As an example, after forming the metal wiring as described in the description of FIG. 1, since there are many problems in characteristics and reliability in the exposed state of the metal film, it is necessary to coat the protective film thereon. Thus, in addition to (8a) which generates the second high frequency of the Ar laser, (8b) which generates the third high frequency of the Ar laser, Si 2 H 6 (local silane) and auxiliary gas filled in the auxiliary gas cylinder 20 are provided. N 2 O (nitrous oxide) gas filled in the cylinder 20a is introduced to collect SiO 2 to form SiO 2 on the wiring formed. Although two laser oscillators are shown in the figure, in this case, one Ar laser may be switched to a switching mirror, and the second high frequency generation may be determined and guided to a third high frequency generation crystal.

제4도의 그 밖의 예로서는 레이저발진기(8b)로서 가공용의 대출력 레이저를 준비하고, 이온빔에 의해 뚫은 구멍에 있어서 상하배선을 접속하기 위해서, 가공용 레이저(8b)에 의해 하층배선을 가공해서 그 일부를 분출시켜서 상하를 접속할 수 있다.As another example of FIG. 4, in order to prepare a large output laser for processing as the laser oscillator 8b, and to connect the upper and lower wirings in the hole drilled by the ion beam, the lower layer wiring is processed by the processing laser 8b and a part thereof is removed. Up and down can be connected by blowing.

제5도는 구멍을 뚫어서 배선으로 부터 접속을 실행하는 접속 끝부의 실시예를 도시하고 있다.5 shows an embodiment of a connection end portion in which a connection is made from a wiring by drilling a hole.

제5a도에 있어서, Al 배선(62)가 아래쪽에 존재하는 경우, 상부에 보호막(60), 절연막(61)등의 두꺼운 절연층이 존재하는 경우가 있다. 이와 같은 경우, 이온빔에 의해 동일도면(a)와 같은 수직에 가까운 단면형상의 구멍뚫기를 실행하면, 애스팩트비가 높으므로, 레이저빔 또는 이온빔(63)에 의한 조사에 의해 접속 끝부(65a), (65b), (66)을 형성하는 경우, 제5b도와 같이 불연속을 일으킬 가능성이 크다. 이것은 레이저빔 또는 이온빔이 수직구멍의 안쪽에 도달하기 어려운 것, 상부에 성막하면 이것에 방해받아 안쪽으로 도달하는 것이 곤란하게 되는 것 및 구멍의 내부로 금속유기물 가스가 들어오기 어렵다는 것등의 이유에 의한다.In FIG. 5A, when the Al wiring 62 exists below, thick insulating layers, such as the protective film 60 and the insulating film 61, may exist in the upper part. In such a case, the aspect ratio is high when the hole is formed in the vertical cross section as shown in the same drawing (a) by the ion beam. Therefore, the connection end portion 65a is irradiated by the laser beam or the ion beam 63. In the case of forming (65b) and (66), there is a high possibility of causing discontinuity as shown in FIG. 5b. This is because the laser beam or ion beam is difficult to reach inside of the vertical hole, when it is deposited on top, it becomes difficult to reach inwardly, and it is difficult for metal organic gas to enter into the hole. By.

그래서, 이온빔 가공을 실행하는 경우, 빔의 주사폭을 변화시키면서 가공을 실행하는 것에 의해 제5c도에 도시한 바와 같이 상부가 넓고, 하부로 감에 따라 좁게 되는 경사단면을 갖도록 가공할 수 있다. 이와 같이 상면에 노출하는 구조이므로, 레이저빔 또는 이온빔(67)을 조사하였을때, 금속막(69)는 구멍의 내면에 불연속을 일으키는 일없이 넓게 형성할 수 있다. 또, 제5e도에 도시한 바와 같이, 레이저빔 또는 이온빔(70)을 조사해서 배선(71)을 형성한다.Therefore, in the case of performing ion beam processing, processing can be performed to have an inclined cross section which becomes wider as shown in FIG. 5C and becomes narrower as it goes to the lower side by performing the processing while changing the scanning width of the beam. Since the structure is exposed on the upper surface in this manner, when the laser beam or ion beam 67 is irradiated, the metal film 69 can be formed widely without causing discontinuity on the inner surface of the hole. As shown in FIG. 5E, the wiring 71 is formed by irradiating the laser beam or the ion beam 70. As shown in FIG.

또, 그 위에 제4도에 의해서 설명한 바와 같이 SiO2등의 절연막(72)를 보호막으로서 형성한 것을 제5f도에 도시한다.In addition, there is shown that the formation of the insulating film 72 such as SiO 2, as described by FIG. 4 thereon as a protective film of claim 5f Fig.

제6도는 본 발명에 의한 금속배선 형성의 다른 실시예이다. 이 실시예는 상층 Al(80)과 하층 Al(81)로 이루어지는 2층 배선구조로 되어 있어 하층 Al(81)로 부터만 다른 장소에 있는 배선으로 접속배선을 형성하고 하는 경우를 나타낸다. 이 경우, 상기한 바와 같은 방법(제6a도에 도시한 방법)에서는 배선(82)가 하층 Al(81)에도 상층 Al(80)에도 접속되어 버린다. 그래서, 이온빔에 의해 제6b도에 도시한 바와 같이 상층 Al(80)까지 구멍뚫기를 실행한 후, 제6c도에 도시한 바와 같이 상기한 방법에 의해 SiO2등의 절연막(83)을 형성하고, 그후 제6d도에 도시한 바와 같이 다시 층간절연막(84)로 가공하여 하층 Al(81)을 노출시킨다. 그후, 레이저 또는 이온빔 유기 CVD에 의해 배선(85)를 형성해서 하층 Al(81)과 다른 배선과의 접속을 실행한다.6 is another embodiment of metal wiring formation according to the present invention. This embodiment has a two-layer wiring structure consisting of the upper layer Al (80) and the lower layer Al (81), and shows the case where the connection wiring is formed by the wiring in another place only from the lower layer Al (81). In this case, in the above-described method (method shown in FIG. 6A), the wiring 82 is connected to the lower layer Al 81 and the upper layer Al 80. Then, as shown in FIG. 6B, the hole is made to penetrate the upper layer Al 80 as shown in FIG. 6B. Then, as shown in FIG. 6C, an insulating film 83 such as SiO 2 is formed by the above-described method. Thereafter, as shown in FIG. 6D, the interlayer insulating film 84 is processed again to expose the lower layer Al (81). Thereafter, the wiring 85 is formed by laser or ion beam organic CVD to connect the lower layer Al 81 with other wiring.

제7도 및 제8도는 본 발명의 다른 실시예로서, 동일 장소에 있어서 상하의 배선을 접속하는 것을 목적으로 하고 있다. 제7도에 있어서는 제4도에 도시한 바와 같이 가공용의 레이저를 구비하고, 이온빔에 의해 제7a도와 같이 하층배선(81)이 노출할때 까지 가공하고, 가공용 레이저에 의해 하층배선 Al(81)을 가공하며, Al 이 용융 비산해서 상부의 배선 Al(80)과 접속하도록 한다. 제7c도는 그후, 레이저 또는 이온빔 유기 CVD법으로 SiO2등의 보호막(86)을 형성한 것이다.7 and 8 illustrate another embodiment of the present invention, which aims to connect upper and lower wirings in the same place. In FIG. 7, the processing laser is provided as shown in FIG. 4, and the processing is performed until the lower wiring 81 is exposed as shown in FIG. 7A by an ion beam, and the lower wiring Al 81 is processed by the processing laser. And Al is melted and scattered so as to be connected to the upper wiring Al 80. Fig. 7C is then formed of a protective film 86 such as SiO 2 by laser or ion beam organic CVD.

제8도에 있어서는 상하의 배선을 접속하는 경우, 집속 이온빔 가공에 있어서의 재부착 현상을 이용하고 있다. 이것은 J. Vac. Sci. Technol B3(1), Jan/Feb. 1985, pp.71∼74 "Characteristics of silicon removal by fine focussed gallium ion beam"에서 볼 수 있는 것으로서, 이온빔에 의해 재료를 가공하는 경우, 반복 주사가공의 조건에 의해 가공결과가 다르고, (i) 고속으로 반복가공을 실행하면, 주위로의 재부착은 적지만, (ii) 저속주사로 반복수를 적게하면, 측면으로 현저한 재부착이 실행되는 것을 이용하는 것이다.In FIG. 8, when connecting the upper and lower wirings, the reattachment phenomenon in the focused ion beam processing is used. This is J. Vac. Sci. Technol B3 (1), Jan / Feb. 1985, pp. 71-74, which are found in "Characteristics of silicon removal by fine focussed gallium ion beam," when processing materials by ion beam, the processing results vary depending on the conditions of repeated scanning, and (i) high speed When repetitive machining is carried out, the reattachment to the surroundings is small. (Ii) When the number of repetitions is reduced by low speed scanning, the reattachment to the side is performed.

즉, 제8도에 있어서, 제8a도에 도시한 바와 같이 하층배선(81)의 상부까지 집속 이온빔에 의해 상기(i)의 조건으로 가공한 후, 상기 (ii)의 조건으로 하층 Al(81)을 화살표방향으로 가공하면, 제8b도에 도시한 바와 같이 지면에 저속으로 수직으로 주사하면서 그 빔을 화살표방향으로 이동하면, Al이 재부착해서 (87)과 같은 재부착 영역을생성한다. 또, 제8d도에 도시한 바와 같이 지면에 수직으로 저속으로 주사하면서 그 빔을 2개의 화살표와 같이 가공구멍의 양끝에서 중앙으로 이동하면, 양측에 재부착층(89)가 형성된다. 어느 경우도 상층과 하층과의 배선(80),(81) 사이의 접속이 가능하게 된다. 그후, 제8c 및 e도에 도시한 바와 같이, 레이저 또는 이온빔 유기 CVD법에 의해 SiO2등의 보호막(88),(90)을 상부에 형성한다.That is, in FIG. 8, as shown in FIG. 8A, processing is performed under the condition of (i) by the focused ion beam to the upper portion of the lower layer wiring 81, and then the lower layer Al (81) is made under the condition of (ii). ) Is processed in the direction of the arrow. As shown in FIG. 8B, when the beam is moved in the direction of the arrow while scanning vertically at low speed to the ground, Al is reattached to form a reattachment area as shown in (87). Further, as shown in FIG. 8D, when the beam is moved vertically to the ground at low speed and the beam is moved from both ends to the center as shown by the two arrows, the reattachment layer 89 is formed on both sides. In either case, the connection between the wirings 80 and 81 between the upper layer and the lower layer is possible. Thereafter, as shown in Figs. 8C and e, protective films 88 and 90 such as SiO 2 are formed on the top by laser or ion beam organic CVD.

상기 이외에 동일 장소에 있어서 상하배선을 접속하는 경우, 집속 이온빔에 의해 상부배선(80) 및 층간절연막(84)에 구멍뚫기를 실행하고, 그후 레이저 또는 이온빔 유기 CVD법에 의해 가공구멍에 금속을 퇴적시켜서 상하의 접속을 할 수 있는 것은 본 발명의 상기한 것에 의해 명확하다.In the case where the upper and lower wirings are connected in the same place as above, the upper wiring 80 and the interlayer insulating film 84 are drilled by a focused ion beam, and then metals are deposited in the processing holes by laser or ion beam organic CVD. It is clear by the above-mentioned of this invention that upper and lower connection can be carried out by making it connect.

이제까지의 기술에 있어서는 레이저 또는 이온빔 유기 CVD법의 성막재료로서 금속화합물을 취하고 있지만, 도전성 재료막을 형성하는 것이면 사용할 수 있다. 또, CVD를 일으키는 에너지빔으로서 레이저 또는 이온빔 이외의 전자빔등의 에너지빔도 가능하다.In the prior art, although a metal compound is taken as a film-forming material of a laser or ion beam organic CVD method, it can be used as long as it forms a conductive material film. Further, energy beams such as laser beams or electron beams other than ion beams may be used as the energy beams causing CVD.

구멍뚫기 가공의 수단으로서 집속 이온빔을 사용하고 있지만, 서브미크론 가공이 가능한 것이외의 에너지빔을 사용할 수도 있다.Although a focused ion beam is used as a means for drilling, energy beams other than submicron processing can be used.

제9도는 본 발명에 의한 배선 접속장치의 다른 1실시예를 도시한 것이다. 배선 집속장소를 갖는 IC칩(18a)가 부착된 반응용기(39a)는 밸브(21)을 거쳐서 수정물질(Al(CH3)3, Al(C2H5)3, Al(iC4H9)3, Cd(CH3)2, Cd(C2H5)2, Mo(CO)6, Ta(OH2H5)5등의 유기금속 화합물)이 수납된 수정물질 용기(19), 밸브(35)를 거쳐서 진공펌프(36), 그리고 밸브(29)를 거쳐서 불활성가스 봄베(28)과 배관에 의해 접속되어 있다. 반응용기(39a)에는 그 이외의 밸브(22)를 거쳐서 예비가스 봄베(20)이 접속되어 있다. IC칩(18a)는 XY테이블(40) 위에 탑재된 탑재대(24a)상에 부착되어 있다.9 shows another embodiment of the wiring connecting apparatus according to the present invention. The reaction vessel 39a with the IC chip 18a having the wiring focusing place is attached to the crystal material Al (CH 3 ) 3 , Al (C 2 H 5 ) 3 , and Al (iC 4 H 9 via the valve 21. ) 3 , Cd (CH 3 ) 2 , Cd (C 2 H 5 ) 2 , Mo (CO) 6 , Ta (OH 2 H 5 ) 5, such as organometallic compound containing a crystal material container (19), valves It is connected to the inert gas cylinder 28 and piping via the vacuum pump 36 and the valve 29 via 35. The preliminary gas cylinder 20 is connected to the reaction vessel 39a via another valve 22. The IC chip 18a is attached on the mounting table 24a mounted on the XY table 40.

용기(39a)의 상부에는 이온빔 렌즈배럴용 진공용기(26)이 부착되어 있다. 그리고, 상부의 이온빔 렌즈배럴(26)중의 고휘도 이온원(예를들면, Ga등의 액체금속 이온원)(27)로 부터 그 하부에 설치된 인출전극(30)에 의해 인출된 이온빔(49)가 정전렌즈(31), 블랭킹전극(32), 디플렉터전극(33)등을 통해서 집속 편향되어 시료(18a)에 조사되도록 되어 있다. 또, 진공용기(39a)에는 2차전자 디텍터(34) 및 2차 이온질량 분석관(34a)가 설치되어 있으며, 편향전극용 전원(37)의 편향용 신호에 동기시켜서 시료(18a)로 부터의 2차전자신호 또는 2차 이온전류를 증폭해서 모니터(38)상에 시료의 주사이온 현미경 상을 영출하고, 이것에 의해 시료(18a)의 확대 상을 얻어 시료의 검출, 위치맞춤을 할 수 있도록 되어 있다. 진공용기에는 밸브(35)를 거쳐서 진공펌프(36)이 접속되어 있어 배기를 실행한다. 반응용기(39a)에는 시료를 출입시키기 위한 예비배기실(43)이 마련되어 있다.On the upper part of the container 39a, a vacuum container 26 for ion beam lens barrel is attached. Then, the ion beam 49 drawn out from the high brightness ion source (for example, liquid metal ion source such as Ga) 27 in the upper ion beam lens barrel 26 by the extraction electrode 30 disposed thereunder is The sample 18a is focused and deflected through the electrostatic lens 31, the blanking electrode 32, the deflector electrode 33, and the like. In addition, a secondary electron detector 34 and a secondary ion mass spectrometer 34a are provided in the vacuum vessel 39a, and are supplied from the sample 18a in synchronization with the deflection signal of the power source 37 for deflection electrodes. By amplifying the secondary electron signal or the secondary ion current, a scanning ion microscope image of the sample is produced on the monitor 38, thereby obtaining an enlarged image of the sample 18a so that the sample can be detected and aligned. It is. The vacuum pump 36 is connected to the vacuum container via the valve 35 to perform the exhaust. The reaction vessel 39a is provided with a preliminary exhaust chamber 43 for entering and leaving the sample.

즉, 게이트밸브(41)을 개방하였을때, 테이블(40)상의 탑재대(24a)는 그 위의 IC칩(18a)와 함께 이동테이블(42)상의 (24b),(18b)의 위치로 이동이 가능하다. 그리고, 블랙(45), 배기펌프(46)에 의해 예비배기실은 배기된다. 뚜껑(44)를 (44a)의 위치에서 개방하는 것에 의해, 시료를 교환할 수 있다.That is, when the gate valve 41 is opened, the mounting table 24a on the table 40 moves to the positions 24b and 18b on the moving table 42 together with the IC chip 18a thereon. This is possible. The preliminary exhaust chamber is exhausted by the black 45 and the exhaust pump 46. The sample can be exchanged by opening the lid 44 at the position of 44a.

이하, 이 장치의 동작을 설명한다. 뚜껑(44)를 열고 IC칩(18b)를 테이블(42)상의 탑재대(24b)상에 설치한다. 뚜껑(44)를 닫고, 밸브(45)를 열어 배기펌프(46)에 의해 시료교환실(43)을 진공으로 배기한다. 그후, 게이트밸브(41)을 열고 탑재대(24b)의 위치로 이송한다. 게이트밸브(41)을 닫은 후, 충분히 배기를 하고나서 테이블(40)을 이동하면서 이온빔을 집속해서 모니터상에서 주사 이온상을 관찰하고, IC칩상의 접속할 장소를 검출한다. 그후, 제1도에 도시한 바와 같이, 이온빔을 접속할 장소에만 조사해서 절연막의 가공을 실행한다. 그후, 밸브(21) 및 밸브(29)를 열고, 상기 수정물질과 불활성가스를 적당한 혼합비로 되도록 유량계(도시하지 않음)를 보면서 조정하고, 전체압력 수십∼수백 Torr로 되도록 밸브(35)를 조정한다. 그후, 배선 수정장소에 이온빔을 조사한다. 이 조사에 의해, 조사부 근방의 유기금속 가스는 분해되고, Al 또는 Cd, Mo등의 금속박막이 퇴적해서 배선수정이 실행된다. 필요에 따라서, LSI칩내의 모든 알루미늄배선 수정장소를 수정한다. 다음에, 밸브(35)를 열고, 반응용기(39a)내를 충분히 배기하고 나서 시료를 예비배기실(43)으로 이동시켜서 외부로 꺼낸다.The operation of this apparatus will be described below. The lid 44 is opened and the IC chip 18b is mounted on the mounting table 24b on the table 42. The lid 44 is closed, the valve 45 is opened, and the sample exchange chamber 43 is evacuated to vacuum by the exhaust pump 46. Thereafter, the gate valve 41 is opened and transferred to the position of the mounting table 24b. After closing the gate valve 41, after exhausting sufficiently, the ion beam is focused while moving the table 40, the scanning ion image is observed on the monitor, and the place to be connected on the IC chip is detected. Thereafter, as shown in FIG. 1, only the place where the ion beams are to be connected is irradiated to process the insulating film. Thereafter, the valve 21 and the valve 29 are opened, and the flow rate (not shown) is adjusted so that the corrected material and the inert gas are at a proper mixing ratio, and the valve 35 is adjusted to have a total pressure of several tens to several hundred Torr. do. Thereafter, the ion beam is irradiated to the wiring modification place. By this irradiation, the organometallic gas in the vicinity of the irradiation section is decomposed, and metal thin films such as Al, Cd, Mo, and the like are deposited to perform wiring modification. If necessary, correct all aluminum wiring correction sites in the LSI chip. Next, the valve 35 is opened, and after the inside of the reaction vessel 39a is sufficiently exhausted, the sample is moved to the preliminary exhaust chamber 43 and taken out to the outside.

제10도는 다른 형태의 장치의 실시예를 도시한 것이다. 이 온빔 렌즈배럴의 오염을 방지하기 위해, 반응가스는 국소적으로 노즐(51),(52)에 의해 시료근방으로 내뿜도록 하고, 또 이온빔 렌즈배럴(26)과 시료실 사이에 이온빔이 통과하는 미세한 올리피스(열림구멍)(50)을 마련하고, 또 이온빔 렌즈배럴측에도 배기계(53),(54)를 마련하는 등의 대책이 실시되고 있다.10 shows an embodiment of another type of apparatus. In order to prevent contamination of the on-beam lens barrel, the reaction gas is locally blown out by the nozzles 51 and 52 near the sample, and an ion beam passes between the ion beam lens barrel 26 and the sample chamber. Countermeasures such as providing a fine orifice (opening hole) 50 and providing exhaust systems 53 and 54 on the ion beam lens barrel side are also taken.

제10도의 장치의 사용법의 일예로서, 제1도의 설명에서 기술한 바와같은 금속배선을 형성한 후, 이 금속막이 노출한 상태에서는 특성상, 신뢰성상의 문제가 많으므로, 이 위에 보호막을 코팅할 필요가 있다.As an example of the use of the apparatus of FIG. 10, after forming the metal wiring as described in the description of FIG. 1, there is a problem in reliability in the exposed state of the metal film, so it is necessary to coat the protective film thereon. have.

이 때문에, 보조가스 봄베(20)에 들어간 SiH6(지실란) 가스와 보조가스 봄베(20a)에 들어간 N2O(아산화질소) 가스를 용기로 도입하고, 노즐에서 IC로 내뿜어 먼저 집속 이온빔을 조사해서 형성한 배선상으로 다시 집속 이온빔을 조사해서 이온빔 유기 CVD 및 산화의 프로세스에 의해서 SiO2의 보호막을 형성한다.Therefore, the secondary gas cylinder 20 is introduced into the N 2 O (nitrous oxide) gas entering the SiH 6 (jisilran) gas and the auxiliary gas cylinder (20a) to enter the a vessel and investigated flush with IC first focused ion beam at the nozzle The focused ion beam is again irradiated onto the formed wiring to form a protective film of SiO 2 by a process of ion beam organic CVD and oxidation.

상기 실시예에서는 레이저조사의 경우에 대해서 설명하였지만, 이와 같이 이온빔조사로 바꾸는 것도 가능한 것은 명확하다.In the above embodiment, the case of laser irradiation has been described, but it is clear that it is also possible to switch to ion beam irradiation in this way.

또, 본 발명의 다른 1실시예를 제11도∼제14도에 따라서 설명한다. 제11도에 있어서, 제2도와 동일한 부품번호를 나타내는 것은 동일한 것이다.Another embodiment of the present invention will be described with reference to FIGS. 11 to 14. FIG. In Fig. 11, the same part numbers as those in Fig. 2 are the same.

다음에, 제2도와의 상위점에 대해서 설명한다. 즉, 레이저광 조사부 근방에는 절연막의 스퍼터 성막용의 전극(100)을 마련하고, 이것에는 고주파전극(101)에서 전력이 공급된다. 탑재대(24)는 스퍼터전극(100)의 바로아래의 위치(24c)까지 이동 가능하며, 또한 전기적으로는 접지되어 있으므로, 스퍼터전극(100)과 쌍으로 되어 고주파방전(102)를 일으키는 것이 가능하다. 스퍼터전극(100)에는 절연물의 타켓재(103)이 부착되어 있어 고주파방전에 의해 IC칩(18c)에 절연막을 성막할 수 있다.Next, the difference with FIG. 2 is demonstrated. That is, the electrode 100 for sputter film formation of the insulating film is provided in the vicinity of a laser beam irradiation part, and electric power is supplied from the high frequency electrode 101 to this. Since the mounting table 24 is movable to the position 24c immediately below the sputter electrode 100 and electrically grounded, the mounting table 24 can be paired with the sputter electrode 100 to generate a high frequency discharge 102. Do. The target material 103 of the insulator is attached to the sputter electrode 100, and an insulating film can be formed on the IC chip 18c by high frequency discharge.

또, 예비배기실(43)에는 스퍼터 에칭용의 전극(104)가 있으며, 접지전위로 되어 있다. 탑재대(24b)는 전기적으로 반응실로 부터 절연되어 있으며, 고주파 전원(105)에서 전력이 공급된다. 예비배기실에는 불활성가스 봄베(28)내의 불활성가스를 밸브(29)를 거쳐서 도입할 수 있다. 이 구성에 의해, 전극(104)와 탑재대(24b) 사이에 불활성가스의 방전 플라즈마를 일으킬 수 있다. 탑재대(24b)가 고주파 인가전극으로 되어 있으므로, 탑재대(24b)상에 놓여진 IC칩 불활성가스의 이온에 의해 충격을 받아 스퍼터 에칭된다.The preliminary exhaust chamber 43 has an electrode 104 for sputter etching and has a ground potential. The mounting table 24b is electrically insulated from the reaction chamber, and power is supplied from the high frequency power supply 105. An inert gas in the inert gas cylinder 28 can be introduced into the preliminary exhaust chamber via the valve 29. This configuration can generate a discharge plasma of an inert gas between the electrode 104 and the mounting table 24b. Since the mounting base 24b is a high frequency application electrode, it is sputter-etched by the impact by the ion of the IC chip inert gas placed on the mounting base 24b.

이하, 이 장치의 작용에 대해서 설명한다. 뚜껑(44)를 열고 IC칩(18b)를 테이블(42)상의 탑재대(24b)상에 설치한다. 뚜껑(44)를 닫고 밸브(45)를 열어 배기펌프(46)에 의해 시료교환실(43)을 진공으로 배기한다. 그 후, 게이트벨브(41)을 열고 탑재대를 (24a)의 위치로 이송한다. 게이트밸브(41)을 닫은 후, 충분히 배기를 하고 나서 테이블(40)을 이동하면서 이온빔을 집속해서 모니터(38)상에서 주사이온 상을 관찰하고, IC상의 접속할 장소를 검출한다. 그 후, 제14b도에 도시한 바와같이 이온빔을 접속할 장소에만 조사해서 층간절연막(84)의 도중까지의 가공을 실행한다. 여러장소의 구멍뚫기를 필요로 하는 경우는 모든 장소에 대해서 마찬가지의 가공을 실행한다.The operation of this apparatus will be described below. The lid 44 is opened and the IC chip 18b is mounted on the mounting table 24b on the table 42. The lid 44 is closed, the valve 45 is opened, and the sample exchange chamber 43 is evacuated to vacuum by the exhaust pump 46. Thereafter, the gate valve 41 is opened and the mounting table is transferred to the position of 24a. After the gate valve 41 is closed, the exhaust gas is sufficiently exhausted, the ion beam is focused while moving the table 40, the scanning ion image is observed on the monitor 38, and the place to be connected to the IC is detected. Thereafter, as shown in Fig. 14B, only the place where the ion beams are to be connected is irradiated, and the machining up to the middle of the interlayer insulating film 84 is performed. If multiple holes are required, the same machining is performed for all places.

여기서, 반응실(16)을 배기하면서 밸브(29)를 열어 불활성가스, 예를들면 아르곤을 흐르게 하고, 압력이 방전을 일으키는데 적합한 압력(10-2∼10-1Torr)로 되도록 밸브(25)를 조정한다. 그 후, 고주파 전원(101)에서 전극(100)에 전력을 공급하여 플라즈마 방전을 발생시키고, 타켓재(103)을 아르곤 이온으로 스퍼터해서 SiO2막을 IC칩상에 성막한다. 이것에 의해, IC칩은 제14c도에 도시한 상태로 된다.Here, the valve 25 is opened while the reaction chamber 16 is exhausted so that an inert gas such as argon flows, and the valve 25 is set to a pressure (10 -2 to 10 -1 Torr) suitable for causing a discharge. Adjust it. Thereafter, the high frequency power supply 101 supplies electric power to the electrode 100 to generate plasma discharge. The target material 103 is sputtered with argon ions to form a SiO 2 film on the IC chip. As a result, the IC chip is brought into the state shown in Fig. 14C.

다음에, 재차 게이트밸브(25)를 열고, 탑재대를 (24a)의 위치로 이동한다. 상술한 것과 마찬가지의 순서에 의해 이온빔을 접속할 장소에 조사하고, 제14d도에 도시한 바와같이 하층배선(81)을 노출시킨다. 여러개의 가공 필요장소에 대해서 모두 마찬가지의 가공을 실행한다.Next, the gate valve 25 is opened again, and the mounting table is moved to the position of 24a. The ion beams are irradiated to the place where the ion beams are connected in the same procedure as described above, and the lower layer wiring 81 is exposed as shown in FIG. 14D. The same machining is performed for all the necessary machining places.

그 후, 게에트밸브(25)를 열고, 탑재대를 (24a)의 위치로 이송한다.Thereafter, the gate valve 25 is opened, and the mounting table is transferred to the position of 24a.

XY테이블(17)에 의해 레이저광의 조사위치에 LSI칩을 이동시켜서 배선 수정장소의 위치맞춤을 실행한다. 그 후, 밸브(21) 및 밸브(29)를 열고, 상기 수정물질과 불활성가스를 적당한 혼합비로 되도록 유량계(도시하지 않음)를 보면서 조정하고, 전체압력이 수십∼수백 Torr로 되도록 밸브(47)을 조정한다. 그 후, 셔터(30a)를 열어 배선 수정장소에 레이저광을 조사하고, 일정시간후에 셔터(30a)를 닫는다. 이 레이저조사에 의해, 레이저조사부 근방의 유기 금속가스는 분해되고, Aℓ 또는 Cd, Mo등의 금속박막이 퇴적해서 배선수정이 실행된다. 필요에 따라서 LSI칩내의 모든 알루미늄배선 수정장소를 수정한다. 다음에, 밸브(25)를 열고, 반응용기(16)를 충분히 배기하고 나서 시료를 진공용기(39)에, 또 예비배기실(43)으로 이송한다. 예비배기실(43)에서는 불활성가스를 도입하면서 진공펌프(46)을 이동시키고, 밸브(45)의 열림정도를 조정하는 것에 의해 스퍼터 에칭에 적당한 압력을 얻는다. 그리고, 고주파 전원(105)에서 전력을 탑재대(24b)에 공급하고 플라즈마를 일으켜서 IC칩의 표면을 스퍼터 에칭한다. 이것에 의해, 제14e도에 도시한 절연막(83)을 제거한다. 스퍼터 퇴적이나 플라즈마 CVD에 의해 절연막을 형성하면, IC의 전면에 절연막이 형성된다. 이 때문에 소자에 의해서는 IC에서 외부로 신호를 인출하거나 또는 외부에서 전원전압을 받아들이는 전극(패드, 범프등)의 위에도 절연막이 형성된다. 상숭한 바와같이, 절연막(83)을 제거하기 위해서는 깊이 0.1㎛ 정도의 에칭을 실행하면 좋다. CVD에 의한 배선막 두께는 0.5㎛ 정도이므로, 에칭에 의해 0.4㎛로 되더라도 문제는 없고, 제14f도의 형상이 얻어진다.The LSI chip is moved to the irradiation position of the laser beam by the XY table 17 to perform alignment of the wiring correction place. Thereafter, the valve 21 and the valve 29 are opened, and the regulator 47 and the inert gas are adjusted while watching a flow meter (not shown) so as to have a proper mixing ratio, and the valve 47 so that the total pressure is several tens to several hundred Torr. Adjust it. After that, the shutter 30a is opened to irradiate the laser beam to the wiring correction place, and after a predetermined time, the shutter 30a is closed. By this laser irradiation, the organometallic gas in the vicinity of the laser irradiation section is decomposed, metal thin films such as Al, Cd, Mo, etc. are deposited and wiring modification is performed. If necessary, correct all aluminum wiring correction sites in the LSI chip. Next, the valve 25 is opened, and the reaction vessel 16 is sufficiently exhausted, and then the sample is transferred to the vacuum vessel 39 and the preliminary exhaust chamber 43. In the preliminary exhaust chamber 43, a pressure suitable for sputter etching is obtained by moving the vacuum pump 46 while adjusting the opening degree of the valve 45 while introducing an inert gas. The high frequency power supply 105 supplies electric power to the mounting table 24b, generates plasma, and sputter-etches the surface of the IC chip. This removes the insulating film 83 shown in FIG. 14E. When the insulating film is formed by sputter deposition or plasma CVD, the insulating film is formed on the entire surface of the IC. For this reason, an insulating film is formed by the element also on the electrodes (pads, bumps, etc.) which draw out a signal from the IC to the outside or accept the power supply voltage from the outside. As is appreciated, in order to remove the insulating film 83, an etching of about 0.1 mu m in depth may be performed. Since the wiring film thickness by CVD is about 0.5 micrometer, even if it becomes 0.4 micrometer by an etching, there is no problem and the shape of FIG. 14f is obtained.

본 발명을 실시하기 위해서는 이온빔 가공, 절연막형성, 배선형성, 절연막 에칭의 기능이 있으면 좋다. 따라서, 장치구성 이외의 실시예로서 이하의 것이 고려된다.In order to implement the present invention, it is necessary to have functions of ion beam processing, insulating film formation, wiring formation, and insulating film etching. Accordingly, the following are considered as examples other than the apparatus configuration.

제12도는 절연막 형성을 제11도의 예와 마찬가지로 스퍼터로 실행하던가 스퍼터 성막기구(106)을 이온빔가공용 진공용기(39)에 설치한 예이다. 이와같이 하면, 이온빔 렌즈배럴(26)은 스퍼터 성막중(압력 10-2Torr 이상)에 있어서도 10-7Torr대로 유지하지 않으면 안되므로, 차동배기계(107)을 부가할 필요가 있다. 그러나, 스퍼터 성막을 제11도의 경우와 같이 CVD에 의해 오염된 용기(16)내에서 실행하지 않으므로, 양질의 막을 얻을 수 잇다. 스퍼터 에칭기구(108)은 예비배기실(43)에 설치되어 있다.FIG. 12 is an example in which the insulating film is formed by sputtering as in the example of FIG. 11, or the sputter film formation mechanism 106 is provided in the vacuum chamber 39 for ion beam processing. In this way, the ion beam lens barrel 26 must be maintained at 10 −7 Torr even during sputter deposition (pressure 10 −2 Torr or more), and therefore it is necessary to add the differential exhaust machine 107. However, since sputter film formation is not performed in the container 16 contaminated by CVD as in the case of FIG. 11, a good quality film can be obtained. The sputter etching mechanism 108 is provided in the preliminary exhaust chamber 43.

제13도는 제13a도에 도시한 이온빔 가공장치와 제13b도에 도시한 레이저 CVD 장치를 분리한 실시예이다. 제13a도의 이온빔 가공장치에는 이온빔 렌즈배럴(26)과 그것의 차동배기계(107)이 있고, 이온빔가공용 진공용기(39)내에 스퍼터 성막기구(106)이 설치되어 있다. 또, 예비배기실(43)이 이온빔가공용 진공용기에 연접되어 마련되어 있다. 제13b도의 레이저 CVD 장치는 예비배기실(43)을 레이저 CVD 반응용기(16)에 연접해서 갖고 있다. 예비배기실(43)에는 스퍼터 에칭기구(108)이 마련되어 있다. 이 구성에서는 IC칩을 하층배선의 도체선(81)을 노출한 단계에서 이온빔 가공장치에서 일단 대기중으로 꺼낸다. 그후, 레이저 CVD 장치에 IC칩을 넣는다. 그러나, 일단 대리고 꺼냈으므로, 노출한 하층배선의 도체선(81)에는 자연산화막이 1∼2㎚의 두께로 형성되어 버린다. 그래서, 스퍼터 에칭기루(108)을 사용하여 자연산화막을 제거한다. 그 후, 레이저 CVD로 배선을 제작하는 공정은 상술한 바와 같다.FIG. 13 is an embodiment in which the ion beam processing apparatus shown in FIG. 13A and the laser CVD apparatus shown in FIG. 13B are separated. The ion beam processing apparatus of FIG. 13A includes an ion beam lens barrel 26 and a differential exhaust machine 107 thereof, and a sputter film formation mechanism 106 is provided in the vacuum chamber 39 for ion beam processing. In addition, the preliminary exhaust chamber 43 is provided in connection with the vacuum chamber for ion beam processing. The laser CVD apparatus of FIG. 13B has the preliminary exhaust chamber 43 connected to the laser CVD reaction vessel 16. The sputter etching mechanism 108 is provided in the preliminary exhaust chamber 43. In this configuration, the IC chip is once taken out into the atmosphere from the ion beam processing apparatus at the stage where the conductor wire 81 of the lower layer wiring is exposed. Thereafter, the IC chip is placed in the laser CVD apparatus. However, since it is once pulled out, the natural oxide film is formed in the exposed conductor wire 81 of the lower layer wiring to the thickness of 1-2 nm. Thus, the sputter etch 108 is used to remove the native oxide film. Thereafter, the process of manufacturing the wiring by laser CVD is as described above.

여기서는 장치를 2개의 장치로 나누면, 장치가 차지하는 면적이 증대하는 등의 결점은 있지만, 하나하나의 장치가 간단한 구성으로 되므로, 장치의 신뢰성이 향상하는 등의 이점이 있다.Although there are drawbacks such as dividing the apparatus into two apparatuses, the area occupied by the apparatus is increased. However, since each apparatus has a simple configuration, there is an advantage that the reliability of the apparatus is improved.

이상 설명한 바와같이 본 발명에 의하면, 고집적으로 다층의 배선의 IC의 다른 장소에 있는 배선 사이를 임의로 접속할 수 있고, 이것에 의해 LSI의 설계, 시험제작, 양산공정에 있어서 불량해석을 용이하게 실행할 수 있어 개발공정의 단축, 양산준비 기간의 단축, 효율의 향상이 가능하게 되는 효과를 얻을 수 있다.As described above, according to the present invention, it is possible to arbitrarily connect the wirings at different locations of the IC of the multilayer wiring with high density, thereby easily performing the defect analysis in the LSI design, test production, and mass production process. Therefore, it is possible to shorten the development process, shorten the preparation period for mass production, and improve the efficiency.

Claims (94)

진공용기내에 액체금속 이온원등의 고휘도 이온원, 상기 이원원에서 발사된 이온빔을 미세한 스폿으로 집속해서 편향하기 위한 정전광학계등의 수단과 시료를 이동하기 위한 테이블 및 시료로 부터의 2차 전자나 2차 이온을 검출하는 하전입자 검출기 또는 2차 이온 질량분석관으로 구성된 검출수단, 용기로 유기금속 가스등의 배선재료 가스와 불활성가스등의 캐리어 가스를 도입하는 가스도입수단을 구비하고, 집속 이온빔에 의해 배선상의 절연막을 가공해서 하부의 배선을 노출시키고, 그 후 에너지빔 유기 CVD법에 의해 레이저를 국소적으로 조사하고, 그 부분에 도전막을 퇴적시켜서 배선 사이의 접속을 실행하도록 구성한 것을 특징으로 하는 IC배선 접속장치.High electron sources such as liquid metal ion sources in vacuum vessels, means for electrostatic optics for focusing and deflecting ion beams emitted from the binary sources to fine spots, secondary electrons from tables and samples for moving samples Detection means comprising a charged particle detector or secondary ion mass spectrometer for detecting secondary ions, and gas introduction means for introducing a carrier gas such as an inert gas and a wiring material gas such as an organometallic gas into a container, and wiring by a focused ion beam The insulating film on the upper side is processed to expose the lower wiring, and then the laser beam is locally irradiated by the energy beam organic CVD method, and a conductive film is deposited on the portion to make the connection between the wirings. Connection device. 진공용기, 액체금속 이온원등의 고휘도 이온원, 상기 이온원에서 발사된 이온빔을 미세한 스폿으로 집속하여 편향하기 위한 정전광학계등의 수단, IC를 탑재하여 이동하기 위한 테이블과 IC 표면으로 부터의 2차 전자(입자)를 검출하는 검출수단을 구비하고, 배선상의 절연막을 가공해서 하부의 배선을 노출시키는 이온빔 가공장치를 마련하고, 레이저 발진기, IC를 탑재하여 이동시키기 위한 테이블, 창을 통해서 용기내에 상기 레이저 발진기에서 나온 레이저빔을 집속해서 조사하는 광학계, 상기 용기내로 유기금속 가스등의 배선 재료 가스와 불활성가스등의 캐리어 가스를 도입하는 도입수단을 구비하고, 에너지빔 유기 CVD법에 의해 레이저를 IC의 국소부분에 조사하고, 그 부분에 도전막을 퇴적시켜서 배선 사이의 접속을 실행하는 CVD 장치를 마련한 것을 특징으로 하는 IC배선 접속장치.High-brightness ion sources such as vacuum vessels, liquid metal ion sources, means such as electrostatic optics for focusing and deflecting ion beams emitted from the ion sources into fine spots, and 2 from the table and IC surface for mounting and moving ICs. A detection means for detecting secondary electrons (particles), an ion beam processing apparatus for processing the insulating film on the wiring to expose the lower wiring, and a laser oscillator, a table for mounting and moving the IC, in the container through the window. An optical system for focusing and irradiating a laser beam emitted from the laser oscillator, and introducing means for introducing a wiring material gas such as an organometallic gas and a carrier gas such as an inert gas into the vessel. The CVD apparatus which irradiates a local part, deposits a conductive film in the part, and performs connection between wirings is provided. IC wiring connection device, characterized in that. 제2항에 있어서, 상기 CVD 장치에 있어서, 또 절연막을 형성하기 위해 상기 레이저 발진기와는 다른 레이저광을 출력하는 레이저 발진기와 절연막을 형성하기 위한 가스를 도입하는 도입수단과를 구비한 것을 특징으로 하는 IC배선의 접속장치.3. The CVD apparatus according to claim 2, further comprising a laser oscillator for outputting a laser beam different from the laser oscillator and an introduction means for introducing a gas for forming the insulating film in order to form an insulating film. IC wiring connection device. 진공용기, 액체금속 이온원등의 고휘도 이온원, 상기 이온원에서 발사된 이온빔을 미세한 스폿으로 집속하여 편향하기 위한 정전광학계등의 수단, IC를 탑재하여 이동시키기 위한 테이블과 IC 표면으로 부터의 2차 전자를 검출하는 검출수단을 구비하고, 배선상의 절연막을 가공해서 하부의 배선을 노출시키는 이온빔 가공장치를 마련하고, 상기 이온빔 가공장치로 가공된 IC의 구멍을 내면에 절연막을 형성하는 스퍼터장치를 마련하고, 레이저 발진기, IC를 탑재하여 이동시키기 위한 테이블, 창을 통해서 용기내에 상기 레이저 발진기에서 나온 레이저빔을 집광해서 조사하는 광학계, 상기 용기내로 유기금속 가스등의 배선 재료가스와 불활성가스등의 캐리어 가스를 도입하는 도입수단을 구비하고, 레이저 유기 CVD법에 의해 레이저를 IC의 국소부분에 조사하고, 그 부분에 도전막을 퇴적시켜서 배선 사이의 접속을 실행하는 CVD 장치를 마련한 것을 특징으로 하는 IC배선 접속장치.High-brightness ion sources such as vacuum vessels, liquid metal ion sources, means such as electrostatic optical systems for focusing and deflecting ion beams emitted from the ion sources into fine spots, and 2 from the table and IC surface for mounting and moving ICs. A sputtering apparatus comprising: a detection means for detecting difference electrons; an ion beam processing apparatus for processing an insulating film on a wiring to expose a lower wiring; A laser oscillator, an optical system for condensing and irradiating a laser beam from the laser oscillator through a table, a window for mounting and moving an IC, and a carrier gas such as an inert gas and a wiring material gas such as an organometallic gas into the vessel. And introducing means for introducing the laser into a local portion of the IC by the laser organic CVD method. IC wiring connection device according to claim four, and thereby the conductive film is deposited to the portion provided with a CVD apparatus for executing a connection between the wires. 절연막의 하부에 위치된 도체선을 갖는 IC디바이스상에서 도체선을 서로 접속하는 IC배선 접속장치에 있어서, 상기 절연막의 분리된 위치에 제1의 집속 에너지빔을 조사하는 것에 의해 접속할 도체선의 각각을 노출시키도록, 상기 도체선상에 형성된 절연막을 관통하는 구멍을 상기 절연막의 분리된 위치에 형성하는 구멍형성수단과 각각의 금속배선부를 형성하도록 상기 구멍의 각각에 금속을 퇴적하고, 상기 분리된 위치 사이에서 연장하는 절연막의 표면상에 금속배선을 마련하도록, 상기 절연막의 분리된 위치중의 한쪽의 구멍내의 금속배선부에서 상기 절연막의 분리된 위치의 다른쪽의 구멍내의 금속배선부로 연장하는 상기 절연막의 표면상에, 가스 금속 화합물의 분위기중에서 상기 분리된 위치 사이에서 연장하는 상기 절연막의 표면상 및 상기 구멍의 각각의 내부에 제2의 집속 에너지빔을 조사해서 가스 금속 화합물을 분해하는 것에 의해 금속배선을 퇴적시키는 금속 및 금속배선 퇴적수단을 포함하고, 이것에 의해 상기 금속배선부와 상기 금속배선에 의해 상기 도체선이 전기적으로 접속되는 IC배선 접속장치.An IC wiring connecting device that connects conductor lines to each other on an IC device having conductor lines positioned below the insulating film, wherein each of the conductor lines to be connected is exposed by irradiating a first focused energy beam to the separated position of the insulating film. In order to form a hole through the insulating film formed on the conductor line in the separated position of the insulating film and the metal is deposited in each of the holes to form the respective metal wiring, between the separated position The surface of the insulating film extending from the metal wiring part in one of the separated positions of the insulating film to the metal wiring part in the other hole of the separated position of the insulating film so as to provide a metal wiring on the surface of the insulating film which extends. On and on the surface of the insulating film extending between the separated positions in an atmosphere of a gas metal compound Metal and metal wiring deposition means for depositing metal wirings by irradiating a second focused energy beam inside each of the holes to decompose the gas metal compound, thereby providing the metal wirings with the metal wirings. And an IC wiring connecting device wherein the conductor wires are electrically connected to each other. 제5항에 있어서, 상기 구멍형성수단은 집속 이온빔을 상기 제1의 집속 에너지빔으로서 조사하는 수단을 포함하는 IC배선 접속장치.6. The IC wiring connecting device according to claim 5, wherein said hole forming means includes means for irradiating a focused ion beam as said first focused energy beam. 제5항에 있어서, 상기 금속 및 금속배선 퇴적수단은 접속 이온빔을 상기 제2의 집속 에너지빔으로서 조사하는 수단을 포함하는 IC배선 접속장치.6. The IC wiring connecting device according to claim 5, wherein said metal and metal wiring deposition means comprises means for irradiating a connecting ion beam as said second focused energy beam. 제5항에 있어서, 상기 금속 및 금속배선 퇴적수단은 집속 레이저빔을 상기 제2의 집속 에너지빔으로서 조사하는 수단을 포함하는 IC배선 접속장치.6. The IC wiring connecting device according to claim 5, wherein said metal and metal wiring deposition means includes means for irradiating a focused laser beam as said second focused energy beam. 제5항에 있어서, 상기 금속 및 금속배선 퇴적수단은 상기 제2의 집속 에너지빔에 의해 조사되는 한정된 부분으로 가스 금속 화합물을 내뿜는 노즐수단을 마련하는 IC배선 접속장치.6. The IC wiring connecting device according to claim 5, wherein said metal and metal wiring deposition means provides nozzle means for blowing a gas metal compound to a limited portion irradiated by said second focused energy beam. 제5항에 있어서, 가스 비금속 화합물을 포함하는 분위기중에서 적어도 상기 금속배선상에 제4의 집속 에너지빔을 조사해서 가스 비금속 화합물을 분해하는 것에 의해 상기 금속배선상에 또 하나의 절연막을 형성하는 절연막 형성수단을 또 포함하는 IC배선 접속장치.The insulating film according to claim 5, wherein another insulating film is formed on said metal wiring by decomposing a gas nonmetallic compound by irradiating a fourth focused energy beam on at least said metal wiring in an atmosphere containing a gas nonmetallic compound. An IC wiring connecting device further comprising forming means. 제10항에 있어서, 상기 절연막 형성수단은 집속 이온빔을 상기 제4의 집속 에너지빔으로서 조사하는 수단을 포함하는 IC배선 접속장치.The IC wiring connecting device according to claim 10, wherein said insulating film forming means includes means for irradiating a focused ion beam as said fourth focused energy beam. 제10항에 있어서, 상기 절연막 형성수단은 집속 레이저빔을 상기 제4의 집속 에너지빔으로서 조사하는 수단을 포함하는 IC배선 접속장치.11. The IC wiring connecting device according to claim 10, wherein said insulating film forming means includes means for irradiating a focused laser beam as said fourth focused energy beam. IC디바이스상에서 도체선을 서로 접속하는 IC배선 접속장치에 있어서, 진공용기내에 형성된 시료실, 상기 시료실내에 배치되어 그 위에 상기 IC디바이스를 탑재하는 테이블, 상기 시료실과 대향하도록 상기 진공용기내에 배치되어 액체금속 이온원으로서 마련되는 고휘도 이온원, 상기 이온원에서 이온빔을 추출하는 추출수단, 상기 시료실내의 상기 IC디바이스의 적어도 표면상으로 가스를 도입하는 도입수단과 상기 도입수단에 의해 도입된 가스 금속 화합물의 분위기중에서 상기 이온빔을 조사해서 가스 금속 화합물을 분해하는 것에 의해 분리된 위치 사이에서 연장하는 상기 절연막의 적어도 표면상에 금속배선을 퇴적하도록 상기 이온빔을 출력, 스폿직경 및 스폿의 조사방향을 제어하고, 상기 IC디바이스의 표면상으로의 상기 이온빔의 조사시에 상기 IC디바이스를 시각적으로 관찰하는 주사이온 현미경장치를 구비하는 제어수단을 포함하는 IC배선 접속장치.An IC wiring connecting device for connecting conductor wires to each other on an IC device, comprising: a sample chamber formed in a vacuum chamber, a table disposed in the sample chamber to mount the IC device thereon, and disposed in the vacuum chamber so as to face the sample chamber. A high-brightness ion source provided as a liquid metal ion source, extraction means for extracting an ion beam from the ion source, introduction means for introducing gas onto at least a surface of the IC device in the sample chamber, and gas metal introduced by the introduction means Outputting the ion beam so as to deposit metal wiring on at least a surface of the insulating film extending between the separated positions by irradiating the ion beam in a compound atmosphere to decompose the gas metal compound, controlling the spot diameter and the spot irradiation direction And irradiating the ion beam onto the surface of the IC device. IC wiring-connecting device comprising a control means including a scanning ion microscope apparatus for visual observation by an IC-based devices. 제13항에 있어서, 상기 도입수단은 상기 이온빔에 의해 조사되는 한정된 부분으로 상기 가스 금속 화합물을 도입하는 노즐수단을 마련하는 IC배선 접속장치.The IC wiring connecting device according to claim 13, wherein said introducing means provides nozzle means for introducing said gas metal compound to a limited portion irradiated by said ion beam. 제13항에 있어서, 상기 제어수단은 상기 절연막의 분리된 위치에 상기 이온빔을 조사하는 것에 의해 접속할 상기 도체선의 각각을 노출하도록, 상기 도체선상에 형성된 절연막을 관통하는 구멍을 상기 절연막의 분리된 위치에 형성하는 구멍형성수단을 포함하는 IC배선 접속장치.The separated position of the insulating film according to claim 13, wherein the control means passes through a hole formed through the insulating film formed on the conductor line so as to expose each of the conductor lines to be connected by irradiating the ion beam to the separated position of the insulating film. An IC wiring connecting device comprising a hole forming means formed in the. 제13항에 있어서, 상기 제어수단은 상기 도입수단에 의해 도입된 가스 비금속 화합물을 포함하는 분위기중에서 적어도 상기 금속배선상에 상기 이온빔을 조사해서 가스 비금속 화합물을 분해하는 것에 의해 상기 금속배선상에 또 하나의 절연막을 형성하는 절연막 형성수단을 포함하는 IC배선 접속장치.The method of claim 13, wherein the control means is further provided on the metal wiring by decomposing the gas nonmetallic compound by irradiating the ion beam onto at least the metal wiring in an atmosphere containing the gas nonmetallic compound introduced by the introducing means. And an insulating film forming means for forming one insulating film. 제16항에 있어서, 상기 도입수단은 상기 이온빔에 의해 조사되는 한정된 부분으로 상기 가스 금속 화합물을 도입하는 노즐수단을 마련하는 IC배선 접속장치.17. The IC wiring connecting device according to claim 16, wherein said introducing means provides nozzle means for introducing said gas metal compound to a limited portion irradiated by said ion beam. 제13항에 있어서, 상기 제어수단은 상기 테이블을 주사하는 수단을 포함하는 IC배선 접속장치.The IC wiring connecting device according to claim 13, wherein said control means includes means for scanning said table. IC디바이스상에 금속 박막을 퇴적하는 금속박막 가공장치에 있어서, 진공용기내에 형성된 시료실, 상기 시료실내에 배치되어 그 위에 상기 IC디바이스를 탑재하는 테이블, 상기 시료실과 대향하도록 상기 진공용기내에 배치되어 액체금속 이온원으로서 마련되는 고휘도 이온원, 상기 이온원에서 이온빔을 추출하는 추출수단, 상기 시료실내의 상기 IC디바이스의 적어도 표면상으로 가스를 도입하는 도입수단과 상기 도입수단에 의해 도입된 가스 금속 화합물의 분위기중에서 상기 이온빔을 조사해서 가스 금속 화합물을 분해하는 것에 의해 상기 IC디바이스의 적어도 표면상에 상기 금속박막을 퇴적하도록, 상기 이온빔을 출력, 스폿직경 및 스폿의 조사방향을 제어하고, 상기 IC디바이스의 표면상으로의 상기 이온빔을 조사시에 상기 IC디바이스를 시각적으로 관찰하는 주사이온 현미경장치를 구비하는 제어수단을 포함하는 금속박막 가공장치.A metal thin film processing apparatus for depositing a metal thin film on an IC device, comprising: a sample chamber formed in a vacuum chamber, a table disposed in the sample chamber to mount the IC device thereon, and disposed in the vacuum vessel so as to face the sample chamber. A high-brightness ion source provided as a liquid metal ion source, extraction means for extracting an ion beam from the ion source, introduction means for introducing gas onto at least a surface of the IC device in the sample chamber, and gas metal introduced by the introduction means Outputting the ion beam, controlling the spot diameter and the spot irradiation direction to deposit the metal thin film on at least the surface of the IC device by irradiating the ion beam in the atmosphere of the compound to decompose the gas metal compound; View the IC device when irradiating the ion beam onto the surface of the device A metal thin film processing apparatus comprising control means having a scanning ion microscope apparatus for observing a. 제19항에 있어서, 상기 도입수단은 상기 이온빔에 의해 조사되는 한정된 부분으로 상기 가스 금속 화합물을 도입하는 노즐수단을 마련하는 금속박막 가공장치.The metal thin film processing apparatus according to claim 19, wherein the introduction means provides nozzle means for introducing the gas metal compound into a limited portion irradiated by the ion beam. 제19항에 있어서, 상기 제어수단은 상기 이온빔을 조사하는 것에 의해 상기 IC디바이스의 표면상에 구멍을 형성하는 구멍형성수단을 포함하는 금속박막 가공장치.20. The apparatus according to claim 19, wherein said control means includes hole forming means for forming a hole on the surface of said IC device by irradiating said ion beam. 제19항에 있어서, 상기 제어수단은 상기 도입수단에 의해 도입된 가스 비금속 화합물을 포함하는 분위기중에서 적어도 금속박막상에 상기 이온빔을 조사해서 가스 비금속 화합물을 분해하는 것에 의해 상기 금속박막상에 또 하나의 절연막을 형성하는 절연막 형성수단을 포함하는 금속박막 가공장치.20. The insulating film according to claim 19, wherein said control means irradiates said ion beam onto at least a metal thin film in an atmosphere containing a gas nonmetallic compound introduced by said introducing means to decompose the gas nonmetallic compound. Metal film processing apparatus comprising an insulating film forming means for forming a. 제22항에 있어서, 상기 도입수단은 상기 이온빔에 의해 조사되는 한정된 부분으로 상기 가스 비금속 화합물을 도입하는 노즐수단을 마련하는 금속박막 가공장치.23. The metal thin film processing apparatus according to claim 22, wherein said introduction means provides nozzle means for introducing said gas nonmetallic compound into a limited portion irradiated by said ion beam. 제19항에 있어서, 상기 제어수단은 상기 테이블을 위치결정하는 수단을 포함하는 금속박막 가공장치.20. The apparatus according to claim 19, wherein said control means comprises means for positioning said table. 절연막의 하부에 위치된 도체선을 갖는 IC디바이스상에서 도체선을 서로 접속하는 IC배선 접속장치에 있어서, 시료실, 상기 시료실내에 배치되어 그 위에 상기 IC디바이스를 탑재하는 테이블수단, 상기 시료실내에 배치된 상기 IC디바이스의 절연막의 분리된 위치에 집속 이온빔을 조사하는 것에 의해 상호 접속할 도체선의 각각을 노출하도록, 상기 도체선상에 형성된 절연막을 관통하는 구멍을 상기 절연막의 분리된 위치에 형성하는 이온빔 조사수단과 각각의 금속배선부를 형성하도록 상기 구멍의 각각에 금속을 퇴적하고, 분리된 위치 사이에서 연장하는 절연막의 표면상에 금속배선을 마련하도록 상기 절연막의 분리된 위치중의 한쪽이 구멍내의 금속배선부에서 상기 절연막의 분리된 위치중의 다른쪽의 구멍내의 금속배선부로 연장하는 절연막의 표면상에, 가스 금속 화합물이 분위기중에서 상기 분리된 위치 사이에서 연장하는 절연막의 표면상 및 상기 구멍의 각각의 내부에 집속 레이저빔을 조사해서 가스 금속 화합물을 분해하는 것에 의해 금속배선을 퇴적하고, 이것에 의해 상기 금속배선부와 상기 금속배선에 의해 상기 도체선을 전기적으로 접속하는 레이저빔 CVD 수단과 상기 이온빔 조사수단과 레이저빔 CVD 수단 사이에 대기에 접촉시키는 일없이 상기 시료실의 분위기를 유지하는 상태에서 상기 IC디바이스를 이송하는 이송수단을 포함하는 IC배선 접속장치.An IC wiring connecting device for connecting conductor lines to each other on an IC device having a conductor line positioned under the insulating film, comprising: a sample chamber, table means arranged in the sample chamber, and mounting the IC device thereon; Ion beam irradiation for forming a hole in the separated position of the insulating film through the insulating film formed on the conductor line so as to expose each of the conductor lines to be interconnected by irradiating a focused ion beam to the separated position of the insulating film of the IC device disposed. A metal is deposited in each of the holes to form a means and a respective metal wiring portion, and one of the separated positions of the insulating film is provided in the hole to provide metal wiring on the surface of the insulating film extending between the separated positions. Section of the insulating film extending to the metal wiring section in the other hole in the separated position of the insulating film. On the surface, a metal wiring is deposited by decomposing the gas metal compound by irradiating a focused laser beam on the inside of each of the holes and on the surface of the insulating film where the gas metal compound extends between the separated positions in the atmosphere, This maintains the atmosphere of the sample chamber without contacting the atmosphere between the laser wiring CVD means and the ion beam irradiation means and the laser beam CVD means, which electrically connect the conductor wires by the metal wiring portion and the metal wiring. IC wiring connection device comprising a transfer means for transferring the IC device in the state. 제25항에 있어서, 상기 시료실은 상기 레이저빔 CVD 수단과 상기 이온빔 조사수단 사이에 게이트에 의해 분리된 IC배선 접속장치.An IC wiring connecting device according to claim 25, wherein said sample chamber is separated by a gate between said laser beam CVD means and said ion beam irradiation means. 제25항에 있어서, 상기 레이저 CVD 수단은 상기 가스 비금속 화합물을 포함하는 분위기중에서 적어도 금속배선상에 상기 집속 레이저빔을 조사해서 가스 비금속 화합물을 분해하는 것에 의해 상기 금속배선상에 또하나의 절연막을 형성하는 절연막 형성수단을 포함하는 IC배선 접속장치.26. The method of claim 25, wherein the laser CVD means irradiates the focused laser beam onto at least the metal wiring in an atmosphere containing the gas nonmetallic compound to decompose the gas nonmetallic compound to decompose another insulating film on the metal wiring. An IC wiring connecting device comprising insulating film forming means for forming. 절연막의 하부에 위치된 도체선을 가지며, 상기 도체선을 서로 접속하는 IC디바이스의 IC배선 접속방법에 있어서, 상호 접속할 상기 도체선의 각각을 상기 절연막의 분리된 위치에 제1의 집속 에너지빔을 조사하는 것에 의해 노출하도록, 상기 도체선상에 형성된 절연막을 관통하는 구멍을 상기 절연막의 분리된 위치에 형성하는 공정, 각각의 금속배선부를 형성하도록, 가스 금속 화합물 분위기중에서 상기 구멍의 각각의 내부에 제2의 집속 에너지빔을 조사해서 가스 금속 화합물을 분해하는 것에 의해 상기 구멍의 각각에 금속을 퇴적시키는 공정과 상기 분리된 위치 사이에서 연장하는 절연막의 표면상에 상기 금속배선을 마련하도록, 상기 절연막의 분리된 위치중의 다른쪽의 구멍내의 금속배선부로 연장하는 절연막의 표면상에, 제3의 집속 에너지빔을 조사해서 가스 금속 화합물을 분해하는 것에 의해 금속배선을 퇴적시키는 공정을 포함하고, 이것에 의해 상기 금속배선부와 상기 금속배선에 의해 도체선이 전기적으로 접속되는 IC배선 접속방법.In the IC wiring connection method of an IC device having a conductor line located below the insulating film and connecting the conductor lines to each other, each of the conductor lines to be interconnected is irradiated with a first focused energy beam at a separated position of the insulating film. Forming a hole through the insulating film formed on the conductor line at a separated position of the insulating film so as to be exposed, and forming a second metal wiring portion in the gas metal compound atmosphere to form a second inside of the hole. Separating the insulating film so as to provide the metal wiring on the surface of the insulating film extending between the separated position and the process of depositing metal in each of the holes by irradiating a focused energy beam of A third focused energy on the surface of the insulating film extending to the metal wiring portion in the other hole in the positioned position The method includes a step of depositing a metal wiring by the decomposition gas and the metal compound, whereby IC wiring conductive lines are electrically connected by the metal wiring and the metal wiring connected irradiated. 제28항에 있어서, 상기 구멍은 상기 IC디바이스의 표면에서 내부를 향해서 가늘어지는 테이퍼형상 구멍인 IC배선 접속방법.29. The IC wiring connecting method according to claim 28, wherein said hole is a tapered hole tapering inward from the surface of said IC device. 제29항에 있어서, 상기 구멍은 집속 이온빔을 제1의 집속 에너지빔으로서 사용해서 테이퍼형상 구멍으로 형성되고, 상기 구멍을 형성하도록 집속 이온빔을 스위프하고, 상기 집속 이온빔의 스위핑 폭은 아래쪽으로 감에 따라 가늘어지는 테이퍼형상 구멍을 형성하도록 변화되는 IC배선 접속방법.The method of claim 29, wherein the hole is formed into a tapered hole using the focused ion beam as the first focused energy beam, and sweeps the focused ion beam to form the hole, and the sweeping width of the focused ion beam is downward. The IC wiring connection method is changed so as to form a tapered hole that is tapered along. 제28항에 있어서, 상기 금속배선 및 금속배선부는 집속 에너지빔 유기 CVD법에 의해 퇴적되는 IC배선 접속방법.The IC wiring connecting method according to claim 28, wherein the metal wiring and the metal wiring portion are deposited by a focused energy beam organic CVD method. 제31항에 있어서, 상기 제2 및 제3의 집속 에너지빔은 집속 레이저빔이고, 상기 금속배선부와 금속배선을 퇴적하는 상기 집속 에너지빔 유기 CVD법은 레이저빔 유기 CVD법인 IC배선 접속방법.32. The IC wiring connecting method according to claim 31, wherein the second and third focused energy beams are focused laser beams, and the focused energy beam organic CVD method for depositing the metal wiring portion and the metal wiring is a laser beam organic CVD method. 제31항에 있어서, 상기 제2 및 제3의 집속 에너지빔은 집속 전자빔이고, 상기 금속배선부와 금속배선을 퇴적하는 상기 집속 에너지빔 유기 CVD법은 전자빔 유기 CVD법인 IC배선 접속방법.32. The IC wiring connection method according to claim 31, wherein the second and third focused energy beams are focused electron beams, and the focused energy beam organic CVD method for depositing the metal wiring portion and the metal wiring is electron beam organic CVD. 제28항에 있어서, 상기 제3의 집속 에너지빔과 IC디바이스는 분리된 위치 사이에서 연장하는 절연막의 표면상에 금속배선을 퇴적하도록 서로 상관이동하는 IC배선 접속방법.29. The IC wiring connecting method according to claim 28, wherein said third focused energy beam and said IC device are correlated with each other to deposit metal wiring on a surface of an insulating film extending between separated positions. 제28항에 있어서, 상기 제1의 집속 에너지빔은 집속 이온빔인 IC배선 접속방법.29. The IC wiring connecting method according to claim 28, wherein said first focused energy beam is a focused ion beam. 제35항에 있어서, 상기 제2의 집속 에너지빔은 레이저빔인 IC배선 접속방법.36. The method of claim 35 wherein the second focused energy beam is a laser beam. 제28항에 있어서, 상기 금속배선부와 금속배선을 퇴적하는 공정후, 가스 비금속 화합물을 포함하는 분위기중에서 상기 금속배선상에 제4의 집속 에너지빔을 조사해서 가스 비금속 화합물을 분해하는 것에 의해 상기 금속배선상에 또 하나의 절연막을 형성하는 공정을 또 포함하는 IC배선 접속방법.29. The method of claim 28, wherein after the step of depositing the metal wiring portion and the metal wiring, the gas nonmetallic compound is decomposed by irradiating a fourth focused energy beam onto the metal wiring in an atmosphere containing a gas nonmetallic compound. An IC wiring connection method further comprising the step of forming another insulating film on the metal wiring. 제37항에 있어서, 상기 제4의 집속 에너지빔과 IC디바이스는 상기 또 하나의 절연막을 형성하는 공정시에 서로 상관이동되는 IC배선 접속방법.38. The IC wiring connecting method according to claim 37, wherein said fourth focused energy beam and said IC device are correlated with each other during the process of forming said another insulating film. 제37항에 있어서, 상기 또 하나의 절연막은 SiO2막인 IC배선 접속방법.38. The method of claim 37 wherein the another insulating film is a SiO 2 film. 제28항에 있어서, 상기 에너지빔은 제1의 집속 이온빔인 IC배선 접속방법.The IC wiring connecting method according to claim 28, wherein said energy beam is a first focused ion beam. 제28항에 있어서, 상기 가스 금속 화합물은 가스 유기금속 화합물인 IC배선 접속방법.29. The IC wiring connection method according to claim 28, wherein said gas metal compound is a gas organometallic compound. 제41항에 있어서, 상기 가스 유기금속 화합물은 메탈 알킬, 메탈 카르보닐과 메탈 알콕시드로 구성된 군에서 선택된 가스재료인 IC배선 접속방법.42. The method of claim 41 wherein the gas organometallic compound is a gas material selected from the group consisting of metal alkyls, metal carbonyls, and metal alkoxides. 제28항에 있어서, 상기 가스 금속 화합물은 가스 금속 할로겐 화합물인 IC배선 접속방법.The IC wiring connecting method according to claim 28, wherein the gas metal compound is a gas metal halogen compound. 제28항에 기재된 방법에 의해 구성된 IC디바이스.An IC device constructed by the method of claim 28. 다층 도체선을 가지며, 상부 도체선상의 절연막으로 층간절연막을 샌드위치하는 상하부 도체선을 구비하는 다층 IC디바이스의 IC배선 접속방법에 있어서, 구멍을 형성하는 표면을 노출하도록, 제1의 집속 에너지빔을 조사하는 것에 의해 상기 상부 절연막과 상부 도체선에서 상기 하부 도체선상의 층간절연막까지 관통하는 구멍을 형성하는 공정, 절연재료를 퇴적하는 것에 의해 상기 구멍을 형성하는 표면상에 절연층을 형성하는 공정과 상기 하부 도체선을 노출하도록, 상기 구멍을 제2의 집속 에너지빔으로 조사하는 것에 의해 층절연막을 가공하는 공정과 상기 하부 도체선의 노출된 일부와 접촉해서 금속배선부를 형성하도록, 가스 금속 화합물의 분위기중에서 상기 구멍을 제3의 집속 에너지빔으로 조사하여 가스 금속 화합물을 분해하는 것에 의해 상기 구멍에 금속을 퇴적시키는 공정을 포함하고, 상기 표면은 상기 상부 도체선의 노출된 부분을 포함하고, 상기 절연층은 상기 상부 도체선의 상기 노출된 부분을 덮는 IC배선 접속방법.In an IC wiring connecting method of a multilayer IC device having a multilayer conductor line and having upper and lower conductor lines sandwiching an interlayer insulating film with an insulating film on an upper conductor line, the first focused energy beam is exposed so as to expose a surface forming a hole. Forming a hole that penetrates from the upper insulating film and the upper conductor line to the interlayer insulating film on the lower conductor line by irradiating; and forming an insulating layer on a surface forming the hole by depositing an insulating material; An atmosphere of a gaseous metal compound so as to form a metal wiring portion in contact with an exposed portion of the lower conductor line by processing the layer insulating film by irradiating the hole with a second focused energy beam so as to expose the lower conductor line. Irradiating the hole with a third focused energy beam to decompose the gas metal compound. And a step of depositing a metal into the hole, the surface of the insulating layer, and includes the exposed portion of the upper conductive line IC is wire connecting method for covering the exposed portion of the upper conductive line. 제45항에 있어서, 상기 절연층은 상기 구멍내의 상기 노출된 상부 도체선을 덮도록 형성되고, 이것에 의해 상기 절연층의 표면상에 퇴적된 상기 금속배선부가 상기 도체선과 전기적 접촉을 일으키지 않는 IC배선 접속방법.46. The IC of claim 45, wherein the insulating layer is formed so as to cover the exposed upper conductor line in the hole, whereby the metallization deposited on the surface of the insulating layer does not make electrical contact with the conductor line. Wiring connection method. 제45항에 있어서, 상기 금속배선부는 집속 이온빔 유기 CVD법에 의해 퇴적되는 IC배선 접속방법.46. The IC wiring connecting method according to claim 45, wherein the metal wiring portion is deposited by a focused ion beam organic CVD method. 제47에 있어서, 상기 제3의 집속 에너지빔은 집속 레이저빔이고, 상기 금속배선부를 퇴적하는 상기 집속 에너지빔 유기 CVD법은 레이저빔 유기 CVD법인 IC배선 접속방법.48. The IC wiring connecting method according to claim 47, wherein said third focused energy beam is a focused laser beam, and said focused energy beam organic CVD method for depositing said metal wiring portion is a laser beam organic CVD method. 제47에 있어서, 상기 제3의 집속 에너지빔은 집속 이온빔이고, 상기 금속배선부를 퇴적하는 상기 집속 에너지빔 유기 CVD법은 이온빔 유기 CVD법인 IC배선 접속방법.48. The IC wiring connecting method according to claim 47, wherein said third focused energy beam is a focused ion beam, and said focused energy beam organic CVD method for depositing said metal wiring portion is an ion beam organic CVD method. 제47에 있어서, 상기 제3의 집속 에너지빔은 집속 전자빔이고, 상기 금속배선부를 퇴적하는 상기 집속 에너지빔 유기 CVD법은 전자빔 유기 CVD법인 IC배선 접속방법.48. The IC wiring connecting method according to claim 47, wherein said third focused energy beam is a focused electron beam, and said focused energy beam organic CVD method for depositing said metal wiring portion is an electron beam organic CVD method. 제47에 있어서, 상기 제2의 집속 에너지빔은 집속 이온빔이고, 상기 절연층은 이온빔 유기 CVD법에 의해 퇴적하는 IC배선 접속방법.48. The IC wiring connection method according to claim 47, wherein said second focused energy beam is a focused ion beam and said insulating layer is deposited by ion beam organic CVD. 제45에 있어서, 상기 제1의 집속 에너지빔은 집속 이온빔인 IC배선 접속방법.46. The IC wiring connecting method according to claim 45, wherein said first focused energy beam is a focused ion beam. 제52에 있어서, 상기 제2의 집속 에너지빔은 집속 레이저빔이고, 상기 절연층은 레이저빔 유기 CVD법에 의해 형성되는 IC배선 접속방법.53. The IC wiring connecting method according to claim 52, wherein said second focused energy beam is a focused laser beam and said insulating layer is formed by a laser beam organic CVD method. 제45에 있어서, 상기 가스 금속 화합물은 가스 유기금속 화합물인 IC배선 접속방법.The IC wiring connection method according to claim 45, wherein the gas metal compound is a gas organometallic compound. 제54에 있어서, 상기 가스 유기금속 화합물은 메탈 알킬, 메탈 카르보닐과 메탈 알콕시드로 구성된 군에서 선택된 가스재료인 IC배선 접속방법.55. The method of claim 54 wherein the gas organometallic compound is a gas material selected from the group consisting of metal alkyls, metal carbonyls, and metal alkoxides. 제45에 있어서, 상기 가스 금속 화합물은 가스 금속 할로겐화합물인 IC배선 접속방법.46. The IC wiring connecting method according to claim 45, wherein the gas metal compound is a gas metal halogen compound. 특허청구의 범위 제46항에 기재된 방법에 의해 구성된 IC디바이스.An IC device constituted by the method according to claim 46. 다층 도체선을 가지며, 상부 도체선상의 절연막으로 층간절연막을 샌드위치하는 상하부 도체선을 구비하는 다층 IC디바이스의 IC배선 접속방법에 있어서, 구멍을 형성하는 표면을 노출하도록, 일부분에 제1의 집속 에너지 빔을 조사하는 것에 의해 상기 상부 절연막과 상부 도체선에서 상기 하부 도체선상의 층간절연막까지 관통하는 구멍을 형성하는 공정, 상기 구멍을 형성하는 적어도 표면상에 절연층을 형성하는 공정, 상기 하부 도체선의 일부를 노출하도록, 상기 구멍을 제2의 집속 에너지빔으로 조사하는 것에 의해 상기 층간절연막을 가공하는 공정과 에너지 빔 유기 CVD법에 의해 상기 하부 도체선의 노출된 부분과 접촉해서 금속배선부를 형성하도록, 상기 금속배선부의 금속을 퇴적하기 위해서 조사에 의해 분해되는 가스 금속 화합물을 분위기중에서 상기 구멍을 제3의 집속 에너지빔으로 조사하는 것에 의해 상기 구멍에 금속을 퇴적시키는 공정을 포함하고, 상기 표면은 상기 상부 도체선의 노출된 부분을 포함하며, 상기 절연층은 상기 상부 도체선의 노출된 부분을 덮는 IC배선 접속방법.In an IC wiring connection method of a multilayer IC device having a multilayer conductor wire and having upper and lower conductor wires sandwiching an interlayer insulating film with an insulating film on an upper conductor wire, the first focusing energy is partially formed so as to expose a surface forming a hole. Irradiating a beam to form a hole penetrating from the upper insulating film and the upper conductor line to the interlayer insulating film on the lower conductor line; forming an insulating layer on at least a surface forming the hole; To process the interlayer insulating film by irradiating the hole with a second focused energy beam so as to expose a part thereof, and to form a metal wiring portion in contact with the exposed portion of the lower conductor line by energy beam organic CVD; Atmosphere of gaseous metal compound decomposed by irradiation to deposit metal in the metal wiring part Depositing a metal in said hole by irradiating said hole with a third focused energy beam, wherein said surface comprises an exposed portion of said upper conductor line, said insulating layer exposing said upper conductor line. IC wiring connection method covering the part that has been cut off. 제58항에 있어서, 상기 IC디바이스는 패드 또는 범프 도체층을 포함하고, 상기 절연층을 퇴적하는 공정에 있어서, 상기 패드 또는 범프 도체층은 상기 절연층으로 덮여지며, 또 상기 패드 또는 범프 도체층을 노출하도록 상기 절연층을 에칭하는 공정을 포함하는 IC배선 접속방법.59. The method of claim 58, wherein the IC device comprises a pad or bump conductor layer, and in the step of depositing the insulating layer, the pad or bump conductor layer is covered with the insulating layer, and the pad or bump conductor layer IC connecting method comprising the step of etching the insulating layer so as to expose. 제58항에 있어서, 상기 가스 금속 화합물은 가스 유기금속 화합물인 IC배선 접속방법.59. The method of claim 58 wherein the gas metal compound is a gas organometallic compound. 60항에 있어서, 상기 가스 유기금속 화합물은 메탈 알킬, 메탈 카르보닐과 메탈 알콕시드로 구성되는 군에서 선택된 가스재료인 IC배선 접속방법.61. The method of claim 60 wherein the gas organometallic compound is a gas material selected from the group consisting of metal alkyls, metal carbonyls and metal alkoxides. 제58항에 있어서, 상기 CVD법은 이온 유기 CVD법인 IC배선 접속방법.59. The IC wiring connection method according to claim 58, wherein the CVD method is an ion organic CVD method. 제58항에 있어서, 상기 CVD법은 이온 유기 CVD법인 IC배선 접속방법.59. The IC wiring connection method according to claim 58, wherein the CVD method is an ion organic CVD method. 제58항에 있어서, 상기 제1의 집속 에너지빔은 집속 이온빔인 IC배선 접속방법.60. The method of claim 58, wherein the first focused energy beam is a focused ion beam. 제64항에 있어서, 상기 절연층은 스퍼터링법에 의해 상기 상부 절연층의 상면과 상기 구멍의 표면상에 형성되는 IC배선 접속방법.The IC wiring connecting method according to claim 64, wherein the insulating layer is formed on the upper surface of the upper insulating layer and the surface of the hole by sputtering. 제64항에 있어서, 상기 금속배선부를 퇴적하는 상기 에너지빔 유기 CVD법은 레이저빔 유기 CVD법인 IC배선 접속방법.65. The IC wiring connecting method according to claim 64, wherein the energy beam organic CVD method for depositing the metal wiring part is a laser beam organic CVD method. 제64항에 있어서, 상기 절연층은 CVD법에 의해 적어도 상기 구멍의 표면상에 형성되는 IC배선 접속방법.65. The IC wiring connecting method according to claim 64, wherein said insulating layer is formed on at least the surface of said hole by CVD. 제67항에 있어서, 상기 금속배선부를 퇴적하는 상기 에너지빔은 유기 CVD법은 레이저 빔 유기 CVD법인 IC배선 접속방법.68. The IC wiring connecting method according to claim 67, wherein said energy beam for depositing said metal wiring portion is an organic CVD method being a laser beam organic CVD method. 제58항에 있어서, 상기 가스 금속 화합물은 가스 금속 할로겐화합물인 IC배선 접속방법.60. The IC wiring connecting method according to claim 58, wherein the gas metal compound is a gas metal halogen compound. 특허청구의 범위 제58항에 기재된 방법에 의해 구성된 IC디바이스.An IC device constructed by the method according to claim 58. 기판, 상기 기판상에 형성된 절연막, 상기 절연막상에 위치되고, 상기 기판상에 여러개의 다른 레벨로 각각 형성되며, 또한 상기 여러개의 다른 레벨의 인접하는 레벨의 도체선에 의해 층간절연층을 샌드위치하는 여러개의 도체선, 완성된 다층 IC디바이스 구조를 마련하도록, 상기 여러개의 도체선을 덮는 보호막, 상기 다층 IC디바이스 구조의 여러개의 도체선을 노출하도록, 상기 완성된 다층 IC디바이스 구조의 상기 보호막을 관통하는 적어도 1쌍의 제1 및 제2의 구멍, 상기 보호막을 관통하는 상기 적어도 1쌍의 제1 및 제2의 구멍의 제1 및 제2의 구멍내에 각각 마련된 제1 및 제2의 부가적인 금속배선부와 분리된 위치사이에서 연장하며, 또한 상기 보호막의 표면상에 마련된 부가적인 금속배선을 포함하고, 상기 적어도 1쌍의 제1 및 제2의 구멍은 분리된 위치에 마련되며 또한 상기 보호막상에 집속 에너지빔을 조사하는 것에 의해 형성되고, 상기 제1 및 제2의 부가적인 금속배선부는 상기 다층 IC디바이스 구조의 바라는 도체선이 상기 부가적인 금속배선부에 전기적으로 접속되도록, 금속과 탄소를 포함하는 금속부이고, 상기 부가적인 금속배선은 금속과 탄소를 포함하는 금속배선이고, 상기 부가적인 금속배선은 상기 부가적인 금속배선부가 상기 부가적인 금속배선에 의해 서로 전기적으로 접속되도록, 소정의 폭을 가지며 또한 소정의 경로를 따라서 연장하는 다층 IC디바이스.A substrate, an insulating film formed on the substrate, positioned on the insulating film, each formed at several different levels on the substrate, and sandwiching the interlayer insulating layer by conductor lines of adjacent levels of the several different levels. Pass through the passivation layer of the completed multi-layer IC device structure to expose a plurality of conductor lines, a passivation film covering the plurality of conductor lines, and to expose a plurality of conductor lines of the multi-layer IC device structure so as to provide a plurality of conductor lines, a completed multi-layer IC device structure. At least one pair of first and second holes, first and second additional metals provided respectively in the first and second holes of the at least one pair of first and second holes penetrating the protective film. An additional metallization extending between the wiring portion and the separated position and further provided on the surface of the protective film, wherein the at least one pair of first and second holes are separated And are formed by irradiating a focused energy beam onto the passivation layer, wherein the first and second additional metal wiring portions are provided with the desired conductor wires of the multilayer IC device structure. A metal part comprising metal and carbon, wherein the additional metal wire is a metal wire including metal and carbon, and the additional metal wire is connected to each other by the additional metal wire. A multi-layer IC device having a predetermined width and extending along a predetermined path so as to be electrically connected. 제71항에 있어서, 상기 금속부와 상기 금속배선의 금속은 W와 Mo로 구성되는 군에서 선택되는 다층 IC디바이스.72. The multi-layer IC device of claim 71 wherein the metal of the metal portion and the metallization is selected from the group consisting of W and Mo. 제71항에 있어서, 상기 여러개의 도체선의 표면에는 홈이 마련되어 있고, 상기 적어도 1쌍의 제1 및 제2의 구멍은 상기 제1 및 제2의 부가적인 금속배선부의 각각의 하나와 상기 여러개의 도체선의 각각의 하나 사이에서 전기적 접촉을 얻도록, 상기 홈의 바닥면을 노출하는 다층 IC디바이스.72. The apparatus of claim 71, wherein a surface of the plurality of conductor wires is provided with grooves, and the at least one pair of first and second holes are each one of the first and second additional metal interconnections and the plurality of holes. A multi-layer IC device exposing the bottom surface of the groove so as to obtain electrical contact between each one of the conductor lines. 제71항에 있어서, 상기 보호막을 관통하는 구멍은 최대칫수가 0.5㎛인 열림구멍을 각각 갖는 다층 IC디바이스.72. The multilayer IC device according to claim 71, wherein the holes penetrating the protective film each have opening holes having a maximum dimension of 0.5 mu m. 제71항에 있어서, 적어도 상기 금속배선을 부분적으로 덮는 피복 절연막을 또 포함하는 다층 IC디바이스.72. The multi-layer IC device of claim 71, further comprising a coating insulating film partially covering at least the metal wiring. 제71항에 있어서, 상기 보호막을 관통하는 구멍은 아래쪽으로 감에 따라 가늘어지는 테이퍼형상인 다층 IC디바이스.The multilayer IC device according to claim 71, wherein the hole penetrating the protective film is tapered in tapering downward. 제71항에 있어서, 상기 제1 및 제2의 부가적인 금속배선부와 상기 부가적인 금속배선은 메탈 카르보닐 화합물을 퇴적하는 것에 의해 형성된 탄소를 포함하는 다층 IC디바이스.72. The multilayer IC device of claim 71 wherein the first and second additional metallizations and the additional metallization comprise carbon formed by depositing a metal carbonyl compound. 제77항에 있어서, 상기 금속부와 상기 금속배선의 금속은 W와 Mo로 구성되는 군에서 선택되는 다층 IC디바이스.78. The multilayer IC device of claim 77 wherein the metal of the metal portion and the metallization is selected from the group consisting of W and Mo. 제77항에 있어서, 상기 여러개의 도체선의 표면에는 홈이 마련되어 있고, 상기 적어도 1쌍의 제1 및 제2의 구멍은 상기 제1 및 제2의 부가적인 금속배선부의 각각의 하나와 상기 여러개의 도체선의 각각의 하나 사이에서 전기적 접촉을 얻도록, 상기 홈의 바닥면을 노출하는 다층 IC디바이스.78. The apparatus of claim 77, wherein grooves are provided on surfaces of the plurality of conductor wires, and the at least one pair of first and second holes are each one of the first and second additional metal interconnections and the plurality of holes. A multi-layer IC device exposing the bottom surface of the grooves to obtain electrical contact between each one of the conductor lines. 제77항에 있어서, 상기 보호막을 관통하는 구멍은 최대칫수가 0.5㎛인 열림구멍을 각각 갖는 다층 IC디바이스.78. The multilayer IC device according to claim 77, wherein the holes penetrating through the protective film each have opening holes having a maximum dimension of 0.5 mu m. 제77항에 있어서, 적어도 상기 금속배선을 부분적으로 덮는 피복 절연막을 또 포함하는 다층 IC디바이스.78. The multi-layer IC device of claim 77, further comprising a coating insulating film partially covering at least the metal wiring. 제77항에 있어서, 상기 보호막을 관통하는 구멍은 아래쪽으로 감에 따라 가늘어지는 테이퍼형상인 다층 IC디바이스.78. The multilayer IC device according to claim 77, wherein the hole penetrating the protective film is tapered in tapering downward. 제71항에 있어서, 적어도 상기 금속배선을 부분적으로 덮는 피복 절연막을 또 포함하고, 상기 피복절연막은 집속 에너지빔 CVD법에 의해 형성된 국부적인 피복 절연막인 다층 IC디바이스.72. The multilayer IC device of claim 71 further comprising a coating insulating film partially covering at least the metal wiring, wherein the coating insulating film is a local coating insulating film formed by a focused energy beam CVD method. 기판, 상기 기판상에 형성된 절연막, 상기 절연막상에 위치되고, 상기 기판상에 여러개의 다른 레벨로 각각 형성되며, 또한 상기 여러개의 다른 레벨의 인접하는 레벨의 도체선에 의해 층간절연층을 샌드위치하는 여러개의 도체선, 완성된 다층 IC디바이스 구조를 마련하도록, 상기 여러개의 도체선을 덮는 보호막, 상기 다층 IC디바이스구조의 상기 여러개의 도체선을 노출하도록 상기 완성된 다층 IC디바이스 구조의 상기 보호막을 관통하는 적어도 1쌍의 제1 및 제2의 구멍, 상기 보호막을 관통하는 상기 적어도 1쌍의 제1 및 제2의 구멍의 상기 제1 및 제2의 구멍내에 각각 마련된 제1 및 제2의 부각적인 금속배선부와 상기 보호막의 표면상에 마련되어 분리된 위치사이에서 연장하는 부가적인 금속배선을 포함하고, 상기 적어도 1쌍의 제1 및 제2의 구멍은 분리된 위치에 마련되며, 또한 상기 보호막상에 집속 에너지빔을 조사하는 것에 의해 형성되고, 상기 제1 및 제2의 부가적인 금속 배선부는 유기 금속 화합물을 분해하도록 집속 에너지빔을 조사하는 것에 의해 국부적인 CVD법에 의해 형성된 금속부이고, 이것에 의해 상기 다층 IC디바이스 구조의 바라는 도체선이 상기 부가적인 금속배선부에 전기적으로 접속되도록 탄소를 포함하는 분배된 유기금속부를 형성하며, 상기 부가적인 금속배선은 유기금속 화합물을 분해하도록 집속 에너지빔을 조사해서 국부적인 CVD법에 의해 형성된 금속배선이고, 이것에 의해 탄소를 포함하는 분해된 유기금속 배선을 형성하고, 상기 부가적인 금속배선은 상기 부가적인 금속배선부가 상기 부가적인 금속배선에 의해 서로 전기적으로 접속되도록, 소정의 폭을 가지며, 상기 집속 에너지빔에 의해 조사된 소정의 경로를 따라서 연장하는 다른 IC디바이스.A substrate, an insulating film formed on the substrate, positioned on the insulating film, each formed at several different levels on the substrate, and sandwiching the interlayer insulating layer by conductor lines of adjacent levels of the several different levels. A plurality of conductor lines, a passivation film covering the plurality of conductor lines to provide a completed multilayer IC device structure, and a passivation film of the completed multilayer IC device structure to expose the plurality of conductor lines of the multilayer IC device structure. First and second indentations provided in the first and second holes of the at least one pair of first and second holes and the first and second holes of the at least one pair of first and second holes penetrating the protective film, respectively. An additional metallization extending between the metallization and the separated position provided on the surface of the passivation layer, wherein the at least one pair of first and second holes And the first and second additional metal wiring portions are formed by irradiating the focused energy beam to decompose the organometallic compound. A metal portion formed by a CVD method, thereby forming a distributed organometallic portion containing carbon such that the desired conductor wire of the multilayer IC device structure is electrically connected to the additional metal wiring portion, wherein the additional metal wiring Silver is a metal wiring formed by a localized CVD method by irradiating a focused energy beam to decompose an organometallic compound, thereby forming a decomposed organometallic wiring containing carbon, wherein the additional metal wiring is the additional metal. Has a predetermined width so that the wiring portions are electrically connected to each other by the additional metal wiring, Other IC device which extends along the predetermined path, a survey by the group focused energy beam. 기판, 상기 기판상에 형성된 절연막, 상기 절연막상에 위치되고, 상기 절연막상에 여러개의 다른 레벨로 각각 마련되며, 상기 여러개의 다른 레벨의 인접하는 레벨의 도체선에 의해 층간절연층을 샌드위치하는 여러개의 도체선, 완성된 IC디바이스 구조를 마련하도록, 상기 여러개의 도체선을 덮는 보호막, 상기 완성된 IC디바이스 구조의 상기 보호막을 관통해서 상기 여러개의 도체선의 표면에 형성된 홈의 바닥면을 노출하도록 상기 IC디바이스 구조의 상기 여러개의 도체선의 표면에 형성된 홈을 노출하는 적어도 1쌍의 제1 및 제2의 구멍, 상기 보호막을 거쳐서 상기 도체선의 표면에 형성된 상기 홈의 바닥면까지 관통하는 상기 적어도 1쌍의 제1 및 제2의 구멍의 상기 제1 및 제2의 구멍내에 각각 마련된 제1 및 제2의 부각적인 금속배선부와 상기 보호막의 표면상에 마련되어 분리된 위치사이에서 연장하는 부가적인 금속배선을 포함하고, 상기 적어도 1쌍의 제1 및 제2의 구멍은 분리된 위치에 마련되며, 또한 상기 보호막상에 집속 에너지빔을 조사하는 것에 의해 형성되고, 상기 제1및 제2의 부가적인 금속배선부는 상기 제1 및 제2의 부가적인 금속배선부와 각각의 도체선과의 사이에서 전기적 접촉을 얻도록, 유기금속 화합물의 CVD법에 의해 형성된 탄소를 포함하는 분해된 유기금속 화합물로 형성되고, 상기 제1 및 제2의 부가적인 금속배선부는 상기 다층 IC디바이스 구조의 바라는 도체선이 상기 부가적인 금속배선부에 전기적으로 접속되도록 구성되어 있으며, 상기 부가적인 금속배선은 상기 부가적인 금속배선부가 상기 부각적인 금속배선에 의해 서로 전기적으로 접속되도록, 소정의 폭을 가지며, 또한 소정의 경로를 따라서 연장하고, 상기 부가적인 금속배선은 유기금속 화합물의 CVD법에 의해 형성된 배선이고, 이것에 의해 탄소를 포함하는 분해된 유기금속 화합물을 형성하는 IC디바이스.A substrate, an insulating film formed on the substrate, positioned on the insulating film, each provided at several different levels on the insulating film, and sandwiching an interlayer insulating layer by conductor lines of adjacent levels of the different levels. The conductive wires to pass through the protective film covering the plurality of conductor wires and to pass through the protective film of the completed IC device structure to expose the bottom surface of the grooves formed on the surfaces of the multiple conductor wires. At least one pair of first and second holes exposing grooves formed on the surfaces of the plurality of conductor wires of the IC device structure, the at least one pair penetrating through the protective film to the bottom surface of the grooves formed on the surface of the conductor wires The first and second relief metal wiring portions provided in the first and second holes of the first and second holes of An additional metallization provided on the surface of the metal substrate and extending between the separated positions, wherein the at least one pair of the first and second holes are provided at the separated positions, and the focused energy beam is irradiated onto the protective film. CVD method of an organometallic compound so as to obtain electrical contact between the first and second additional metal wiring portions and the respective conductor wires. Formed of a decomposed organometallic compound comprising carbon formed by the first and second additional metal wiring portions, wherein the desired conductor wires of the multilayer IC device structure are electrically connected to the additional metal wiring portions. Wherein the additional metallization has a predetermined width such that the additional metallization is electrically connected to each other by the relief metallization. And further extending along a predetermined path, wherein the additional metallization is a wiring formed by CVD of an organometallic compound, thereby forming a decomposed organometallic compound containing carbon. 기판, 상기 기판상에 형성되 절연막, 상기 절연막상에 위치되고, 상기 기판상에 여러개의 다른 레벨로 각각 형성되며, 상기 여러개의 다른 레벨의 인접하는 레벨의 도체선에 의해 층간절연층을 샌드위치하는 여러개의 도체선, 완성된 IC디바이스 구조를 마련하도록, 상기 여러개의 도체선을 덮는 보호막, 상기 IC디바이스 구조의 상기 여러개의 도체선을 노출하도록 상기 완성된 다층 IC디바이스구조의 상기 보호막을 관통하는 적어도 1쌍의 제1 및 제2의 구멍, 상기 보호막을 관통하는 상기 적어도 1쌍의 제1 및 제2의 구멍의 제1 및 제2의 구멍내에 각각 마련된 제1 및 제2의 부가적인 금속배선부와 상기 보호막의 표면상에 마련되어 분리된 위치사이에서 연장하는 부가적인 금속배선을 포함하고, 상기 적어도 1쌍의 제1 및 제2의 구멍은 분리된 위치에 마련되며, 또한 상기 보호막상에 집속 에너지빔을 조사하는 것에 의해 형성되고, 상기 제1및 제2의 부가적인 금속배선부는 유기금속 화합물을 분해하도록 집속 에너지빔을 조사해서 국부적인 CVD법에 의해 형성된 금속부이고, 이것에 의해 상기 다층 IC디바이스 구조의 바라는 도체선이 상기 부가적인 금속배선부에 전기적으로 접속되도록 탄소를 포함하는 분해된 유기금속부를 형성하고, 상기 부가적인 금속배선은 상기 부가적인 금속배선부가 상기 부가적인 금속배선에 의해 서로 전기적으로 접속되도록 소정의 폭을 가지며 또한 소정의 경로를 따라서 연장하는 다층 IC디바이스.A substrate, an insulating film formed on the substrate, positioned on the insulating film, each formed at several different levels on the substrate, and sandwiching the interlayer insulating layer by the conductor lines of adjacent levels of the several different levels. At least one penetrating through the protective film of the completed multi-layer IC device structure to expose the conductor wires, a protective film covering the plurality of conductor wires, to expose the plurality of conductor wires of the IC device structure so as to provide a completed IC device structure. First and second additional metal wiring portions provided in the first and second holes of the pair and the first and second holes of the at least one pair of the first and second holes respectively penetrating the protective film; An additional metallization provided on the surface of the protective film and extending between the separated positions, wherein the at least one pair of first and second holes are provided in the separated positions And forming a focused energy beam on the protective film, wherein the first and second additional metal wiring portions are formed by local CVD by irradiating the focused energy beam to decompose an organometallic compound. And a decomposed organometallic portion containing carbon such that the desired conductor line of the multilayer IC device structure is electrically connected to the additional metal wiring portion, wherein the additional metal wiring is the additional metal wiring. And a multi-layer IC device extending along a predetermined path and having a predetermined width to be electrically connected to each other by the additional metal wiring. 기판, 상기 기판상에 형성된 절연막, 상기 절연막상에 위치되고, 상기 기판상에 여러개의 다른 레벨로 각각 형성되며, 상기 여러개의 다른 레벨의 인접하는 레벨의 도체선에 의해 층간절연층을 샌드위치하는 여러개의 도체선, 완성된 다층 IC디바이스 구조를 마련하도록, 상기 여러개의 도체선을 덮는 보호막, 상기 다층 IC디바이스 구조의 상기 여러개의 도체선을 노출하도록 상기 완성된 다층 IC디바이스구조의 상기 보호막을 관통하는 적어도 1쌍의 제1 및 제2의 구멍, 상기 다층 IC디바이스 구조의 바라는 도체선이 부가적인 금속배선부와 전기적으로 접속되도록, 상기 보호막을 관통하는 상기 적어도 1쌍의 제1 및 제2의 구멍의 제1 및 제2의 구멍내에 각각 마련된 제1 및 제2의 부가적인 금속배선부와 상기 보호막의 표면상에 마련되어 분리된 위치사이에서 연장하는 부가적인 금속배선을 포함하고, 상기 적어도 1쌍의 제1 및 제2의 구멍은 분리된 위치에 마련되며, 또한 상기 보호막상에 집속 에너지빔을 조사하는 것에 의해 형성되고, 상기 제1및 제2의 부가적인 금속배선은 유기금속 화합물을 분해하도록 집속 에너지빔을 조사하는 것에 의해 국부적인 CVD법에 의해 형성된 금속배선이고, 이것에 의해 탄소를 포함하는 분해된 유기 금속배선을 형성하고, 상기 부가적인 금속배선은 상기 부가적인 금속배선부가 상기 부가적인 금속배선에 의해 서로 전기적으로 접속되도록, 소정의 폭을 가지며 또한 상기 집속 에너지빔에 의해 조사된 소정의 경로를 따라서 연장하는 다층 IC디바이스.A substrate, an insulating film formed on the substrate, and formed on the insulating film, each of which is formed on the substrate at several different levels and sandwiches the interlayer insulating layer by the conductor lines of adjacent levels of the several different levels. A protective film covering the plurality of conductor wires, to pass through the protective film of the completed multilayer IC device structure to expose the plurality of conductor lines of the multilayer IC device structure so as to provide a conductor wire of At least one pair of first and second holes, the at least one pair of first and second holes penetrating the protective film such that the desired conductor wires of the multilayer IC device structure are electrically connected to additional metal wiring portions. Between the first and second additional metal interconnections provided in the first and second holes of the respective positions and separated positions provided on the surface of the protective film. And at least one pair of first and second holes extending in a separate position, and formed by irradiating a focused energy beam onto the passivation layer, wherein the at least one pair of first and second holes extends. And the second additional metallization is a metallization formed by local CVD by irradiating a focused energy beam to decompose the organometallic compound, thereby forming a decomposed organic metallization including carbon, Wherein the additional metallization has a predetermined width and extends along a predetermined path irradiated by the focused energy beam such that the additional metallization is electrically connected to each other by the additional metallization. 기판, 상기 기판상에 형성된 절연막, 절연막상에 위치되어 층간절연막을 샌드위치하는 적어도 하나의 상부 도체선과 적어도 하나의 하부 도체선을 포함하는 여러개의 도체선과 완성된 IC디바이스를 마련하도록 상기 여러개의 도체선을 덮는 보호막을 갖는 IC디바이스 구조, 상기 하부 도체선을 노출하도록, 상기 보호막, 상기 도체선과 상기 절연막을 관통하는 적어도 하나의 구멍, 관통하는 상기 적어도 하나의 구멍에 의해 노출된 상부 도체선의 에지를 덮는 퇴적 절연통과 상기 구멍내에 마련된 적어도 하나의 부가적인 금속배선부를 포함하고, 상기 적어도 하나의 구멍은 집속 에너지빔으로 조사하는 것에 의해 형성된 적어도 하나의 구멍이고, 이것에 의해 상기 상부 도체선의 에지가 관통하는 상기 적어도 하나의 구멍에 의해 노출되고, 상기 하부도체선이 상기 퇴적 절연층에 의해 상기 상부 도체선에 전기적으로 단락되는 일없이 상기 부가적 인 금속배선부와 전기적으로 접속되도록, 상기 적어도 하나의 부가적인 금속배선부는 집속 에너지빔 CVD법에 의해 형성된 배선부인 수정된 다층 IC디바이스.A plurality of conductor lines including a substrate, an insulating film formed on the substrate, at least one upper conductor line and at least one lower conductor line positioned on the insulating film to sandwich the interlayer insulating film, and the plurality of conductor lines to provide a completed IC device. An IC device structure having a protective film covering the protective film, the protective film, at least one hole penetrating the conductor wire and the insulating film so as to expose the lower conductor wire, and covering an edge of the upper conductor wire exposed by the at least one hole penetrating. And at least one additional metal interconnection provided in said hole, said at least one hole being at least one hole formed by irradiating with a focused energy beam, whereby an edge of said upper conductor line penetrates. Exposed by the at least one aperture, The at least one additional metal wiring portion is formed by a focused energy beam CVD method so that the body wire is electrically connected to the additional metal wiring portion without being electrically shorted to the upper conductor line by the deposition insulating layer. Denier modified multilayer IC device. 제88항에 있어서, 상기 적어도 하나의 금속 배선구는 Mo,W,Al,Cd,Ta,Zn,Ni와 Zr로 구성되는 군에서 선택된 금속으로 형성되는 수정된 다층 IC디바이스.89. The modified multilayer IC device of claim 88 wherein the at least one metal interconnection device is formed of a metal selected from the group consisting of Mo, W, Al, Cd, Ta, Zn, Ni and Zr. 제88항에 있어서, 상기 부가적인 금속배선부를 덮는 피복 절연막을 또 포함하는 수정된 다층 IC디바이스.89. The modified multilayer IC device of claim 88, further comprising a coating insulating film covering said additional metallization. 제90항에 있어서, 상기 피복 절연막은 집속 에너지빔 CVD법에 의해 형성된 막이 수정된 다층 IC디바이스.91. The multilayer IC device according to claim 90, wherein the coating insulating film is a modified film formed by a focused energy beam CVD method. 제88항에 있어서, 상기 보호막과 상기 도체선 및 층간 절연막은 분리된 위치에 있는 여러개의 위치에 상기 하부 도체선을 노출시키는 여러개의 구멍을 가지며, 상기 적어도 하나의 부가적인 금속배선부는 상기 분리된 위치의 여러개의 부가적인 금속배선부이고, 상기 수정된 다층 IC디바이스는 상기 보호막의 표면상에 마련되어 상기 분리된 위치사이에서 연장하는 부가적인 금속배선을 또 포함하고, 상기 부가적인 금속배선은 상기 여러개의 부가적인 금속배선구가 부가적인 금속배선에 의해 전기적으로 접속되도록 집속 에너지빔 CVD법에 의해 형성되는 수정된 다층 IC디바이스.91. The apparatus of claim 88, wherein the passivation layer, the conductor wire, and the interlayer insulating film have a plurality of holes for exposing the lower conductor wire to a plurality of locations at separate locations, and wherein the at least one additional metallization portion is separated from the separation layer. A plurality of additional metallizations in position, wherein the modified multilayer IC device further includes additional metallizations provided on the surface of the protective film and extending between the separated positions, and the additional metallization And a modified multi-layer IC device formed by a focused energy beam CVD method such that the additional metal interconnections of the circuits are electrically connected by the additional metal interconnections. 제92항에 있어서, 적어도 상기 부가적인 금속배선을 부분적으로 덮는 피복 절연막을 또 포함하는 수정된 다층 IC디바이스.95. The modified multilayer IC device of claim 92, further comprising a coating insulating film that partially covers at least the additional metallization. 제93항에 있어서, 상기 피복 절연막은 집속 에너지빔 IC디바이스법에 의해 형성된 막인 수정된 다층 IC디바이스.95. The modified multilayer IC device according to claim 93, wherein the covering insulating film is a film formed by a focused energy beam IC device method.
KR1019870002629A 1986-03-31 1987-03-23 IC wiring connection method and device Expired - Lifetime KR940002765B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7097986A JPH0763064B2 (en) 1986-03-31 1986-03-31 Wiring connection method for IC element
JP61-70979 1986-03-31

Publications (2)

Publication Number Publication Date
KR870009459A KR870009459A (en) 1987-10-26
KR940002765B1 true KR940002765B1 (en) 1994-04-02

Family

ID=13447151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002629A Expired - Lifetime KR940002765B1 (en) 1986-03-31 1987-03-23 IC wiring connection method and device

Country Status (3)

Country Link
US (4) US4868068A (en)
JP (1) JPH0763064B2 (en)
KR (1) KR940002765B1 (en)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379998B1 (en) * 1986-03-12 2002-04-30 Hitachi, Ltd. Semiconductor device and method for fabricating the same
US5297260A (en) * 1986-03-12 1994-03-22 Hitachi, Ltd. Processor having a plurality of CPUS with one CPU being normally connected to common bus
JPH0763064B2 (en) * 1986-03-31 1995-07-05 株式会社日立製作所 Wiring connection method for IC element
JPS62281349A (en) * 1986-05-29 1987-12-07 Seiko Instr & Electronics Ltd Formation of metallic pattern film and apparatus therefor
US6753253B1 (en) * 1986-06-18 2004-06-22 Hitachi, Ltd. Method of making wiring and logic corrections on a semiconductor device by use of focused ion beams
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
JP2631290B2 (en) * 1987-12-29 1997-07-16 セイコー電子工業株式会社 Ion beam processing equipment
JP2696216B2 (en) * 1988-01-11 1998-01-14 セイコーインスツルメンツ株式会社 Ion beam processing equipment
JP2807715B2 (en) * 1988-01-22 1998-10-08 セイコーインスツルメンツ株式会社 Ion beam processing equipment
US5182231A (en) * 1988-04-07 1993-01-26 Hitachi, Ltd. Method for modifying wiring of semiconductor device
JPH02312237A (en) * 1989-05-29 1990-12-27 Hitachi Ltd Semiconductor device, its wiring repair method, and wiring repair device
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US6288561B1 (en) * 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
US5225771A (en) * 1988-05-16 1993-07-06 Dri Technology Corp. Making and testing an integrated circuit using high density probe points
US5139963A (en) * 1988-07-02 1992-08-18 Hitachi, Ltd. Method and a system for assisting mending of a semiconductor integrated circuit, and a wiring structure and a wiring method suited for mending a semiconductor integrated circuit
JP2569139B2 (en) * 1988-08-24 1997-01-08 株式会社日立製作所 Ion beam processing method
US5083033A (en) * 1989-03-31 1992-01-21 Kabushiki Kaisha Toshiba Method of depositing an insulating film and a focusing ion beam apparatus
US5052102A (en) * 1989-06-19 1991-10-01 Shell Oil Company Laser induced electrical connection of integrated circuits
JP3009157B2 (en) * 1989-07-07 2000-02-14 株式会社日立製作所 Method and apparatus for forming wiring film
JP2567952B2 (en) * 1989-09-05 1996-12-25 株式会社日立製作所 LSI repair wiring method
JP2658431B2 (en) * 1989-10-04 1997-09-30 日本電気株式会社 Laser CVD equipment
JP3325456B2 (en) 1996-05-22 2002-09-17 株式会社アドバンテスト Memory repair method, electron beam memory repair device to which the memory repair method is applied, and memory redundancy circuit
EP0459700B1 (en) * 1990-05-31 2000-11-22 Canon Kabushiki Kaisha Wiring forming method for semiconducteur device
JP2731288B2 (en) * 1990-08-28 1998-03-25 株式会社日立製作所 Multi-layer wiring method
JP2886649B2 (en) * 1990-09-27 1999-04-26 株式会社日立製作所 Ion beam processing method and apparatus
US5683547A (en) * 1990-11-21 1997-11-04 Hitachi, Ltd. Processing method and apparatus using focused energy beam
KR920015542A (en) * 1991-01-14 1992-08-27 김광호 Multi-layered wiring formation method of semiconductor device
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
US5331172A (en) * 1991-02-11 1994-07-19 Microelectronics And Computer Technology Corporation Ionized metal cluster beam systems and methods
DE4203804C2 (en) * 1991-03-22 1994-02-10 Siemens Ag Method for making contacts on a conductive structure covered with a UV-transparent insulating layer in very large scale integrated circuits
FR2675309A1 (en) * 1991-03-22 1992-10-16 Siemens Ag Method for locally removing insulating layers which are transparent to ultraviolet, situated on a semiconductor substrate
DE4229399C2 (en) * 1992-09-03 1999-05-27 Deutsch Zentr Luft & Raumfahrt Method and device for producing a functional structure of a semiconductor component
US5429730A (en) * 1992-11-02 1995-07-04 Kabushiki Kaisha Toshiba Method of repairing defect of structure
US5316803A (en) * 1992-12-10 1994-05-31 International Business Machines Corporation Method for forming electrical interconnections in laminated vias
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
US6518088B1 (en) * 1994-09-23 2003-02-11 Siemens N.V. And Interuniversitair Micro-Electronica Centrum Vzw Polymer stud grid array
US5516722A (en) * 1994-10-31 1996-05-14 Texas Instruments Inc. Method for increasing doping uniformity in a flow flange reactor
US6409828B1 (en) * 1994-10-31 2002-06-25 Texas Instruments Incorporated Method and apparatus for achieving a desired thickness profile in a flow-flange reactor
US6159753A (en) * 1996-12-20 2000-12-12 Intel Corporation Method and apparatus for editing an integrated circuit
US5700526A (en) * 1995-05-04 1997-12-23 Schlumberger Technologies Inc. Insulator deposition using focused ion beam
US5630880A (en) * 1996-03-07 1997-05-20 Eastlund; Bernard J. Method and apparatus for a large volume plasma processor that can utilize any feedstock material
JP2785803B2 (en) 1996-05-01 1998-08-13 日本電気株式会社 Method and apparatus for correcting white spot defect on photomask
JPH09320961A (en) * 1996-05-31 1997-12-12 Nec Corp Semiconductor manufacturing apparatus and thin film transistor manufacturing method
US5904486A (en) * 1997-09-30 1999-05-18 Intel Corporation Method for performing a circuit edit through the back side of an integrated circuit die
US6132561A (en) * 1997-10-13 2000-10-17 Mincher; Bruce J. Process for the solvent extraction for the radiolysis and dehalogenation of halogenated organic compounds in soils, sludges, sediments and slurries
JP2926132B1 (en) * 1998-01-23 1999-07-28 セイコーインスツルメンツ株式会社 Secondary ion image observation method using focused ion beam
JP3027968B2 (en) * 1998-01-29 2000-04-04 日新電機株式会社 Film forming equipment
US6171944B1 (en) * 1998-05-07 2001-01-09 Advanced Micro Devices, Inc. Method for bringing up lower level metal nodes of multi-layered integrated circuits for signal acquisition
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
WO2000065644A1 (en) * 1999-04-21 2000-11-02 Seiko Instruments Inc. Method of mending interconnection and focused ion beam device
JP4137329B2 (en) * 2000-01-11 2008-08-20 エスアイアイ・ナノテクノロジー株式会社 Focused ion beam processing method
US6580072B1 (en) 2000-05-03 2003-06-17 Xilinx, Inc. Method for performing failure analysis on copper metallization
US6696363B2 (en) * 2000-06-06 2004-02-24 Ekc Technology, Inc. Method of and apparatus for substrate pre-treatment
US6838380B2 (en) * 2001-01-26 2005-01-04 Fei Company Fabrication of high resistivity structures using focused ion beams
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6692995B2 (en) * 2002-04-05 2004-02-17 Intel Corporation Physically deposited layer to electrically connect circuit edit connection targets
JP4302933B2 (en) * 2002-04-22 2009-07-29 株式会社日立ハイテクノロジーズ Ion beam filling method and ion beam apparatus
US6894246B2 (en) * 2002-07-25 2005-05-17 Medtronic, Inc. Variable environment laser weld system
JP4141785B2 (en) * 2002-10-07 2008-08-27 株式会社アドバンテスト Pattern width measuring apparatus, pattern width measuring method, and electron beam exposure apparatus
JP4405865B2 (en) 2004-06-24 2010-01-27 富士通マイクロエレクトロニクス株式会社 Multilayer wiring structure manufacturing method and FIB apparatus
ATE532203T1 (en) * 2004-08-27 2011-11-15 Fei Co LOCALIZED PLASMA TREATMENT
KR100673979B1 (en) * 2005-03-17 2007-01-24 안강호 Ultra-fine particle manufacturing apparatus and method
JP2006317726A (en) * 2005-05-13 2006-11-24 Nec Lcd Technologies Ltd Disconnection correcting method, active matrix substrate manufacturing method, and display device
TWI341872B (en) * 2006-08-07 2011-05-11 Ind Tech Res Inst Plasma deposition apparatus and depositing method thereof
JP4735491B2 (en) * 2006-09-21 2011-07-27 株式会社日立製作所 Defect inspection method and apparatus
DE102006054695B4 (en) * 2006-11-17 2014-05-15 Carl Von Ossietzky Universität Oldenburg Method for controlling nanoscale electron-beam-induced deposits
JP2007142453A (en) * 2007-01-25 2007-06-07 Renesas Technology Corp Cross section observation method and cross section observation device of semiconductor device
US8617668B2 (en) * 2009-09-23 2013-12-31 Fei Company Method of using nitrogen based compounds to reduce contamination in beam-induced thin film deposition
US20120263887A1 (en) * 2011-04-13 2012-10-18 Varian Semiconductor Equipment Associates, Inc. Technique and apparatus for ion-assisted atomic layer deposition
EP2749863A3 (en) * 2012-12-31 2016-05-04 Fei Company Method for preparing samples for imaging

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
JPS5144871B2 (en) * 1971-09-25 1976-12-01
US4259367A (en) * 1979-07-30 1981-03-31 International Business Machines Corporation Fine line repair technique
GB2073951B (en) * 1980-04-11 1984-10-03 Hitachi Ltd Multilayer interconnections for an integrated circuit
JPS5856332A (en) * 1981-09-30 1983-04-04 Hitachi Ltd Mask defect repair method
JPS5966124A (en) * 1982-10-08 1984-04-14 Hitachi Ltd Surface treating apparatus
GB2135123B (en) * 1983-02-10 1987-05-20 Rca Corp Multi-level metallization structure for semiconductor device and method of making same
US4569122A (en) * 1983-03-09 1986-02-11 Advanced Micro Devices, Inc. Method of forming a low resistance quasi-buried contact
JPS59168652A (en) * 1983-03-16 1984-09-22 Hitachi Ltd Element repair method and device
JPS6052022A (en) * 1983-08-31 1985-03-23 Nec Corp Correcting method of mask pattern
JPS60143649A (en) * 1983-12-29 1985-07-29 Hitachi Ltd Multilayer wiring structure of semiconductor devices
JPS60216555A (en) * 1984-04-12 1985-10-30 Fuji Electric Corp Res & Dev Ltd Manufacture of semiconductor device
JPS60245227A (en) * 1984-05-21 1985-12-05 Seiko Instr & Electronics Ltd Pattern film forming method
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
JPS6151940A (en) * 1984-08-22 1986-03-14 Nec Corp Wiring structure of semiconductor device
EP0199585B1 (en) * 1985-04-23 1990-07-04 Seiko Instruments Inc. Apparatus for depositing electrically conductive and/or electrically insulating material on a workpiece
JPH0763064B2 (en) * 1986-03-31 1995-07-05 株式会社日立製作所 Wiring connection method for IC element
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same

Also Published As

Publication number Publication date
US5497034A (en) 1996-03-05
US4868068A (en) 1989-09-19
KR870009459A (en) 1987-10-26
US5824598A (en) 1998-10-20
JPH0763064B2 (en) 1995-07-05
JPS62229956A (en) 1987-10-08
US5472507A (en) 1995-12-05

Similar Documents

Publication Publication Date Title
KR940002765B1 (en) IC wiring connection method and device
US4900695A (en) Semiconductor integrated circuit device and process for producing the same
US4609809A (en) Method and apparatus for correcting delicate wiring of IC device
EP2223327B1 (en) Methods and systems for removing a material from a sample
KR100225988B1 (en) Exposure apparatus using the transmission mask and transmission mask for a charged particle beam exposure apparatus
US5026664A (en) Method of providing a semiconductor IC device with an additional conduction path
JPH06260129A (en) Focusing ion beam device
JP3230180B2 (en) Test article processing method
JPH0868772A (en) Apparatus and method for automatic mask inspection by using electron beam microscopy
JP2001345360A (en) Inspecting and analyzing method and sample manufacturing apparatus
US5149973A (en) Apparatus for wiring semiconductor device using energy beam and wiring method by using the same
JP2527292B2 (en) IC element and wiring connection method in IC element
JP3523346B2 (en) Wiring correction method in semiconductor device
JP2916117B2 (en) Wiring forming device for IC element
JP2962474B2 (en) IC element processing method
JP2594941B2 (en) IC wiring connection method and device
JP2527293B2 (en) Wiring connection method for IC element
JPH06302603A (en) IC element
KR19990078019A (en) Section formation observing method
JPH0883791A (en) Hole processing for IC elements, metal thin film deposition equipment
JP3388059B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH06283534A (en) Wiring connecting method in ic element
JP3185320B2 (en) Semiconductor device wiring correction method and device
JP2708451B2 (en) Processing method using energy beam
JPH0475246A (en) Ion beam processing device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19870323

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19901022

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19870323

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19931026

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19940309

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19940627

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19940728

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19940728

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19970328

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19971223

Start annual number: 5

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20010326

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20020325

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20030401

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20040401

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20050404

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20060327

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20060327

Start annual number: 13

End annual number: 13

EXPY Expiration of term
PC1801 Expiration of term