KR930003010B1 - Mos 드라이버회로 - Google Patents

Abstract

내용 없음.

Description

MOS 드라이버회로

제 1 도는 종래의 MOS드라이버의 회로도.

제2a도는 낮은 Vcc에서의 종래의 MOS드라이버의 각부파형도.

제2b도는 높은 Vcc에서의 종래의 MOS드라이버의 각부파형도.

제 3 도는 본 발명에 의한 MOS드라이버의 회로도.

제4a도는 낮은 Vcc에서의 본 발명에 의한 MOS드라이버의 각부파형도.

제4b도는 높은 Vcc에서의 본 발명에 의한 MOS드라이버의 각부파형도.

* 도면의 주요부분에 대한 부호의 설명

NA1∼NA3 : NAND게이트 INT1, INT2 : 인버터

M1∼M2 : MOS트랜지스터 Cb : 부트스트랩 캐피시터

N1 : 부스팅노드 OT : 출력단자

CL : 클램핑수단 CP : 클램퍼수단

SW : 스위치수단 GN : 발생수단

N2' : 기준전압출력노드 BT : 부스팅수단

OE : 출력인에이블신호

: 칩인이블신호

DB,

: 입력신호

본 발명은 MOS드라이버회로에 관한 것으로, 특히 부트스트랩 캐패시터를 가진 MOS드라이버회로에 관한 것이다.

일반적으로 MOS드라이버회로는 입력신호에 응답하여 출력단자에 수백 mA정도의 대전류를 구동한다. 따라서, 구동시에 많은 전력을 소모하기 때문에 전력소모를 줄이기 위하여 통상적으로 푸시풀(Push-Pull)방식의 출력단을 가진다. 푸시풀방식의 출력단은 공급전압(Vcc)과 접지 전압(Vss)사이에 풀업 NMOS트랜지스터와 풀다운 NMOS트랜지스터를 연결하고 전자의 소오스와 후자의 드레인이 공통접속되는 노드가 출력단자에 연결된다. 이러한 NMOS트랜지스터의 Push-Pull방식의 출력단은 "하이"출력구동시에 풀업 NMOS트랜지스터에 의한 전압강하로 출력전압이 풀 Vcc의 전위차가 되지 못하고 스레쉬홀드전압(V_T)만큼 강하된 Vcc-V_T의 전위차를 갖게 된다. 그러므로 캐패시턴스부하구동시에는 동작속도가 떨어지는 단점을 가지고 있다.

이와 같은 문제점을 해결하기 위하여 풀업 NMOS트랜지스터를 Vcc이상의 부스트된 전압으로 구동함으로써 출력단자에 Vcc전위차가 인가되도록 하는 부스트회로를 채용한 드라이버회로가 보고되고 있다. 통상적으로 부스트회로를 채용한 드라이버회로는 부트스트랩 캐패시터를 구비하고 이 부트스트랩 캐피시터를 선충전하였다가 "하이"출력 구동시에 공급전압 Vcc에 캐패시터에 의한 선충전 전압을 더한 Vcc+

의 전위차로 풀업 NMOS트랜지스터를 구동함으로써 풀업 NMOS트랜지스터를 완전히 턴온시켜 출력단자에 풀 Vcc전위차가 인가되도록 한다.

그러나 상술한 방식의 드라이버회로는 공급전압(Vcc)에 종속되기 때문에 공급전압이 변동되면 그 변동분만큼 출력전압도 변동되게 된다. 특허 정상적인 공급전압보다 높은 공급전압, 예컨대 5V 공급전압에서 6V 이상의 높은 Vcc일때에는 출력단자에 존재하는 기생리액턴스 및 캐패시턴스로 인하여 접지선 및 전원선을 잡음 유발시키는 원인이 되고 있다.

따라서, 높은 Vcc에서는 풀업 NMOS트랜지스터에 가해지는 전류는 클램핑회로를 거쳐서 공급전압라인으로 바이패스시킴으로써 부스트된 전압을 Vcc+

(

는 클램핑전압)로 클램핑시키는 기술이 보고되고 있다.

본 발명의 목적은 상기와 같은 종래기술의 문제점을 해결하기 위하여, 공급전압의 변동에 관계없이 일정한 출력전압을 유지할 수 있는 MOS 드라이버회로를 제공하는데 있다.

본 발명의 다른 목적은 출력전압을 효율적으로 클램핑할 수 있는 MOS 드라이버회로를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명은 드레인 전극이 공급전압에 결합되고 소오스전극이 출력단자에 연결되고, 게이트전극이 상기 출력단자를 "하이"상태로 출력구동시에 부스트된 전압이 인가되는 부스팅노드에 연결되는 풀어 NMOS트랜지스터 ; 및 드레인전극이 상기 출력단자에 연결되고, 소오스전극이 접지전압에 결합되고, 상기 출력단자를 "로우"상태로 구동시에 턴온되는 풀다운 NMOS트랜지스터를 구비한 MOS 드라이버회로에 있어서, 상기 부스팅노드에 인가되는 상기 부스트된 전압값이 설정된 전압값보다 클때에는 상기 부스팅노드로부터 상기 출력노드로의 전류통로를 개방시켜 상기 설정된 전압값으로 상기 부수트된 전압값을 클램핑시키기 위한 클램퍼 수단을 구비하여서 된 것을 특징으로 한다.

여기서 설정된 전압값은 공급전압의 변동에 관계없이 일정한 값을 유지하는 기준 전압과 적어도 하나이상의 MOS트랜지스터의 스레쉬홀드 전압값들의 합으로 설정한다.

첨부한 도면을 참조하여 본 발명의 바람직한 일실시예를 설명한다.

먼저 본 발명의 실시예를 설명하기 전에 본 발명의 이해를 돕기 위하여 종래의 MOS 드라이버회로를 제 1 도를 참조하여 설명하고자 한다. 제 1 도의 MOS 드라이버회로는 한쌍의 상보형 입력(DB,

)을 출력인에이블신호(OE)에 의해 게이트하기 위한 NAND게이트들(NA1, NA2, NA3), NAND게이트들(NA1, NA2)의 출력에 응답하여 부스트된 전압을 발생하기 위한 부스팅수단(BT), 풀업 NMOS 트랜지스터(M4) 및 풀다운 NMOS트랜지스터(M5)로 된 푸쉬풀출력단 그리고 클램핑수단(CL)으로 이루어진다. 상기 풀다운 NMOS트랜지스터(M5)는 인버터(INT2)를 거쳐서 NAND게이트(NA3)의출력을 공급받는다. 부스팅수단(BT)은 NAND게이트(NA1)의 출력이 "하이"일때 부트스트랩 캐패시터(Cb)를 공급전압으로 선충전시킨다. 이때 풀업 NMOS 트랜지스터(M4)의 게이트전극에 연결되는 부스팅노드(N1)는 NAND게이트(NA2)의 하이출력에 의해 턴온된 NMOS 트랜지스터(M3)를 통해서 접지된다. 클램핑수단(CL)은 부스팅노드(N1)와 공급전압(Vcc)사이에 게이트전극이 드레인전극에 연결된 3개의 NMOS트랜지스터(M6∼M8)를 직렬로 연결한 것이다. 따라서 이들 NMOS트랜지스터의 스레쉬홀드전압(V_T)의 합과 공급전압(Vcc)을 더한 값으로 부스팅노드(N1)에 가해지는 부스트된 전압을 클램핑하게 된다. 이와 같이 구성된 종래의 MOS 드라이버 회로는 세가지상태 즉, 하이임피던스상태, 하이상태, 로우상태로 동작한다. 먼저, 하이임피던스 상태는 출력인에이블신호(OE)가 로우상태이면 NAND게이트들(NA1∼NA3)의 출력은 입력(DB,

)에 관계없이 하이상태로 된다.

NAND게이트(NA1)의 하이출력은 인버터(INT1)에 의해 로우상태로 반전되어 부트스트랩 캐패시터(Cb)의 일측단자에 공급되므로 캐패시터(Cb)는 MOS트랜지스터(M1)를 통하여 전류를 공급받아 Vcc-V_T로 충전된다. 이때 NAND게이트(NA1)의 하이출력이 인가되는 PMOS트랜지스터(M2)는 턴오프상태를 유지하고 NAND게이트(NA2)의 하이출력이 인가되는 NMOS트랜지스터(M3)는 턴온되므로 접지전압이 부스팅노드(N1)에 공급되게 되어 풀업 NMOS트랜지스터(M4)는 턴오프상태를 유지한다. 한편 NAND게이트(NA3)의 하이출력이 인버터(INT2)에 의해 로우상태로 반전되어 풀다운 NMOS트랜지스터(M5)에 공급되므로 풀다운 NMOS트랜지스터(M5)는 턴오프 상태를 유지한다. 따라서 출력단자(OT)는 하이임피던스 상태를 유지한다.

출력인에이블신호(OE)가 하이상태로 되면 NAND게이트(NA1∼NA3)의 출력상태는 입력(DB,

)의 상태에 따라 변하게 된다. 먼저 입력(DB)이 로우, 입력(

)이 하이일때, NAND게이트(NA1, NA2)의 출력은 하이상태를 그대로 유지하므로 상술한 바와 같이 풀업 NMOS트랜지스터(M4)는 턴오프상태를 유지한다. 그러나 NAND게이트(NA3)의 출력은 로우상태로 상태천이되므로 풀다운 NMOS트랜지스터(M5)는 턴온되게 된다. 그래서 출력단자(OT)는 접지전압(Vss)으로 구동된다. 반대로, 입력(DB)이 하이, 입력(

)이 로우일때에는 NAND게이트(NA1, NA2)의 출력이 로우상태로 천이되고 NAND게이트(NA3)의 출력은 하이상태를 유지하게 된다. NAND게이트(NA2)의 로우출력에 의해 NMOS트랜지스터(M3)는 턴오프된다. 또한 NAND게이트(NA1)의 로우출력에 의해 PMOS트랜지스터(M2)가 턴온되고 인버터(INT1)의 출력이 하이상태로 되므로 캐패시터(Cb)에 충전된 전하는 PMOS트랜지스터(M2)를 통하여 부스팅노드(N1)에 공급되게 되고 이에 부스팅노드(N1)는 Vcc+

(

는 캐패시터(Cb)의 사이즈에 의해 결정됨)의 부스트된 전압으로 부스팅되게 된다. 따라서 풀업 NMOS트랜지스터(M4)는 게이트전극에 Vcc+

라는 부스트된 전압이 인가되므로 완전히 도통되게 되므로 출력단자(OT)는 풀 Vcc전압으로 구동된다. 이때 부스팅노드(N1)에 가해지는 부스트된 전압(Vcc+

)이 클램핑수단(CL)에 의해 설정된 Vcc+3V_T(여기서 V_T는 MOS트랜지스터의 스레쉬홀드전압)보다 높을 때에는 클램핑수단(CL)이 MOS트랜지스터들(M6∼M8)이 턴온되게 되므로 부스팅노드(N1)에서 공급전압(Vcc)으로 전류가 흐르게 되므로 부스팅노드(N1)는 Vcc+3V_T로 클램핑되게 된다.

그러나 상술한 MOS드라이버회로는 2a도 및 제2b도에 도시한 바와 같이 부스팅노드(N1)가 클램핑수단(CL)을 통하여 공급전압(Vcc)과 연결되게 되므로 부스팅노드(N1)의 전압이 공급전압(Vcc)의 변동에 따라 변동되게 된다. 따라서 높은 Vcc에서는 클램핑된 전압, 즉 Vcc+3V_T도 따라서 높아지게 되므로 클램핑시키는 효과가 떨어지게 된다. 또한, 클램핑수단을 구성하는 MOS트랜지스터(M6∼M8)들이 선형동작영역에서 동작되게 되므로 Vcc+3V_T로 클램핑되는 시간이 수십 nsec정도 소요되게 되므로 실제적으로 출력전압 레벨을 클램핑하기에는 곤란 하였다.

제 3 도를 참조하면, 본 발명의 MOS드라이버회로는 제 1 도의 MOS드라이버회로에 대해 클램퍼수단(CP)이 부스팅노드(N1)와 출력단자(OT)의 사이에 연결된 것이 다르고 종래의 클램핑수단(CL)과 그 구성이 다르다. 그외의 다른 부분은 제 1 도와 동일하므로 동일부호로 처리한다. 본 발명에 의한 클램퍼수단(CP)은 상기 부스팅노드(N1)에 인가되는 상기 부스트된 전압값(Vcc+

)이 설정된 전압값 보다 클때에는 상기 부스팅노드(N1)로부터 상기 출력단자(OT)로의 전류통로를 개방시켜 상기 설정된 전압값으로 상기 부스트된 전압값을 클램핑시킨다. 여기서 설정된 전압값은 공급전압의 변동에 관계없이 일정한 값을 유지한다. 클램퍼수단(CP)은 기준전압(VR)을 발생하기 위한 발생수단(GN)과 상기 전류통로를 개방 또는 차단하기 위한 스위치수단(SW)으로 구성한다. 발생수단(GN)은 상기 공급전압(Vcc)과 기준전압 출력노드(N2)의 사이에 연결되어 인에이블신호(

)에 응답하여 턴온/턴오프되는 PMOS트랜지스터(M9)와, 상기 기준전압출력노드(N2)와 상기 접지전압(Vss)의 사이에 순방향으로 연결되어 상기 기준전압(VR)을 제공하기 위한 n개의 다이오드(D1∼Dn)와, 상기 기준전압출력단자(N2)와 상기 n개의 다이오드(D1∼Dn) 사이에 연결되어 그의 게이트전극에 가해지는 공급전압(Vcc)과 그의 소오스전극에 가해지는 기준전압(VR=nVD)의 차가 그의 스레쉬홀드 전압값(V_T)의 이상이면 턴온되고 이하이면 턴오프되는 NMOS트랜지스터(M10)로 구성한다. 즉, 공급전압(Vcc)이 Vcc〉V_T+nVD이면 NMOS트랜지스터(M10)가 턴온되므로 다이오드(D1∼Dn)들의 순방향 전압의 합입 nVD값이 기준전압(VR)으로 나타나게 되고 Vcc+V_T+nVD이면 NMOS트랜지스터(M10)가 턴오프되므로 Vcc전압이 기준전압(VR)으로 발생되게 된다. 따라서 높은 Vcc에서는 Vcc전압에 관계없이 일정한 nVD값이 기준전압 VR으로 발생되게 되는 것이다.

스위치수단(SW)은 제1 및 제2PMOS트랜지스터(M11, M12)로 구성한다. 제1 PMOS트랜지스터(M11)는 소오스 전극이 상기 부스팅노드(N1)에 연결되고, 게이트전극에 상기 기준전압(VR)이 공급되며, 드레인전극이 제 2 PMOS트랜지스터(M12)의 소오스전극에 연결된다. 제 2 PMOS트랜지스터(M12)는 게이트전극에 상기 기준전압(VR)이 공급되며 드레인전극이 출력단자(OT)에 연결된다. 따라서 이들 PMOS트랜지스터들(M11)(M12)은 그들의 소오스전극과 게이트전극에 가해지는 전위차가 스레쉬홀드전압(V_T)이상이면 턴온되고 이하이면 턴오프된다. 따라서 부스팅노드(N1)에 가해지는 부스트된 전압(Vcc+

)이 기준전압 (VR)에 이들 PMOS트랜지스터(M11, M12)의 스레쉬홀드 전압(V_T)의 합을 더한 값 즉 Vcc+

〉VR+V_T이상이 되어야 PMOS트랜지스터들(M11), (M12)은 턴온되게 된다. 그러므로 부스팅노드(N1)에 부스트된 전압(Vcc+

)은 제4a도 및 제4b도에 도시한 바와같이 공급전압(Vcc)의 변동에 무관한 VR+V_T의 값으로 클램핑되게 되는 것이다. 그러므로 공급전압(Vcc)이 하이 Vcc가 되더라도 부스팅노드(N1)에 가해지는 전위차는 VR+V_T로 일정하므로 출력단자(OT)의 전압레벨도 일정치 이하로 클램핑된다.

그러므로 공급전압변동에 의한 출력전압의 변동때문에 발생되는 전원선 및 접지선 잡음발생을 방지할 수 있다. 또한 본 발명의 클램퍼수단은 출력단자(OT)로 부스팅노드의 전하를 방전하기 때문에 출력의 로우상태에서 하이상태로의 상태 천이시 보다 많은 전하를 빠른 시간애에 방전시킬 수 있으므로 종래보다 효율적인 클램핑동작을 수행할 수 있다.

Claims (5)

1. 드레인전극이 공급전압에 결합되고 소오스전극이 출력단자에 연결되고, 상기 출력단자를 "하이"상태로 구동시에 부스트된 전압이 인가되는 부스팅노드에 게이트 전극이 연결되는 풀업 NMOS트랜지스터 ; 및 드레인전극이 상기 출력단자에 연결되고, 소오스 전극이 접지전압에 결합되고, 상기 출력단자를 "로우"상태로 구동시에 턴온되는 풀다운 NMOS트랜지스터를 구비한 MOS드라이버회로에 있어서, 상기 부스팅노드에 인가되는 상기 부스트된 전압값이 설정된 전압값보다 클 때에는 상기 부스팅노드로부터 상기 출력노드로의 전류통로를 개방시켜 상기 설정된 전압값으로 상기 부스트된 전압값을 클램핑시키기 위한 클램퍼 수단을 구비하여서 된 것을 특징으로 하는 MOS드라이버회로.
2. 제 1 항에 있어서, 상기 클램퍼수단은 상기 공급전압의 변동에 관계없이 일정한 기준전압을 발생하기 위한 발생수단 ; 및 상기 부스팅노드와 출력노드 사이에 연결되어 그의 제어전극에 가해지는 상기 발생수단의 기준전압과 자신의 스레쉬홀드전압의 합보다 상기 부스팅노드에 가해지는 부스트된 전압값이 더 클때에 턴온되는 스위치수단을 구비한 것을 특징으로 하는 MOS드라이버회로.
3. 제 2 항에 있어서, 상기 발생수단은 상기 공급전압과 기준전압출력단자 사이에 연결되어 인에이블신호에 응답하여 턴온/턴오프되는 PMOS트랜지스터 ; 상기 기준전압출력단자와 상기 접지전압 사이에 순방향으로 연결되어 상기 기준전압을 제공하기 위한 n개의 다이오드 ; 상기 기준전압출력단자와 상기 n개의 다이오드 사이에 연결되어 그이 게이트전극에 가해지는 공급전압과 그의 소오스전극에 가해지는 기준전압의 차가 그의 스레쉬홀드 전압값의 이상이면 턴온되고 이하이면 턴오프되는 NMOS트랜지스터를 구비한 것을 특징으로 하는 MOS드라이버회로.
4. 제 2 항에 있어서, 상기 스위치수단은 소오스전극이 상기 부스팅노드에 연결되고, 게이트 전극이 상기 기준전압과 결합되며, 드레인전극을 가지는 제 1 PMOS트랜지스터 ; 및 소오스전극이 상기 제 1 PMOS트랜지스터의 드레인전극이 연결되고, 드레인전극이 상기 출력노드에 연결되고 게이트전극이 상기 기준전압과 결합되는 제 2 PMOS트랜지스터를 구비하여서 된것을 특징으로 하는 MOS드라이버회로.
5. 제 1 항에 있어서, 상기 클램퍼수단의 설정된 전압값을 정규의 공급전압값과 적어도 하나이상의 MOS트랜지스터의 스레쉬홀드전압값들의 합으로 설정하는 것을 특징으로 하는 MOS드라이버회로.

Images