[go: up one dir, main page]

KR920702555A - 반도체 장치 - Google Patents

반도체 장치

Info

Publication number
KR920702555A
KR920702555A KR1019920700826A KR920700826A KR920702555A KR 920702555 A KR920702555 A KR 920702555A KR 1019920700826 A KR1019920700826 A KR 1019920700826A KR 920700826 A KR920700826 A KR 920700826A KR 920702555 A KR920702555 A KR 920702555A
Authority
KR
South Korea
Prior art keywords
cell
complementary
wiring
semiconductor device
misfets
Prior art date
Application number
KR1019920700826A
Other languages
English (en)
Inventor
마사오 미즈노
Original Assignee
아이자와 스스무
세이꼬 엡슨 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이자와 스스무, 세이꼬 엡슨 가부시끼가이샤 filed Critical 아이자와 스스무
Publication of KR920702555A publication Critical patent/KR920702555A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 관한 반도체 장치의 기능 셀의 배치를 나타내는 평면도, 제2도는 본 발명에 대하여 종래의 배선 방법을 사용한 가능 셀의 배치를 나타내는 평면도, 제3도는 본 발명의 실시예에 관한 반도체 장치의 개요를 나타내는 설명도.

Claims (7)

  1. 복수의 상보형 MISFET에서 되는 기본 셀을 가지고, 매트릭스 상에 배열된 그 기본 셀내의 상기 상보형 MISFET에 의하여 기능 셀을 구성하고, 복수의 기능 셀 사이를 접속하여 소정의 회로를 구성하는 반도체 장치에 있어서, 적어도 1개의 기본 셀이 복수의 상기 기능 셀에 공유되는 공유 셀인 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 공유 셀은 상기 복수의 기능 셀의 경계로 되고, 공유 셀을 구성하고 있는 복수의 상기 상보형 MISFET를 접속하는 중간 드레인에 전원 콘택트를 구비하고, 상기 복수의 기능 셀은, 이 전원콘택트에 대하여 대칭인 적어도 2개의 반전 배치의 어느 것인가에 의하여 배치되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 복수의 기능 셀은 상기 기본 셀을 구성하는 상보형 MISFET 조수의 비정수배의 상보형 MISFET에 의하여 구성되는 복수의 기능 셀인 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 기본 셀은 2조의 상기 상보형 MISFET에 의하여 구성되어 있으며, 상기 복수의 기능 셀은 홀수조의 상보형 MISFET에 의하여 구성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 복수의 상호형 MISFET에서 되는 기본 셀을 가지고, 매트릭스 상에 배열된 기본 셀 내의 상기 상보형 MISFET에 의하여 기능 셀을 구성하고, 복수의 그 기능 셀 사이를 접속하여 소정의 회로를 구성하는 반도체 장치에 있어서, 상기 상보형 MISFET의 출력 끼리를 접속하는 출력 배선이, 그 반도체 장치의 표면상에 형성된 제1배선층상에 절연층을 거쳐 적층된 제2의 배선층을 주로 사용하여 배선되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 상보형 MISFET의 출력끼리를 접속하는 출력 배선이, 그 반도체 장치의 표면상에 형성된 제1배선층상에 절연층을 거쳐 적층된 제2의 배선층을 주로 사용하여 배선되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 상보형 MISFET를 접속하는 배선 및 상기 기능 셀을 접속하는 배선은 상기 상보형 MISFET의 전원 배선과 평행한 평행배선이 주로 상기 제1의 배선층을 사용하여 형성되고, 상기 전원 배선과 직교하는 직교 배선이 주로 상기 제2의 배선층을 사용하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920700826A 1990-08-10 1991-08-05 반도체 장치 KR920702555A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21320790 1990-08-10
JP90-213207 1990-08-10
PCT/JP1991/001044 WO1992002957A1 (fr) 1990-08-10 1991-08-05 Dispositif semi-conducteur

Publications (1)

Publication Number Publication Date
KR920702555A true KR920702555A (ko) 1992-09-04

Family

ID=16635314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920700826A KR920702555A (ko) 1990-08-10 1991-08-05 반도체 장치

Country Status (3)

Country Link
EP (1) EP0495990A4 (ko)
KR (1) KR920702555A (ko)
WO (1) WO1992002957A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526450B2 (ja) * 2001-10-29 2004-05-17 株式会社東芝 半導体集積回路およびスタンダードセル配置設計方法
US9262573B2 (en) * 2013-03-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Cell having shifted boundary and boundary-shift scheme

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133712A (en) * 1981-02-12 1982-08-18 Fujitsu Ltd Constituting method of delay circuit in master slice ic
JPS57186350A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Semiconductor integrated circuit device
KR890004568B1 (ko) * 1983-07-09 1989-11-15 후지쑤가부시끼가이샤 마스터슬라이스형 반도체장치
JPS60261155A (ja) * 1984-06-07 1985-12-24 Fujitsu Ltd 集積回路の製造方法

Also Published As

Publication number Publication date
WO1992002957A1 (fr) 1992-02-20
EP0495990A4 (en) 1993-05-05
EP0495990A1 (en) 1992-07-29

Similar Documents

Publication Publication Date Title
KR900005443A (ko) 전원선들의 향상된 배열을 갖는 반도체 집적회로 장치
KR840005920A (ko) 반도체 집적회로 장치
KR890002886A (ko) 반도체 기억장치
KR950034686A (ko) 게이트 어레이의 기본 셀 및 이 기본 셀을 포함하는 게이트 어레이
KR940027181A (ko) 반도체집합기판 및 반도체장치
KR900010999A (ko) 반도체 장치
KR890016573A (ko) 반도체기억장치
KR850000797A (ko) 마스터슬라이스형 반도체 장치
KR900010998A (ko) 반도체 집적회로 장치
KR910010508A (ko) 반도체 장치
KR870008316A (ko) 반도체 기억장치
KR880003415A (ko) 반도체 집적 회로
KR840008540A (ko) 바이폴라트랜지스터와 mos 트랜지스터가 혼재하는 반도체 집적회로장치
KR870008395A (ko) 절연게이트 전계효과 트랜지스터
KR890017794A (ko) 마스터-슬라이스형 반도체집적회로
KR950010098A (ko) 반도체 기억장치
KR890016679A (ko) 반도체장치
KR970051163A (ko) 반도체 메모리장치
KR900005452A (ko) 반도체 메모리
KR920702555A (ko) 반도체 장치
DE3482528D1 (de) In c-mos-technik realisierte basiszelle.
KR880011804A (ko) 반도체 집적회로 장치
KR950007060A (ko) 게이트어레이 lsi
KR900017165A (ko) 스탠다드셀방식의 반도체집적회로
KR910020896A (ko) 반도체집적회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920410

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19920410

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19950811

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19951031

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19950811

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I