[go: up one dir, main page]

KR920022297A - 다이너믹 랜덤 액세스 메모리 장치 - Google Patents

다이너믹 랜덤 액세스 메모리 장치 Download PDF

Info

Publication number
KR920022297A
KR920022297A KR1019920008132A KR920008132A KR920022297A KR 920022297 A KR920022297 A KR 920022297A KR 1019920008132 A KR1019920008132 A KR 1019920008132A KR 920008132 A KR920008132 A KR 920008132A KR 920022297 A KR920022297 A KR 920022297A
Authority
KR
South Korea
Prior art keywords
signal
bonding pad
column address
write enable
random access
Prior art date
Application number
KR1019920008132A
Other languages
English (en)
Other versions
KR950014251B1 (ko
Inventor
데쯔사이 아우노
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR920022297A publication Critical patent/KR920022297A/ko
Application granted granted Critical
Publication of KR950014251B1 publication Critical patent/KR950014251B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

다이너믹 랜덤 액세스 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명의 1실시예를 표시하는 DRAM의 블록도,
제3도는 제2도에 표시한 클럭 제너레이터 및 그의 주변회로의 블록도.

Claims (1)

  1. 멀티 비트 구성을 가지는 다이너믹 랜덤 액세스 메모리 장치이고, 상기 장치는, 필요에 따라, 제1 및 제2의 컬럼 어드레스 스트로브 신호 및 단일의 기록 이네이블 신호에 의해 제어되는 제1의 판독 및 기록 제어 타이프 또는 단일의 컬럼 어드레스 신호 및 제1 및 제2의 기록 이네이블 신호에 의해 제어되는 제2의 판독 및 기록 제어 타이프의 어느 것으로서, 사용 가능하고, 반도체 기판과, 외부적으로 제공되는 적어도 3개의 외부 제어 클럭 신호를 받는 수신 수단과, 외부적으로 공급되는 전원 전압을 받는 전원 입력 리드와, 상기 기판상에 형성된 미리 정해진 본딩 패드와, 상기 기판상에 형성되고, 또한 상기 미리 정해진 본딩 패드의 전위에 응답하고, 상기 수신 수단에 의해 수신된 상기 적어도 3개의 외부 제어 신호를, 상기 제1 또는 제2의 판독 및 기록 제어 타이프의 어느 것에 있어 사용되는 내부 제어 클럭 신호에 변환하는 신호 변환 수단을 포함하고, 상기내부 제어 클럭 신호는, 상기 제1 및 제2의 컬럼 어드레스 스트로브 신호 및 단일의 기록 이네이블 신호 또는 상기 단일의 컬럼 어드레스 스트로브 신호 및 제1 및 제2의 기록 이네이블 신호의 어느것이고, 상기 미리 정해진 본딩 패드의 전위는, 상기 전원 입력 리드와 상기 미리 정해진 본딩 패드와의 사이의 접속의 유무에 의해 결정되는 다이너믹 랜덤 액세스 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920008132A 1991-05-16 1992-05-14 다이너믹 랜덤 액세스 메모리 장치 KR950014251B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1991-111445 1991-05-16
JP91-111445 1991-05-16
JP3111445A JP2715009B2 (ja) 1991-05-16 1991-05-16 ダイナミックランダムアクセスメモリ装置

Publications (2)

Publication Number Publication Date
KR920022297A true KR920022297A (ko) 1992-12-19
KR950014251B1 KR950014251B1 (ko) 1995-11-23

Family

ID=14561385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008132A KR950014251B1 (ko) 1991-05-16 1992-05-14 다이너믹 랜덤 액세스 메모리 장치

Country Status (5)

Country Link
US (1) US5226008A (ko)
EP (1) EP0513968B1 (ko)
JP (1) JP2715009B2 (ko)
KR (1) KR950014251B1 (ko)
DE (1) DE69227539T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0589663A (ja) * 1991-09-27 1993-04-09 Mitsubishi Electric Corp 半導体記憶装置およびその出力制御方法
US5412613A (en) * 1993-12-06 1995-05-02 International Business Machines Corporation Memory device having asymmetrical CAS to data input/output mapping and applications thereof
US5923829A (en) 1994-08-25 1999-07-13 Ricoh Company, Ltd. Memory system, memory control system and image processing system
US5657293A (en) * 1995-08-23 1997-08-12 Micron Technology, Inc. Integrated circuit memory with back end mode disable
KR0170905B1 (ko) * 1995-11-06 1999-03-30 김주용 디램
US5900021A (en) * 1997-04-04 1999-05-04 United Memories, Inc. Pad input select circuit for use with bond options
US6347394B1 (en) 1998-11-04 2002-02-12 Micron Technology, Inc. Buffering circuit embedded in an integrated circuit device module used for buffering clocks and other input signals

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2948159C2 (de) * 1979-11-29 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen
US5018101A (en) * 1987-09-16 1991-05-21 Hitachi, Ltd. Semiconductor memory
US4956811A (en) * 1987-09-16 1990-09-11 Hitachi, Ltd. Semiconductor memory

Also Published As

Publication number Publication date
JP2715009B2 (ja) 1998-02-16
JPH04339396A (ja) 1992-11-26
EP0513968A2 (en) 1992-11-19
US5226008A (en) 1993-07-06
DE69227539D1 (de) 1998-12-17
DE69227539T2 (de) 1999-05-20
KR950014251B1 (ko) 1995-11-23
EP0513968A3 (en) 1993-06-30
EP0513968B1 (en) 1998-11-11

Similar Documents

Publication Publication Date Title
KR880004479A (ko) 다이나믹형 반도체기억장치
KR960012013A (ko) 동기형 반도체 기억 장치
KR920013462A (ko) 반도체 기억장치
KR910005308A (ko) 반도체 메모리
JP3277603B2 (ja) 半導体記憶装置
KR930024011A (ko) 반도체 기억회로
KR950000011A (ko) 반도체 메모리 장치
KR920010638A (ko) 반도체 기억장치
KR930005017A (ko) 반도체 dram 장치
KR950007089A (ko) 진폭이 작은 고속 입력 신호에 응답하는 저전력 소비 신호 입력 회로를 갖고 있는 반도체 집적 회로 장치
JP3681877B2 (ja) 半導体装置の内部クロック発生回路及び内部クロック発生方法
KR19990003680A (ko) 데이터 입출력 마스크 입력버퍼의 전류소모를 감소시키기 위한 제어부를 구비하는 동기식 반도체 메모리장치
KR920022297A (ko) 다이너믹 랜덤 액세스 메모리 장치
KR920017115A (ko) 반도체기억장치
KR870010549A (ko) 반도체 기억장치
US5260901A (en) Output circuit of semiconductor memory device
KR910020721A (ko) 반도체 메모리 소자
KR960038979A (ko) 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어할 수 있는 다이나믹형 반도체 기억장치
KR960019307A (ko) 반도체 메모리장치
TW329047B (en) Semiconductor integrated circuit device providing DRAM semiconductor circuit device
KR900005442A (ko) 반도체 기억장치
KR850008238A (ko) 반도체 기억장치
KR880006697A (ko) 다이나믹 랜덤 액세스 메모리 어레이
KR940026964A (ko) 반도체 메모리 장치
KR960038999A (ko) 반도체 집적회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920514

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19920514

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19951031

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19960115

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960119

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960119

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19981112

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19991109

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20001116

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20011114

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20021107

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20031106

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20041109

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20051111

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20061110

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20071106

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20081110

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20081110

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee