JPH04339396A - ダイナミックランダムアクセスメモリ装置 - Google Patents
ダイナミックランダムアクセスメモリ装置Info
- Publication number
- JPH04339396A JPH04339396A JP3111445A JP11144591A JPH04339396A JP H04339396 A JPH04339396 A JP H04339396A JP 3111445 A JP3111445 A JP 3111445A JP 11144591 A JP11144591 A JP 11144591A JP H04339396 A JPH04339396 A JP H04339396A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dram
- type
- signals
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 23
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 12
- 239000010931 gold Substances 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- 239000000872 buffer Substances 0.000 description 55
- 238000006243 chemical reaction Methods 0.000 description 48
- 230000015654 memory Effects 0.000 description 24
- 230000004044 response Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 101000898746 Streptomyces clavuligerus Clavaminate synthase 1 Proteins 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 102100040489 DNA damage-regulated autophagy modulator protein 2 Human genes 0.000 description 1
- 101000968012 Homo sapiens DNA damage-regulated autophagy modulator protein 2 Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、一般にダイナミック
ランダムアクセスメモリ装置に関し、特に、バイト単位
でデータを読出および書込できる、マルチビット構成を
有するダイナミックランダムアクセスメモリ装置に関す
る。
ランダムアクセスメモリ装置に関し、特に、バイト単位
でデータを読出および書込できる、マルチビット構成を
有するダイナミックランダムアクセスメモリ装置に関す
る。
【０００２】
【従来の技術】一般に、コンピュータシステムにおける
データをストアするためのメモリボードは、多数の半導
体メモリ装置を備えている。すなわち、メモリボード上
には、ダイナミックランダムアクセスメモリおよびスタ
ティックランダムアクセスメモリなどのような多数の半
導体メモリが置かれ、これらはたくさんの配線により接
続される。一般に、メモリボード上の配線を減らすため
には、ボード上に搭載される半導体メモリの数を減らす
必要がある。したがって、必要な記憶容量を保ちつつ、
メモリボードにおいて半導体メモリの数を減らすことが
望まれる。これに加えて、半導体メモリの制御を簡単化
する観点からも、半導体メモリの数を減らすことが望ま
しいことが指摘される。
データをストアするためのメモリボードは、多数の半導
体メモリ装置を備えている。すなわち、メモリボード上
には、ダイナミックランダムアクセスメモリおよびスタ
ティックランダムアクセスメモリなどのような多数の半
導体メモリが置かれ、これらはたくさんの配線により接
続される。一般に、メモリボード上の配線を減らすため
には、ボード上に搭載される半導体メモリの数を減らす
必要がある。したがって、必要な記憶容量を保ちつつ、
メモリボードにおいて半導体メモリの数を減らすことが
望まれる。これに加えて、半導体メモリの制御を簡単化
する観点からも、半導体メモリの数を減らすことが望ま
しいことが指摘される。
【０００３】図９は、一例としてパーソナルコンピュー
タに使用されるメモリシステム（またはメモリボード）
のブロック図である。図９を参照して、このメモリシス
テムは、各々が８ビット構成を有するダイナミックラン
ダムアクセスメモリ（以下「ＤＲＡＭ」という）２０１
および２０２を含む。アドレスデコーダ２０３は、ＣＰ
Ｕから与えられるメモリリクエスト信号に応答して、ア
ドレスバス上のアドレス信号をデコードする。このデコ
ードにより決定されるＲＡＭリクエスト信号がタイミン
グコントローラ２０６に与えられる。リフレッシュタイ
マ２０４は、リフレッシュリクエスト信号を発生し、こ
れをタイミングコントローラ２０６に与える。タイミン
グコントローラ２０６は、ＣＰＵからのリードコマンド
およびライトコマンドにも応答して動作する。タイミン
グコントローラ２０６は、与えられた制御信号に応答し
て、コントロール信号をコントロール信号ドライバ２０
８に与える。コントロール信号ドライバ２０８は、ＤＲ
ＡＭ２０１および２０２を動作させるのに必要なさまざ
まなクロック信号／ＲＡＳ，／ＣＡＳ０およびＣＡＳ１
，／ＷＥおよび／ＯＥを発生する。リフレッシュアドレ
スカウンタ２０５は、タイミングコントローラ２０６か
ら発生された信号／ＲＥＦＡＥに応答して、リフレッシ
ュアドレス信号を発生する。アドレスマルチプレクサ２
０７は、このリフレッシュアドレス信号およびアドレス
バス上のアドレス信号を受け、マルチプレクスされたア
ドレス信号ＭＡ０ないしＭＡ９を２つのＤＲＡＭ２０１
および２０２に与える。データバッファ２０９および２
１０は、１６ビットのデータバス２１１を介してＣＰＵ
に接続される。データバッファ２０９は、２バイト（１
６ビット）のデータのうち、下位のバイトのデータビッ
トＤ０ないしＤ７を扱う。一方、データバッファ２１０
は、上位のバイトのデータビットＤ８ないしＤ１５を扱
う。データバッファ２０９および２１０は、ＤＲＡＭ２
０１および２０２にそれぞれ接続される。したがって、
ＤＲＡＭ２０１が下位のバイトのデータＤ０ないしＤ７
をストアし、一方ＤＲＡＭ２０２が上位のバイトのデー
タＤ８ないしＤ１５をストアする。
タに使用されるメモリシステム（またはメモリボード）
のブロック図である。図９を参照して、このメモリシス
テムは、各々が８ビット構成を有するダイナミックラン
ダムアクセスメモリ（以下「ＤＲＡＭ」という）２０１
および２０２を含む。アドレスデコーダ２０３は、ＣＰ
Ｕから与えられるメモリリクエスト信号に応答して、ア
ドレスバス上のアドレス信号をデコードする。このデコ
ードにより決定されるＲＡＭリクエスト信号がタイミン
グコントローラ２０６に与えられる。リフレッシュタイ
マ２０４は、リフレッシュリクエスト信号を発生し、こ
れをタイミングコントローラ２０６に与える。タイミン
グコントローラ２０６は、ＣＰＵからのリードコマンド
およびライトコマンドにも応答して動作する。タイミン
グコントローラ２０６は、与えられた制御信号に応答し
て、コントロール信号をコントロール信号ドライバ２０
８に与える。コントロール信号ドライバ２０８は、ＤＲ
ＡＭ２０１および２０２を動作させるのに必要なさまざ
まなクロック信号／ＲＡＳ，／ＣＡＳ０およびＣＡＳ１
，／ＷＥおよび／ＯＥを発生する。リフレッシュアドレ
スカウンタ２０５は、タイミングコントローラ２０６か
ら発生された信号／ＲＥＦＡＥに応答して、リフレッシ
ュアドレス信号を発生する。アドレスマルチプレクサ２
０７は、このリフレッシュアドレス信号およびアドレス
バス上のアドレス信号を受け、マルチプレクスされたア
ドレス信号ＭＡ０ないしＭＡ９を２つのＤＲＡＭ２０１
および２０２に与える。データバッファ２０９および２
１０は、１６ビットのデータバス２１１を介してＣＰＵ
に接続される。データバッファ２０９は、２バイト（１
６ビット）のデータのうち、下位のバイトのデータビッ
トＤ０ないしＤ７を扱う。一方、データバッファ２１０
は、上位のバイトのデータビットＤ８ないしＤ１５を扱
う。データバッファ２０９および２１０は、ＤＲＡＭ２
０１および２０２にそれぞれ接続される。したがって、
ＤＲＡＭ２０１が下位のバイトのデータＤ０ないしＤ７
をストアし、一方ＤＲＡＭ２０２が上位のバイトのデー
タＤ８ないしＤ１５をストアする。
【０００４】従来的には、８ビット構成を有するＤＲＡ
Ｍが市場に出回っているので、図９に示すようにコンピ
ュータシステムにおいて使用されたＤＲＡＭ２０１およ
び２０２は１バイト単位でデータを扱う。最近では、１
６ビット構成を有するＤＲＡＭ２００が市場に出回るよ
うになり、したがって２つのＤＲＡＭ２０１および２０
２に代えて、１つのＤＲＡＭ２００を使用することが可
能となった。その結果、使用されるＤＲＡＭの数が減少
されることになり、メモリシステムまたはメモリボード
における配線の減少および簡単化がなされている。
Ｍが市場に出回っているので、図９に示すようにコンピ
ュータシステムにおいて使用されたＤＲＡＭ２０１およ
び２０２は１バイト単位でデータを扱う。最近では、１
６ビット構成を有するＤＲＡＭ２００が市場に出回るよ
うになり、したがって２つのＤＲＡＭ２０１および２０
２に代えて、１つのＤＲＡＭ２００を使用することが可
能となった。その結果、使用されるＤＲＡＭの数が減少
されることになり、メモリシステムまたはメモリボード
における配線の減少および簡単化がなされている。
【０００５】１６ビット構成を有するＤＲＡＭとして、
従来から次のようなタイプのものが知られている。第１
のタイプのＤＲＡＭは、２つのカラムアドレスストロー
ブ（以下「ＣＡＳ」という）信号および１つの書込イネ
ーブル（以下「ＷＥ」という）信号に応答して、読出ま
たは書込される。このタイプのＤＲＡＭは、以下では２
ＣＡＳ／１ＷＥタイプのものと呼ばれる。これに加えて
、第２のタイプのＤＲＡＭは、１つのＣＡＳ信号および
２つのＷＥ信号に応答して、読出および書込される。 このタイプは、以下では１ＣＡＳ／２ＷＥタイプと呼ば
れる。図９に示したＤＲＡＭ２００は、２つの信号／Ｃ
ＡＳ０および／ＣＡＳ１と１つの信号／ＷＥに応答して
動作されるので、２ＣＡＳ／１ＷＥタイプのものである
。さらには、第３のタイプのＤＲＡＭは、１つのＣＡＳ
信号および１つのＷＥ信号に応答して、読出および書込
される。このタイプのＤＲＡＭは、以下では１ＣＡＳ／
１ＷＥタイプのものと呼ばれる。
従来から次のようなタイプのものが知られている。第１
のタイプのＤＲＡＭは、２つのカラムアドレスストロー
ブ（以下「ＣＡＳ」という）信号および１つの書込イネ
ーブル（以下「ＷＥ」という）信号に応答して、読出ま
たは書込される。このタイプのＤＲＡＭは、以下では２
ＣＡＳ／１ＷＥタイプのものと呼ばれる。これに加えて
、第２のタイプのＤＲＡＭは、１つのＣＡＳ信号および
２つのＷＥ信号に応答して、読出および書込される。 このタイプは、以下では１ＣＡＳ／２ＷＥタイプと呼ば
れる。図９に示したＤＲＡＭ２００は、２つの信号／Ｃ
ＡＳ０および／ＣＡＳ１と１つの信号／ＷＥに応答して
動作されるので、２ＣＡＳ／１ＷＥタイプのものである
。さらには、第３のタイプのＤＲＡＭは、１つのＣＡＳ
信号および１つのＷＥ信号に応答して、読出および書込
される。このタイプのＤＲＡＭは、以下では１ＣＡＳ／
１ＷＥタイプのものと呼ばれる。
【０００６】ＤＲＡＭが１６ビット構成を有するとき、
１ＣＡＳ／１ＷＥタイプのＤＲＡＭは、２バイト、すな
わち１６ビット単位でデータを読出および書込する。１
ＣＡＳ／２ＷＥタイプのＤＲＡＭは、２バイト単位、す
なわち１６ビット単位でデータを読出すが、上位バイト
または下位バイト単位（８ビット単位）でデータを書込
む。２ＣＡＳ／１ＷＥタイプのＤＲＡＭは、読出および
書込において、上位バイトまたは下位バイト単位（すな
わち８ビット単位）でデータを扱う。
１ＣＡＳ／１ＷＥタイプのＤＲＡＭは、２バイト、すな
わち１６ビット単位でデータを読出および書込する。１
ＣＡＳ／２ＷＥタイプのＤＲＡＭは、２バイト単位、す
なわち１６ビット単位でデータを読出すが、上位バイト
または下位バイト単位（８ビット単位）でデータを書込
む。２ＣＡＳ／１ＷＥタイプのＤＲＡＭは、読出および
書込において、上位バイトまたは下位バイト単位（すな
わち８ビット単位）でデータを扱う。
【０００７】図１０ないし図１３は、上記のタイプのＤ
ＲＡＭの典型的な動作サイクルにおけるタイミングチャ
ートである。図１０は、２ＣＡＳ／１ＷＥタイプのＤＲ
ＡＭの上位バイト読出サイクルにおける動作を示す。こ
のＤＲＡＭは、上位バイトのための信号／ＵＣＡＳおよ
び下位バイトのための信号／ＬＣＡＳと信号／ＷＥとに
応答して動作される。信号／ＵＣＡＳが立ち上がった後
信号／ＲＡＳが立ち下がるので、上位バイトのデータを
指定するためのロウアドレス信号ＲＡが取込まれる。信
号／ＵＣＡＳの立ち下がりに応答して、カラムアドレス
信号ＣＡも取込まれる。このとき信号／ＷＥが高レベル
に保たれるので、読出動作が行なわれる。信号／ＯＥの
立ち下がりに応答して、上位バイトの読出されたデータ
ビットＤＱ９ないしＤＱ１６が出力される。
ＲＡＭの典型的な動作サイクルにおけるタイミングチャ
ートである。図１０は、２ＣＡＳ／１ＷＥタイプのＤＲ
ＡＭの上位バイト読出サイクルにおける動作を示す。こ
のＤＲＡＭは、上位バイトのための信号／ＵＣＡＳおよ
び下位バイトのための信号／ＬＣＡＳと信号／ＷＥとに
応答して動作される。信号／ＵＣＡＳが立ち上がった後
信号／ＲＡＳが立ち下がるので、上位バイトのデータを
指定するためのロウアドレス信号ＲＡが取込まれる。信
号／ＵＣＡＳの立ち下がりに応答して、カラムアドレス
信号ＣＡも取込まれる。このとき信号／ＷＥが高レベル
に保たれるので、読出動作が行なわれる。信号／ＯＥの
立ち下がりに応答して、上位バイトの読出されたデータ
ビットＤＱ９ないしＤＱ１６が出力される。
【０００８】図１１を参照して、２ＣＡＳ／１ＷＥタイ
プのＤＲＡＭにおける上位バイト書込サイクルが示され
る。この場合では、上位バイトのデータビットＤＱ９な
いしＤＱ１６がストアされるべきメモリセルを指定する
ためのカラムアドレス信号が取込まれ、指定されたメモ
リセルにデータＤＱ９ないしＤＱ１６が書込まれる。
プのＤＲＡＭにおける上位バイト書込サイクルが示され
る。この場合では、上位バイトのデータビットＤＱ９な
いしＤＱ１６がストアされるべきメモリセルを指定する
ためのカラムアドレス信号が取込まれ、指定されたメモ
リセルにデータＤＱ９ないしＤＱ１６が書込まれる。
【０００９】図１２を参照して、１ＣＡＳ／２ＷＥタイ
プのＤＲＡＭにおける読出サイクルが示される。このＤ
ＲＡＭは、信号／ＣＡＳと上位バイトのための信号／Ｕ
ＷＥおよび下位バイトのための信号／ＬＷＥとに応答し
て動作される。
プのＤＲＡＭにおける読出サイクルが示される。このＤ
ＲＡＭは、信号／ＣＡＳと上位バイトのための信号／Ｕ
ＷＥおよび下位バイトのための信号／ＬＷＥとに応答し
て動作される。
【００１０】図１３を参照して、１ＣＡＳ／２ＷＥタイ
プのＤＲＡＭにおける下位バイト書込サイクルの動作が
示される。
プのＤＲＡＭにおける下位バイト書込サイクルの動作が
示される。
【００１１】２ＣＡＳ／１ＷＥタイプのＤＲＡＭは、た
とえば、図９に示したパーソナルコンピュータなどのメ
モリシステムにおいてしばしば使用される。その理由は
、一般にコンピュータシステムにおいてデータがバイト
単位で扱われることが多いからである。したがって、バ
イト単位、すなわち８ビット単位でデータを読出および
書込することのできる２ＣＡＳ／１ＷＥタイプのＤＲＡ
Ｍが使用される。他方、画像処理の分野では、バイト単
位でのデータの読出が通常必要とされない。すなわち、
画像処理の分野では、データがバイト単位でＤＲＡＭに
書込む必要があるが、読出動作では、通常はデータが１
ワード（すなわち２バイト）または２ワード単位で扱わ
れる。したがって、このような分野では、１ＣＡＳ／２
ＷＥタイプのＤＲＡＭが使用されることになる。
とえば、図９に示したパーソナルコンピュータなどのメ
モリシステムにおいてしばしば使用される。その理由は
、一般にコンピュータシステムにおいてデータがバイト
単位で扱われることが多いからである。したがって、バ
イト単位、すなわち８ビット単位でデータを読出および
書込することのできる２ＣＡＳ／１ＷＥタイプのＤＲＡ
Ｍが使用される。他方、画像処理の分野では、バイト単
位でのデータの読出が通常必要とされない。すなわち、
画像処理の分野では、データがバイト単位でＤＲＡＭに
書込む必要があるが、読出動作では、通常はデータが１
ワード（すなわち２バイト）または２ワード単位で扱わ
れる。したがって、このような分野では、１ＣＡＳ／２
ＷＥタイプのＤＲＡＭが使用されることになる。
【００１２】図１４は、２ＣＡＳ／１ＷＥタイプのＤＲ
ＡＭのための入力バッファ回路の回路図である。図１４
を参照して、外部的に与えられる信号／ＵＣＡＳ，／Ｌ
ＣＡＳおよび／ＷＥは、金線４１ないし４３を介して、
半導体チップ上に設けられたボンディングパッド３１な
いし３３にそれぞれ与えられる。２ＣＡＳ／１ＷＥタイ
プのための入力バッファ回路２は、ボンディングパッド
３１ないし３３に与えられた信号を受けるように接続さ
れる。したがって、入力バッファ回路２は、内部信号／
ＵＣＡＳ，／ＬＣＡＳおよび／ＷＥを出力し、それらを
図示されていないクロックジェネレータに与える。
ＡＭのための入力バッファ回路の回路図である。図１４
を参照して、外部的に与えられる信号／ＵＣＡＳ，／Ｌ
ＣＡＳおよび／ＷＥは、金線４１ないし４３を介して、
半導体チップ上に設けられたボンディングパッド３１な
いし３３にそれぞれ与えられる。２ＣＡＳ／１ＷＥタイ
プのための入力バッファ回路２は、ボンディングパッド
３１ないし３３に与えられた信号を受けるように接続さ
れる。したがって、入力バッファ回路２は、内部信号／
ＵＣＡＳ，／ＬＣＡＳおよび／ＷＥを出力し、それらを
図示されていないクロックジェネレータに与える。
【００１３】図１５は、１ＣＡＳ／２ＷＥタイプのＤＲ
ＡＭのための入力バッファ回路の回路図である。図１４
に示したものと同様に、１ＣＡＳ／２ＷＥタイプのため
の入力バッファ回路３は、外部的に与えられる信号／Ｃ
ＡＳ，／ＵＷＥおよび／ＬＷＥを受けるように接続され
る。この入力バッファ回路３は、内部信号／ＣＡＳ，／
ＵＷＥおよび／ＬＷＥを出力し、それらを図示されてい
ないクロックジェネレータに与える。
ＡＭのための入力バッファ回路の回路図である。図１４
に示したものと同様に、１ＣＡＳ／２ＷＥタイプのため
の入力バッファ回路３は、外部的に与えられる信号／Ｃ
ＡＳ，／ＵＷＥおよび／ＬＷＥを受けるように接続され
る。この入力バッファ回路３は、内部信号／ＣＡＳ，／
ＵＷＥおよび／ＬＷＥを出力し、それらを図示されてい
ないクロックジェネレータに与える。
【００１４】
【発明が解決しようとする課題】図１４および図１５に
示した入力バッファ回路２および３は、互いに類似した
ものであるが、２ＣＡＳ／１ＷＥタイプおよび１ＣＡＳ
／２ＷＥタイプのそれぞれのＤＲＡＭに固有のものであ
ることが指摘される。言い換えると、図１４に示した入
力バッファ回路２は、１ＣＡＳ／２ＷＥタイプのＤＲＡ
Ｍのための入力バッファ回路として使用できない。他方
、図１５に示した入力バッファ回路３は、２ＣＡＳ／１
ＷＥタイプのＤＲＡＭのための入力バッファ回路として
使用できない。したがって、製造工場においては、ほぼ
すべての回路構成が同様であるが入力バッファ回路にお
いてのみ互いに異なった２つのＤＲＡＭを生産する必要
がある。すなわち、入力バッファ回路のための回路パタ
ーンのみが異なった類似のマスクパターンが準備され、
ほぼ同じ製造工程からなる２つの生産ラインが必要とな
っていた。このことは、半導体製造工場における設計効
率，生産効率およびテスト効率などの様々な点において
効率の低下をもたらす。これに加えて、製造されるＤＲ
ＡＭの用途が製造の初期の段階で決定されてしまうので
、急激な需要の変動に容易に対応できなかったことも指
摘される。
示した入力バッファ回路２および３は、互いに類似した
ものであるが、２ＣＡＳ／１ＷＥタイプおよび１ＣＡＳ
／２ＷＥタイプのそれぞれのＤＲＡＭに固有のものであ
ることが指摘される。言い換えると、図１４に示した入
力バッファ回路２は、１ＣＡＳ／２ＷＥタイプのＤＲＡ
Ｍのための入力バッファ回路として使用できない。他方
、図１５に示した入力バッファ回路３は、２ＣＡＳ／１
ＷＥタイプのＤＲＡＭのための入力バッファ回路として
使用できない。したがって、製造工場においては、ほぼ
すべての回路構成が同様であるが入力バッファ回路にお
いてのみ互いに異なった２つのＤＲＡＭを生産する必要
がある。すなわち、入力バッファ回路のための回路パタ
ーンのみが異なった類似のマスクパターンが準備され、
ほぼ同じ製造工程からなる２つの生産ラインが必要とな
っていた。このことは、半導体製造工場における設計効
率，生産効率およびテスト効率などの様々な点において
効率の低下をもたらす。これに加えて、製造されるＤＲ
ＡＭの用途が製造の初期の段階で決定されてしまうので
、急激な需要の変動に容易に対応できなかったことも指
摘される。
【００１５】この発明は、上記のような課題を解決する
ためになされたもので、その１つの目的は、ＤＲＡＭの
製造における効率を高めることである。
ためになされたもので、その１つの目的は、ＤＲＡＭの
製造における効率を高めることである。
【００１６】この発明のもう１つの目的は、ＤＲＡＭの
需要の急激な変動に対し、その製造を素早く対応させる
ことである。
需要の急激な変動に対し、その製造を素早く対応させる
ことである。
【００１７】
【課題を解決するための手段】この発明にかかるダイナ
ミックランダムアクセスメモリ装置は、必要に応じて、
第１および第２のカラムアドレスストローブ信号ならび
に単一の書込イネーブル信号により制御される第１の読
出および書込制御タイプまたは単一のカラムアドレスス
トローブ信号ならびに第１および第２の書込イネーブル
信号により制御される第２の読出および書込制御タイプ
のいずれかのものとして使用可能である。この装置は、
半導体基板と、外部的に与えられる少なくとも３つの外
部制御クロック信号を受ける受信手段と、外部的に供給
される電源電圧を受ける電源入力リードと、基板上に形
成された予め定められたボンディングパッドと、基板上
に形成され、かつ予め定められたボンディングパッドの
電位に応答して、受信された少なくとも３つの外部制御
クロック信号を第１または第２の読出および書込制御タ
イプのいずれかにおいて使用される内部制御クロック信
号に変換する信号変換手段とを含む。内部制御クロック
信号は、第１および第２のカラムアドレスストローブ信
号ならびに単一の書込イネーブル信号または単一のカラ
ムアドレスストローブ信号ならびに第１および第２の書
込イネーブル信号のいずれかに相当する。予め定められ
たボンディングパッドの電位は、電源入力リードと予め
定められたボンディングパッドとの間の接続の有無によ
り決定される。
ミックランダムアクセスメモリ装置は、必要に応じて、
第１および第２のカラムアドレスストローブ信号ならび
に単一の書込イネーブル信号により制御される第１の読
出および書込制御タイプまたは単一のカラムアドレスス
トローブ信号ならびに第１および第２の書込イネーブル
信号により制御される第２の読出および書込制御タイプ
のいずれかのものとして使用可能である。この装置は、
半導体基板と、外部的に与えられる少なくとも３つの外
部制御クロック信号を受ける受信手段と、外部的に供給
される電源電圧を受ける電源入力リードと、基板上に形
成された予め定められたボンディングパッドと、基板上
に形成され、かつ予め定められたボンディングパッドの
電位に応答して、受信された少なくとも３つの外部制御
クロック信号を第１または第２の読出および書込制御タ
イプのいずれかにおいて使用される内部制御クロック信
号に変換する信号変換手段とを含む。内部制御クロック
信号は、第１および第２のカラムアドレスストローブ信
号ならびに単一の書込イネーブル信号または単一のカラ
ムアドレスストローブ信号ならびに第１および第２の書
込イネーブル信号のいずれかに相当する。予め定められ
たボンディングパッドの電位は、電源入力リードと予め
定められたボンディングパッドとの間の接続の有無によ
り決定される。
【００１８】
【作用】この発明におけるダイナミックランダムアクセ
スメモリ装置では、信号変換手段が、予め定められたボ
ンディングパッドの電位に応答して、外部制御クロック
信号を第１または第２の読出および書込制御タイプのい
ずれかにおいて使用される内部制御クロック信号に変換
する。上記の２つの制御タイプの選択は、電源入力リー
ドと予め定められたボンディングパッドとの間の接続の
有無により決定できるので、上記２つのいずれのタイプ
にも適用可能なダイナミックランダムアクセスメモリ装
置をそのうちの一方に製造工程における最終段階で決定
できる。したがって、製造における効率が高められ、か
つ、需要の急激な変動に対し製造を素早く対応させるこ
とができる。
スメモリ装置では、信号変換手段が、予め定められたボ
ンディングパッドの電位に応答して、外部制御クロック
信号を第１または第２の読出および書込制御タイプのい
ずれかにおいて使用される内部制御クロック信号に変換
する。上記の２つの制御タイプの選択は、電源入力リー
ドと予め定められたボンディングパッドとの間の接続の
有無により決定できるので、上記２つのいずれのタイプ
にも適用可能なダイナミックランダムアクセスメモリ装
置をそのうちの一方に製造工程における最終段階で決定
できる。したがって、製造における効率が高められ、か
つ、需要の急激な変動に対し製造を素早く対応させるこ
とができる。
【００１９】
【実施例】図２は、この発明の一実施例を示す１６ビッ
ト構成を有するＤＲＡＭのブロック図である。図２を参
照して、ＤＲＡＭ３００は、４メガビットのデータをス
トアするためのメモリセルを備えたメモリセルアレイ６
０と、外部的に与えられる外部アドレス信号Ａ０ないし
Ａ９を受けるためのアドレスバッファ６５と、ロウアド
レス信号ＲＡ０ないしＲＡ９をデコードするロウデコー
ダ６７と、カラムアドレス信号ＣＡ０ないしＣＡ７をデ
コードするカラムデコーダ６８と、メモリセルから読出
されたデータ信号を増幅するセンスアンプ６６とを含む
。センスアンプ６６は、上位バイト用出力バッファ６１
と下位バイト用出力バッファ６３とに接続される。メモ
リセルアレイ６０は、上位バイトのための入力バッファ
６２と下位バイトのための入力バッファ６４とに接続さ
れる。上位バイトのための出力バッファ６１および入力
バッファ６２は、上位バイトのデータビットＤＱ９ない
しＤＱ１６用リードに接続される。下位バイトのための
出力バッファ６３および入力バッファ６４は、下位バイ
トのデータビットＤＱ１ないしＤＱ８のためのリードに
接続される。もし、このＤＲＡＭ３００が１バイトごと
にパリティビットを有するものとすれば、２つのパリテ
ィビットＤＱ９およびＤＱ１８のための２つのリードが
追加される。これらの入出力バッファ６１ないし６４は
、クロックジェネレータ５０から発生される制御信号に
応答して動作される。
ト構成を有するＤＲＡＭのブロック図である。図２を参
照して、ＤＲＡＭ３００は、４メガビットのデータをス
トアするためのメモリセルを備えたメモリセルアレイ６
０と、外部的に与えられる外部アドレス信号Ａ０ないし
Ａ９を受けるためのアドレスバッファ６５と、ロウアド
レス信号ＲＡ０ないしＲＡ９をデコードするロウデコー
ダ６７と、カラムアドレス信号ＣＡ０ないしＣＡ７をデ
コードするカラムデコーダ６８と、メモリセルから読出
されたデータ信号を増幅するセンスアンプ６６とを含む
。センスアンプ６６は、上位バイト用出力バッファ６１
と下位バイト用出力バッファ６３とに接続される。メモ
リセルアレイ６０は、上位バイトのための入力バッファ
６２と下位バイトのための入力バッファ６４とに接続さ
れる。上位バイトのための出力バッファ６１および入力
バッファ６２は、上位バイトのデータビットＤＱ９ない
しＤＱ１６用リードに接続される。下位バイトのための
出力バッファ６３および入力バッファ６４は、下位バイ
トのデータビットＤＱ１ないしＤＱ８のためのリードに
接続される。もし、このＤＲＡＭ３００が１バイトごと
にパリティビットを有するものとすれば、２つのパリテ
ィビットＤＱ９およびＤＱ１８のための２つのリードが
追加される。これらの入出力バッファ６１ないし６４は
、クロックジェネレータ５０から発生される制御信号に
応答して動作される。
【００２０】クロックジェネレータ５０は、このＤＲＡ
Ｍ３００を制御するのに必要な様々な制御クロック信号
φ０，φ１，φ２などを発生する。ＯＥ入力バッファ７
１は、外部的に与えられる出力イネーブル信号／ＯＥを
受け、それをクロックジェネレータ５０に与える。同様
に、ＲＡＳ入力バッファ７２は、外部的に与えられるロ
ウアドレスストローブ信号／ＲＡＳを受け、それをクロ
ックジェネレータ５０に与える。
Ｍ３００を制御するのに必要な様々な制御クロック信号
φ０，φ１，φ２などを発生する。ＯＥ入力バッファ７
１は、外部的に与えられる出力イネーブル信号／ＯＥを
受け、それをクロックジェネレータ５０に与える。同様
に、ＲＡＳ入力バッファ７２は、外部的に与えられるロ
ウアドレスストローブ信号／ＲＡＳを受け、それをクロ
ックジェネレータ５０に与える。
【００２１】変換回路７０は、２ＣＡＳ／１ＷＥタイプ
のための外部制御クロック信号または１ＣＡＳ／２ＷＥ
タイプタイプのための外部制御クロック信号のいずれか
を受けるように接続される。すなわち、ＤＲＡＭ３００
が前者のタイプのものとして使用される場合では、信号
／ＵＣＡＳ，／ＬＣＡＳおよび／ＷＥがリード２１，２
２および２３を介して変換回路７０に与えられる。他方
、ＤＲＡＭ３００が後者のタイプのものとして使用され
る場合では、信号／ＣＡＳ，／ＵＷＥおよび／ＬＷＥが
リード２１，２３および２４を介して変換回路７０に与
えられる。変換回路７０は、以下に述べる動作に基づい
て、内部制御クロック信号／ＵＣＡＳ，／ＬＣＡＳ，／
ＬＷＥ，／ＣＷＥ，／ＵＷＥおよびＣＡＣのうちのいく
つかを選択的に発生する。
のための外部制御クロック信号または１ＣＡＳ／２ＷＥ
タイプタイプのための外部制御クロック信号のいずれか
を受けるように接続される。すなわち、ＤＲＡＭ３００
が前者のタイプのものとして使用される場合では、信号
／ＵＣＡＳ，／ＬＣＡＳおよび／ＷＥがリード２１，２
２および２３を介して変換回路７０に与えられる。他方
、ＤＲＡＭ３００が後者のタイプのものとして使用され
る場合では、信号／ＣＡＳ，／ＵＷＥおよび／ＬＷＥが
リード２１，２３および２４を介して変換回路７０に与
えられる。変換回路７０は、以下に述べる動作に基づい
て、内部制御クロック信号／ＵＣＡＳ，／ＬＣＡＳ，／
ＬＷＥ，／ＣＷＥ，／ＵＷＥおよびＣＡＣのうちのいく
つかを選択的に発生する。
【００２２】図３は、図２に示したクロックジェネレー
タし５０およびその周辺回路のブロック図である。図３
を参照して、クロックジェネレータ５０は、出力イネー
ブル（ＯＥ）制御回路５１と、上位バイトのための書込
イネーブル（ＷＥ）制御回路５２と、共通に使用される
書込イネーブル制御回路５３と、下位バイトのための書
込イネーブル制御回路５４と、ロウアドレスストローブ
（ＲＡＳ）制御回路５５とを含む。制御回路５１は、出
力イネーブル制御信号φ１１およびφ１３を上位バイト
用出力バッファ６１および下位バイト用出力バッファ６
３にそれぞれ与える。制御回路５２は、上位バイトのた
めの書込イネーブル信号φ１２を上位バイト用入力バッ
ファ６２に与える。制御回路路５４は、下位バイトのた
めの書込イネーブル信号φ１４を下位バイト用入力バッ
ファ６４に与える。制御回路５５は、ロウアドレススト
ローブのための制御信号を図示されていないロウアドレ
スバッファおよびロウデコーダへ与える。
タし５０およびその周辺回路のブロック図である。図３
を参照して、クロックジェネレータ５０は、出力イネー
ブル（ＯＥ）制御回路５１と、上位バイトのための書込
イネーブル（ＷＥ）制御回路５２と、共通に使用される
書込イネーブル制御回路５３と、下位バイトのための書
込イネーブル制御回路５４と、ロウアドレスストローブ
（ＲＡＳ）制御回路５５とを含む。制御回路５１は、出
力イネーブル制御信号φ１１およびφ１３を上位バイト
用出力バッファ６１および下位バイト用出力バッファ６
３にそれぞれ与える。制御回路５２は、上位バイトのた
めの書込イネーブル信号φ１２を上位バイト用入力バッ
ファ６２に与える。制御回路路５４は、下位バイトのた
めの書込イネーブル信号φ１４を下位バイト用入力バッ
ファ６４に与える。制御回路５５は、ロウアドレススト
ローブのための制御信号を図示されていないロウアドレ
スバッファおよびロウデコーダへ与える。
【００２３】制御回路５１は、入力バッファ７１から出
力された信号／ＯＥならびに変換回路７０から出力され
る信号／ＣＡＳ，／ＣＷＥおよび／ＬＣＡＳを受けるよ
うに接続される。制御回路５２は、変換回路７０から出
力される信号／ＵＣＡＳおよび／ＵＷＥを受けるように
接続される。制御回路５４は、変換回路７０から出力さ
れる信号／ＬＣＡＳおよび／ＬＷＥを受けるように接続
される。変換回路７０から出力されたカラムアドレス制
御信号ＣＡＣは、図示されていないカラムアドレスバッ
ファへ与えられる。変換回路７０は、パワーオンリセッ
ト回路７３から発生されるパワーオンリセット信号ＰＯ
Ｒを受けるように接続される。パワーオンリセット回路
７３は、外部的に供給される電源電圧Ｖｃｃを受けるた
めのリード２６に接続される。
力された信号／ＯＥならびに変換回路７０から出力され
る信号／ＣＡＳ，／ＣＷＥおよび／ＬＣＡＳを受けるよ
うに接続される。制御回路５２は、変換回路７０から出
力される信号／ＵＣＡＳおよび／ＵＷＥを受けるように
接続される。制御回路５４は、変換回路７０から出力さ
れる信号／ＬＣＡＳおよび／ＬＷＥを受けるように接続
される。変換回路７０から出力されたカラムアドレス制
御信号ＣＡＣは、図示されていないカラムアドレスバッ
ファへ与えられる。変換回路７０は、パワーオンリセッ
ト回路７３から発生されるパワーオンリセット信号ＰＯ
Ｒを受けるように接続される。パワーオンリセット回路
７３は、外部的に供給される電源電圧Ｖｃｃを受けるた
めのリード２６に接続される。
【００２４】図１は、図２および図３に示した変換回路
７０において設けられた変換バッファ８０の回路図であ
る。変換回路７０は、この変換バッファ８０と、変換制
御器９４とを含む。図１を参照して、変換バッファ８０
は、ＮＯＲゲート８１ないし８８と、インバータ８９な
いし９３とを含む。変換バッファ８０は、変換制御器９
４から発生される変換制御信号φ２１およびφ２２に応
答して制御される。変換制御器９４は、パワーオンリセ
ット回路７３から発生される信号ＰＯＲを受ける。
７０において設けられた変換バッファ８０の回路図であ
る。変換回路７０は、この変換バッファ８０と、変換制
御器９４とを含む。図１を参照して、変換バッファ８０
は、ＮＯＲゲート８１ないし８８と、インバータ８９な
いし９３とを含む。変換バッファ８０は、変換制御器９
４から発生される変換制御信号φ２１およびφ２２に応
答して制御される。変換制御器９４は、パワーオンリセ
ット回路７３から発生される信号ＰＯＲを受ける。
【００２５】半導体チップ１上にボンディングパッド３
１ないし３６が形成されている。ボンディングパッド３
１ないし３４は、変換バッファ８０の入力に接続される
。ボンディングパッド３５は、変換制御器９４の入力に
接続される。ボンディングパッド３１ないし３３は、金
線１１ないし１３を介して外部制御クロック信号入力用
リード２１ないし２３にそれぞれ接続される。図１は、
図２に示したＤＲＡＭ３００が２ＣＡＳ／１ＷＥタイプ
のものとして使用される場合を示しているので、信号／
ＵＣＡＳ，／ＬＣＡＳおよび／ＷＥがリード２１，２２
および２３にそれぞれ与えられる。リード２４とボンデ
ィングパッド３４との間は金線により接続されない。ま
た、リード２５とボンディングパッド３５との間も、金
線により接続されない。したがって、ボンディングパッ
ド３５はフローティング状態にもたらされている。
１ないし３６が形成されている。ボンディングパッド３
１ないし３４は、変換バッファ８０の入力に接続される
。ボンディングパッド３５は、変換制御器９４の入力に
接続される。ボンディングパッド３１ないし３３は、金
線１１ないし１３を介して外部制御クロック信号入力用
リード２１ないし２３にそれぞれ接続される。図１は、
図２に示したＤＲＡＭ３００が２ＣＡＳ／１ＷＥタイプ
のものとして使用される場合を示しているので、信号／
ＵＣＡＳ，／ＬＣＡＳおよび／ＷＥがリード２１，２２
および２３にそれぞれ与えられる。リード２４とボンデ
ィングパッド３４との間は金線により接続されない。ま
た、リード２５とボンディングパッド３５との間も、金
線により接続されない。したがって、ボンディングパッ
ド３５はフローティング状態にもたらされている。
【００２６】図４は、図１に示した変換制御器９４の回
路図である。図４を参照して、この変換制御器９４は、
電源ＶｃｃとノードＮ１との間に並列に接続されたＰＭ
ＯＳトランジスタ９５および９６と、電源Ｖｃｃとノー
ドＮ１との間に接続されたＮＭＯＳトランジスタ９７と
、ノードＮ１とトランジスタ９６のゲートとの間にカス
ケードされた３つのインバータ９８と，インバータ９９
および１００とを含む。ノードＮ１は、ボンディングパ
ッド３５に接続される。トランジスタ９５は、ゲートが
パワーオンリセット回路７３から発生されるパワーオン
リセット信号ＰＯＲを受けるように接続される。
路図である。図４を参照して、この変換制御器９４は、
電源ＶｃｃとノードＮ１との間に並列に接続されたＰＭ
ＯＳトランジスタ９５および９６と、電源Ｖｃｃとノー
ドＮ１との間に接続されたＮＭＯＳトランジスタ９７と
、ノードＮ１とトランジスタ９６のゲートとの間にカス
ケードされた３つのインバータ９８と，インバータ９９
および１００とを含む。ノードＮ１は、ボンディングパ
ッド３５に接続される。トランジスタ９５は、ゲートが
パワーオンリセット回路７３から発生されるパワーオン
リセット信号ＰＯＲを受けるように接続される。
【００２７】次に、動作について説明する。図５は、図
２に示したＤＲＡＭ３００が２ＣＡＳ／１ＷＥタイプの
ものとして使用される場合における、図４に示した変換
制御器９４のタイミングチャートである。この場合では
、ボンディングパッド３５が開放されている。時刻ｔ１
において、電源Ｖｃｃが供給され始める。時刻ｔ２まで
は低レベルの信号／ＰＯＲが与えられるので、トランジ
スタ９５がオンする。したがって、ノードＮ１が電源電
圧の上昇とともに充電される。ノードＮ１の電位が上昇
すると、ノードＮ２の電位が３つのインバータ９８によ
り下降する。したがって、トランジスタ９６がオンし、
ノードＮ１の充電がさらに加速される。時刻ｔ２におい
て信号／ＰＯＲが高レベルになったとき、トランジスタ
９５がオフするが、トランジスタ９６はオンし続ける。 ノードＮ１の電位が上昇されると、トランジスタ９７が
オンする。したがって、ノードＮ１は、トランジスタ９
６および９７により高レベルに保持される。その結果、
変換制御信号φ２１が高レベルに保持され、信号φ２２
は低レベルに保たれる。
２に示したＤＲＡＭ３００が２ＣＡＳ／１ＷＥタイプの
ものとして使用される場合における、図４に示した変換
制御器９４のタイミングチャートである。この場合では
、ボンディングパッド３５が開放されている。時刻ｔ１
において、電源Ｖｃｃが供給され始める。時刻ｔ２まで
は低レベルの信号／ＰＯＲが与えられるので、トランジ
スタ９５がオンする。したがって、ノードＮ１が電源電
圧の上昇とともに充電される。ノードＮ１の電位が上昇
すると、ノードＮ２の電位が３つのインバータ９８によ
り下降する。したがって、トランジスタ９６がオンし、
ノードＮ１の充電がさらに加速される。時刻ｔ２におい
て信号／ＰＯＲが高レベルになったとき、トランジスタ
９５がオフするが、トランジスタ９６はオンし続ける。 ノードＮ１の電位が上昇されると、トランジスタ９７が
オンする。したがって、ノードＮ１は、トランジスタ９
６および９７により高レベルに保持される。その結果、
変換制御信号φ２１が高レベルに保持され、信号φ２２
は低レベルに保たれる。
【００２８】図１に示した変換バッファ８０は、高レベ
ルの変換制御信号φ２１および低レベルの信号φ２２を
受け、次のように動作する。ＮＯＲゲート８１および８
４は、低レベルの信号φ２２に応答して不能化される。 他方、ＮＯＲゲート８２および８３は、高レベルの信号
φ２１に応答して能動化される。したがって、ＮＯＲゲ
ート８２および８３は、それぞれに与えられた入力信号
を伝送する。したがって、外部的に与えられた／ＬＣＡ
Ｓは、ＮＯＲゲート８２および８５を介して内部信号／
ＬＣＡＳとして出力される。外部的に与えられた信号／
ＵＣＡＳは、インバータ８９および９１を介して内部信
号／ＵＣＡＳとして出力される。外部的に与えられた信
号／ＷＥは、インバータ９０および９２を介して内部信
号／ＬＷＥとして出力される。ＮＯＲゲート８７は、カ
ラムアドレス制御のための信号ＣＡＣを出力する。ＮＯ
Ｒゲート８８は、共通に使用される内部信号／ＣＷＥを
出力する。変換バッファ８０から発生された内部制御ク
ロック信号／ＵＣＡＳ，／ＬＣＡＳ，／ＬＷＥおよび／
ＣＷＥは、図３に示したクロックジェネレータ５０に与
えられ、クロックジェネレータ５０は、このＤＲＡＭ３
００が２ＣＡＳ／１ＷＥタイプのものとして動作するよ
うに入出力バッファ６１ないし６４を制御する。
ルの変換制御信号φ２１および低レベルの信号φ２２を
受け、次のように動作する。ＮＯＲゲート８１および８
４は、低レベルの信号φ２２に応答して不能化される。 他方、ＮＯＲゲート８２および８３は、高レベルの信号
φ２１に応答して能動化される。したがって、ＮＯＲゲ
ート８２および８３は、それぞれに与えられた入力信号
を伝送する。したがって、外部的に与えられた／ＬＣＡ
Ｓは、ＮＯＲゲート８２および８５を介して内部信号／
ＬＣＡＳとして出力される。外部的に与えられた信号／
ＵＣＡＳは、インバータ８９および９１を介して内部信
号／ＵＣＡＳとして出力される。外部的に与えられた信
号／ＷＥは、インバータ９０および９２を介して内部信
号／ＬＷＥとして出力される。ＮＯＲゲート８７は、カ
ラムアドレス制御のための信号ＣＡＣを出力する。ＮＯ
Ｒゲート８８は、共通に使用される内部信号／ＣＷＥを
出力する。変換バッファ８０から発生された内部制御ク
ロック信号／ＵＣＡＳ，／ＬＣＡＳ，／ＬＷＥおよび／
ＣＷＥは、図３に示したクロックジェネレータ５０に与
えられ、クロックジェネレータ５０は、このＤＲＡＭ３
００が２ＣＡＳ／１ＷＥタイプのものとして動作するよ
うに入出力バッファ６１ないし６４を制御する。
【００２９】図７は、図２に示したＤＲＡＭ３００が１
ＣＡＳ／２ＷＥタイプのものとして使用される場合にお
ける接続を示す回路図である。図７を参照して、外部制
御信号入力用リード２１，２３および２４が、金線１１
，１３および１４を介してボンディングパッド３１，３
３および３４それぞれ接続される。これに加えて、ボン
ディングパッド３５が金線１５を介して接地電位入力用
リード２５に接続される。
ＣＡＳ／２ＷＥタイプのものとして使用される場合にお
ける接続を示す回路図である。図７を参照して、外部制
御信号入力用リード２１，２３および２４が、金線１１
，１３および１４を介してボンディングパッド３１，３
３および３４それぞれ接続される。これに加えて、ボン
ディングパッド３５が金線１５を介して接地電位入力用
リード２５に接続される。
【００３０】図６は、図２に示したＤＲＡＭ３００が１
ＣＡＳ／２ＷＥタイプのものとして使用される場合にお
ける、図４に示した変換制御器９４の動作を示すタイミ
ングチャートである。この場合では、ボンディングパッ
ド３５が接地電位のリード２５に金線により接続される
。したがって、時刻ｔ１およびｔ２の間の期間において
トランジスタ９５がオンする。トランジスタ９５は、電
流駆動能力が小さいので、ノードＮ１が低レベルのまま
保持される。したがって、ノードＮ２が低レベルに保持
されるので、低レベルの変換制御信号φ２１および高レ
ベルの変換制御信号φ２２が出力される。
ＣＡＳ／２ＷＥタイプのものとして使用される場合にお
ける、図４に示した変換制御器９４の動作を示すタイミ
ングチャートである。この場合では、ボンディングパッ
ド３５が接地電位のリード２５に金線により接続される
。したがって、時刻ｔ１およびｔ２の間の期間において
トランジスタ９５がオンする。トランジスタ９５は、電
流駆動能力が小さいので、ノードＮ１が低レベルのまま
保持される。したがって、ノードＮ２が低レベルに保持
されるので、低レベルの変換制御信号φ２１および高レ
ベルの変換制御信号φ２２が出力される。
【００３１】したがって、この場合では、図７に示した
ＮＯＲゲート８１および８４が能動化され、他方、ＮＯ
Ｒゲート８２および８３が不能化される。その結果、外
部的に与えられた信号／ＣＡＳ，／ＵＷＥおよび／ＬＷ
Ｅは、変換バッファ８０により、クロックジェネレータ
５０にとって有効な内部制御クロック信号／ＣＡＳ，／
ＵＷＥおよび／ＬＷＥに変換される。
ＮＯＲゲート８１および８４が能動化され、他方、ＮＯ
Ｒゲート８２および８３が不能化される。その結果、外
部的に与えられた信号／ＣＡＳ，／ＵＷＥおよび／ＬＷ
Ｅは、変換バッファ８０により、クロックジェネレータ
５０にとって有効な内部制御クロック信号／ＣＡＳ，／
ＵＷＥおよび／ＬＷＥに変換される。
【００３２】図１および図７に示した回路では、インタ
ーロックのための制御信号がまったく示されていないが
、実際には、回路構成における様々な必要から変換バッ
ファ８０にインターロックのための制御信号を与える必
要がある。図８は、インターロックのための制御信号Ｉ
ＮＴが与えられる場合の一例として、変換バッファ８０
′を示している。図８を参照して、図１に示したＮＯＲ
ゲート８１および８２ならびにインバータ８９に代えて
、ＮＯＲゲート１０１，１０２および１０３が設けられ
る。これらのＮＯＲゲート１０１，１０２および１０３
は、インターロック制御信号ＩＮＴに応答して制御され
る。
ーロックのための制御信号がまったく示されていないが
、実際には、回路構成における様々な必要から変換バッ
ファ８０にインターロックのための制御信号を与える必
要がある。図８は、インターロックのための制御信号Ｉ
ＮＴが与えられる場合の一例として、変換バッファ８０
′を示している。図８を参照して、図１に示したＮＯＲ
ゲート８１および８２ならびにインバータ８９に代えて
、ＮＯＲゲート１０１，１０２および１０３が設けられ
る。これらのＮＯＲゲート１０１，１０２および１０３
は、インターロック制御信号ＩＮＴに応答して制御され
る。
【００３３】以上に述べたように、図１に示した変換バ
ッファ８０および図４に示した変換制御器９４を備えた
変換回路７０が図２に示したＤＲＡＭ３００に設けるこ
とにより、このＤＲＡＭ３００が金線の接続を除いて、
２ＣＡＳ／１ＷＥタイプおよび１ＣＡＳ／２ＷＥタイプ
のいずれにも使用可能となる。すなわち、金線１１，１
２，１３および１６を図１に示すように接続することに
より、図２に示したＤＲＡＭ３００が２ＣＡＳ／１ＷＥ
タイプのものとして使用され得る。一方、金線１１，１
３，１４および１５を図７に示すように接続することに
より、ＤＲＡＭ３００を１ＣＡＳ／２ＷＥタイプのもの
として使用され得る。ＤＲＡＭの使用可能なタイプが、
製造工場における最終段階で決定することができるので
、ＤＲＡＭの需要の急激な変動に対し、製造を素早く対
応させることが可能となる。
ッファ８０および図４に示した変換制御器９４を備えた
変換回路７０が図２に示したＤＲＡＭ３００に設けるこ
とにより、このＤＲＡＭ３００が金線の接続を除いて、
２ＣＡＳ／１ＷＥタイプおよび１ＣＡＳ／２ＷＥタイプ
のいずれにも使用可能となる。すなわち、金線１１，１
２，１３および１６を図１に示すように接続することに
より、図２に示したＤＲＡＭ３００が２ＣＡＳ／１ＷＥ
タイプのものとして使用され得る。一方、金線１１，１
３，１４および１５を図７に示すように接続することに
より、ＤＲＡＭ３００を１ＣＡＳ／２ＷＥタイプのもの
として使用され得る。ＤＲＡＭの使用可能なタイプが、
製造工場における最終段階で決定することができるので
、ＤＲＡＭの需要の急激な変動に対し、製造を素早く対
応させることが可能となる。
【００３４】これに加えて、図２に示したＤＲＡＭ３０
０は、一つの製造工程を経て製造することができるので
、半導体製造工場において、ほとんど同じ製造工程を備
えた２つの生産ラインを設ける必要がなくなる。したが
って、ＤＲＡＭのための設計，生産およびテストなどに
おける効率が高められる。
０は、一つの製造工程を経て製造することができるので
、半導体製造工場において、ほとんど同じ製造工程を備
えた２つの生産ラインを設ける必要がなくなる。したが
って、ＤＲＡＭのための設計，生産およびテストなどに
おける効率が高められる。
【００３５】上記の説明では、１６ビット構成を有する
ＤＲＡＭにこの発明が適用される場合について説明がな
されたが、この発明は３２ビット以上の構成を有するＤ
ＲＡＭに適用可能であることが指摘される。
ＤＲＡＭにこの発明が適用される場合について説明がな
されたが、この発明は３２ビット以上の構成を有するＤ
ＲＡＭに適用可能であることが指摘される。
【００３６】
【発明の効果】以上のように、この発明によれば、電源
入力リードと予め定められたボンディングパッドとの間
の接続の有無により、外部制御クロック信号を所望の制
御タイプのものに変換する信号変換手段を設けたので、
ダイナミックランダムアクセスメモリ装置の製造におけ
る効率が高められた。また、その需要の急激な変動に対
し、生産を素早く対応させることが可能となった。
入力リードと予め定められたボンディングパッドとの間
の接続の有無により、外部制御クロック信号を所望の制
御タイプのものに変換する信号変換手段を設けたので、
ダイナミックランダムアクセスメモリ装置の製造におけ
る効率が高められた。また、その需要の急激な変動に対
し、生産を素早く対応させることが可能となった。
【図１】図２および図３に示した変換回路において設け
られる変換バッファの回路図である。
られる変換バッファの回路図である。
【図２】この発明の一実施例を示すＤＲＡＭのブロック
図である。
図である。
【図３】図２に示したクロックジェネレータおよびその
周辺回路のブロック図である。
周辺回路のブロック図である。
【図４】図１に示した変換制御器の回路図である。
【図５】図４に示した変換制御器の動作を示すタイミン
グチャートである。
グチャートである。
【図６】図４に示した変換制御器の別の動作を示すタイ
ミングチャートである。
ミングチャートである。
【図７】図１に示した変換バッファの別の使用例を示す
回路図である。
回路図である。
【図８】図１に示した変換バッファのさらに別の例を示
す回路図である。
す回路図である。
【図９】パーソナルコンピュータに使用されるメモリシ
ステムのブロック図である。
ステムのブロック図である。
【図１０】２ＣＡＳ／１ＷＥタイプのＤＲＡＭの上位バ
イト読出サイクルにおけるタイミングチャートである。
イト読出サイクルにおけるタイミングチャートである。
【図１１】２ＣＡＳ／１ＷＥタイプのＤＲＡＭの上位バ
イト書込サイクルにおけるタイミングチャートである。
イト書込サイクルにおけるタイミングチャートである。
【図１２】１ＣＡＳ／２ＷＥタイプのＤＲＡＭの読出サ
イクルのタイミングチャートである。
イクルのタイミングチャートである。
【図１３】１ＣＡＳ／２ＷＥタイプのＤＲＡＭの下位バ
イト書込サイクルにおけるタイミングチャートである。
イト書込サイクルにおけるタイミングチャートである。
【図１４】２ＣＡＳ／１ＷＥタイプのＤＲＡＭのための
従来の入力バッファ回路の回路図である。
従来の入力バッファ回路の回路図である。
【図１５】１ＣＡＳ／２ＷＥタイプのＤＲＡＭのための
従来の入力バッファ回路の回路図である。
従来の入力バッファ回路の回路図である。
１１ 金線
２１ 外部クロック制御信号入力用リード３１ ボ
ンディングパッド ７３ パワーオンリセット回路 ８０ 変換バッファ ９４ 変換制御器
ンディングパッド ７３ パワーオンリセット回路 ８０ 変換バッファ ９４ 変換制御器
Claims (1)
- 【請求項１】 マルチビット構成を有するダイナミッ
クランダムアクセスメモリ装置であって、前記装置は、
必要に応じて、第１および第２のカラムアドレスストロ
ーブ信号ならびに単一の書込イネーブル信号により制御
される第１の読出および書込制御タイプまたは単一のカ
ラムアドレス信号ならびに第１および第２の書込イネー
ブル信号により制御される第２の読出および書込制御タ
イプのいずれかのものとして、使用可能であり、半導体
基板と、外部的に与えられる少なくとも３つの外部制御
クロック信号を受ける受信手段と、外部的に供給される
電源電圧を受ける電源入力リードと、前記基板上に形成
された予め定められたボンディングパッドと、前記基板
上に形成され、かつ前記予め定められたボンディングパ
ッドの電位に応答して、前記受信手段により受信された
前記少なくとも３つの外部制御信号を、前記第１または
第２の読出および書込制御タイプのいずれかにおいて使
用される内部制御クロック信号に変換する信号変換手段
とを含み、前記内部制御クロック信号は、前記第１およ
び第２のカラムアドレスストローブ信号ならびに単一の
書込イネーブル信号または前記単一のカラムアドレスス
トローブ信号ならびに第１および第２の書込イネーブル
信号のいずれかであり、前記予め定められたボンディン
グパッドの電位は、前記電源入力リードと前記予め定め
られたボンディングパッドとの間の接続の有無により決
定される、ダイナミックランダムアクセスメモリ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3111445A JP2715009B2 (ja) | 1991-05-16 | 1991-05-16 | ダイナミックランダムアクセスメモリ装置 |
| US07/828,276 US5226008A (en) | 1991-05-16 | 1992-01-30 | Dynamic random access memory allowing determination of a read/write control type at the final step of manufacturing process |
| EP92301662A EP0513968B1 (en) | 1991-05-16 | 1992-02-27 | Dynamic random access memory allowing determination of a read/write control type at the final step of manufacturing process |
| DE69227539T DE69227539T2 (de) | 1991-05-16 | 1992-02-27 | Dynamischer RAM-Speicher mit Möglichkeit einen Schreibe-/Lesesteuertypus zu bestimmen während der letzten Stufe des Herstellungsverfahrens |
| KR1019920008132A KR950014251B1 (ko) | 1991-05-16 | 1992-05-14 | 다이너믹 랜덤 액세스 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3111445A JP2715009B2 (ja) | 1991-05-16 | 1991-05-16 | ダイナミックランダムアクセスメモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04339396A true JPH04339396A (ja) | 1992-11-26 |
| JP2715009B2 JP2715009B2 (ja) | 1998-02-16 |
Family
ID=14561385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3111445A Expired - Lifetime JP2715009B2 (ja) | 1991-05-16 | 1991-05-16 | ダイナミックランダムアクセスメモリ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5226008A (ja) |
| EP (1) | EP0513968B1 (ja) |
| JP (1) | JP2715009B2 (ja) |
| KR (1) | KR950014251B1 (ja) |
| DE (1) | DE69227539T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202140A (ja) * | 1993-12-06 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | 半導体メモリ・システム |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589663A (ja) * | 1991-09-27 | 1993-04-09 | Mitsubishi Electric Corp | 半導体記憶装置およびその出力制御方法 |
| US5923829A (en) | 1994-08-25 | 1999-07-13 | Ricoh Company, Ltd. | Memory system, memory control system and image processing system |
| US5657293A (en) * | 1995-08-23 | 1997-08-12 | Micron Technology, Inc. | Integrated circuit memory with back end mode disable |
| KR0170905B1 (ko) * | 1995-11-06 | 1999-03-30 | 김주용 | 디램 |
| US5900021A (en) * | 1997-04-04 | 1999-05-04 | United Memories, Inc. | Pad input select circuit for use with bond options |
| US6347394B1 (en) | 1998-11-04 | 2002-02-12 | Micron Technology, Inc. | Buffering circuit embedded in an integrated circuit device module used for buffering clocks and other input signals |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2948159C2 (de) * | 1979-11-29 | 1983-10-27 | Siemens AG, 1000 Berlin und 8000 München | Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen |
| US5018101A (en) * | 1987-09-16 | 1991-05-21 | Hitachi, Ltd. | Semiconductor memory |
| US4956811A (en) * | 1987-09-16 | 1990-09-11 | Hitachi, Ltd. | Semiconductor memory |
-
1991
- 1991-05-16 JP JP3111445A patent/JP2715009B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-30 US US07/828,276 patent/US5226008A/en not_active Expired - Lifetime
- 1992-02-27 EP EP92301662A patent/EP0513968B1/en not_active Expired - Lifetime
- 1992-02-27 DE DE69227539T patent/DE69227539T2/de not_active Expired - Fee Related
- 1992-05-14 KR KR1019920008132A patent/KR950014251B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202140A (ja) * | 1993-12-06 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | 半導体メモリ・システム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0513968A2 (en) | 1992-11-19 |
| KR950014251B1 (ko) | 1995-11-23 |
| JP2715009B2 (ja) | 1998-02-16 |
| EP0513968B1 (en) | 1998-11-11 |
| DE69227539T2 (de) | 1999-05-20 |
| EP0513968A3 (en) | 1993-06-30 |
| KR920022297A (ko) | 1992-12-19 |
| DE69227539D1 (de) | 1998-12-17 |
| US5226008A (en) | 1993-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100391730B1 (ko) | 캐시의 사용이 선택될 수 있는 반도체 메모리 디바이스와, 반도체 메모리 디바이스 액세스 방법, 및 데이터 처리 시스템 | |
| JP3315501B2 (ja) | 半導体記憶装置 | |
| JPH08315567A (ja) | 半導体記憶装置 | |
| US5872802A (en) | Parity generation and check circuit and method in read data path | |
| US6687174B2 (en) | Semiconductor memory device capable of switching output data width | |
| JP3918317B2 (ja) | 半導体記憶装置 | |
| JPH08297997A (ja) | 半導体装置 | |
| JPH05249196A (ja) | 半導体記憶装置 | |
| US4656613A (en) | Semiconductor dynamic memory device with decoded active loads | |
| US6789137B2 (en) | Semiconductor memory device allowing reduction of I/O terminals | |
| US20020054515A1 (en) | Semiconductor memory device having row buffers | |
| US5373470A (en) | Method and circuit for configuring I/O devices | |
| JP2715009B2 (ja) | ダイナミックランダムアクセスメモリ装置 | |
| US6154406A (en) | Dynamic random access memory capable of simultaneously writing identical data to memory cells | |
| JP3822371B2 (ja) | 同時カラム選択ライン活性化回路を具備する半導体メモリ装置及びカラム選択ライン制御方法 | |
| JP3569417B2 (ja) | 半導体メモリ | |
| US6625067B2 (en) | Semiconductor memory device for variably controlling drivability | |
| US6791896B2 (en) | Semiconductor memory device capable of changing an address space thereof | |
| JPH11306796A (ja) | 半導体記憶装置 | |
| JP2002056696A (ja) | 半導体記憶装置 | |
| US5663912A (en) | Semiconductor memory device | |
| JP2000132962A (ja) | 命令語発生装置及び半導体記憶素子 | |
| KR100237986B1 (ko) | Ras 신호를 어드레스선으로 사용하는 메모리 카드에 의해 수신된 신호를 수정하는 방법 | |
| JP2001297595A (ja) | 半導体記憶装置及び半導体集積回路装置 | |
| JPH113600A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970930 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |