[go: up one dir, main page]

KR920003452B1 - 디지탈·아날로그 변환회로 - Google Patents

디지탈·아날로그 변환회로 Download PDF

Info

Publication number
KR920003452B1
KR920003452B1 KR1019890005654A KR890005654A KR920003452B1 KR 920003452 B1 KR920003452 B1 KR 920003452B1 KR 1019890005654 A KR1019890005654 A KR 1019890005654A KR 890005654 A KR890005654 A KR 890005654A KR 920003452 B1 KR920003452 B1 KR 920003452B1
Authority
KR
South Korea
Prior art keywords
conversion circuit
circuit
current
reference voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019890005654A
Other languages
English (en)
Other versions
KR890016779A (ko
Inventor
가즈히코 가사이
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바 마이콤 엔지니어링 가부시키가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바 마이콤 엔지니어링 가부시키가이샤, 다케다이 마사다카 filed Critical 가부시키가이샤 도시바
Publication of KR890016779A publication Critical patent/KR890016779A/ko
Application granted granted Critical
Publication of KR920003452B1 publication Critical patent/KR920003452B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

디지탈·아날로그 변환회로
제1도는 본 발명의 1실시예에 따른 디지탈·아날로그 변환회로를 도시해 놓은 회로도.
제2도는 제1도에 도시된 회로 중 기준전압 발생회로를 도시해 놓은 회로도.
제3도는 디지탈·아날로그 변환회로의 원리를 설명하기 위한 개념도.
제4도는 종래의 디지탈·아날로그 변환회로를 도시해 놓은 회로도.
제5도는 P채널 MOS 트랜지스터의 전압·전류 특성도.
제6도는 디지탈·아날로그 변환회로의 출력레벨의 선형성을 설명하기 위한 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
A3 : 기본회로 B1 : 기준전류원용 MOS 트랜지스터
B2 : 스위치용 MOS 트랜지스터 C1 : 기준전압 발생용 MOS 트랜지스터
C2 : OP앰프 C11-C33 : 배선용량
DAC1-DAC3 : DA변환회로열(블록) E : 소오스 공급전원
R11-R33 : 배선저항
[산업상의 이용분야]
본 발명은 디지탈·아날로그 변환회로(이하, DA변환회로라 칭함)에 관한 것으로, 특히 CRT의 화상처리 등에 사용되는 DA변환회로에 관한 것이다.
[종래의 기술 및 그 문제점]
제3도는 종래의 전류방식 DA변환회로의 원리를 설명하기 위한 개념도로서, 이 전류방식 DA변환회로는 스위치(A2)의 한쪽 단자가 기준전류원(A1)에 접속된 기본회로(A3)를 복수개 이용하면서, 상기 각 스위치(A2)의 다른쪽 단자를 공통으로 접속시켜서 그 공통접속점으로부터 출력(OUT)을 얻도록 되어 있다. 즉, 각 기본회로(A3)에 설치되어 있는 스위치(A2)의 온·오프조합, 즉 디지탈입력(제4도에서의 DATA)에 대응하는 기준전류원(A1)에 의한 임의의 일정전류치의 합을 상기 각 공통접속점을 통해 출력시키고, 이에 따라 부하저항(Rout)에 발생하게 되는 전압을 아날로그출력으로 뽑아내도록 되어 있다.
이하, 상기한 원리를 바탕으로 해서 기준전압 발생회로 및 P채널형 MOS 트랜지스터로 구성된 종래기술에 따른 DA변환회로의 일례를 제4를 참조해서 설명한다.
제4도에 있어서, 참조부호 B1은 DA변환회로의 기본회로(A3) 내에 설치됨과 더불어 기준전류를 발생시키게 되는 전류원[제3도의 기준전류원(A1)에 대응]이고, B2는 각각 출력선택 스위칭동작을 실행하여 출력단자(OUT)로 상기 기준전류가 출력되는 것을 선택제어하는 트랜지스터[제3도의 스위치(A2)에 대응]군이며, C1은 기준전압 발생용 P채널 MOS 트랜지스터, C2는 OP앰프, RC는 저항, REF는 전류미러회로용 기준전압 발생회로, DAC1-DAC3은 각각 DA변환회로열(블록), VREF는 전류미러회로에 이용되는 기준전압, E는 소오스공급전원, R11-R23 배선저항, C11-C23은 배선용량, DATA는 디지탈입력, OUT은 아날로그 출력이다. 그리고 상기 트랜지스터(C1)와 각 트랜지스터(B1)는 전류미러회로를 구성하게 되는데, 이때 상기 트랜지스터(C1)는 그 전류미러회로의 입력소자로서 기능하고, 상기 각 트랜지스터(B1)는 각각 출력소자로서 기능하게 된다.
그런데 상기한 구성으로 종래기술에 따른 DA변환회로의 전류미러회로에서는, 예컨대 CRT화상처리에 이용되는 경우, RGB(삼원색; Red, Green, Blue)용으로 각각 3개의 DA변환회로 블록, 즉 DAC1-DAC3의 3개가 필요하게 되는데, 이때에도 이들에 대한 기준전류용 게이트전압(VREF)을 발생시키는 회로요소, 즉 기준전압 발생회로(REF)의 트랜지스터(C1)는 1개가 공통으로 사용되기 때문에, 기준전압발생용 트랜지스터(C1) 1개가 복수의 DA변환회로 블록(DAC1-DAC3) 모두의 기준전류원용 트랜지스터(B1)를 감당하게 되어 다음과 같은 문제가 생기게 된다.
즉, 종래예인 제4도의 회로를 패턴 설계화한 경우, 기준전압 발생회로(REF)블록과 DA변환회로 블록(DAC1-DAC3)은 통상 독립적으로 설계되기 때문에 기준전압 발생회로(REF)에 이용되는 기준전압 발생용 트랜지스터(C1)과 각 DA변환회로 블록(DAC1-DAC3) 내의 기준전류원용 트랜지스터(B1)도 분리되어 각각 다른 전원선을 통해 전원(E)을 공급받는 상태로 된다. 따라서 기준전압 발생회로(REF) 내의 트랜지스터(C1)용 전원선과 DA변환회로 블록(DAC1-DAC3) 내의 트랜지스터(B1)용 각 전원선에 각각 기생하는 배선저항값의 차이에 의해 상기 트랜지스터(CA, B1)의 소오스공급전위 사이에 차이가 생기게 되는데, 이와 같이 소오스 전위가 달라지게 되면 쌍방의 게이트·소오스전압(VGS)도 달라지게 되고, 이로 인해 제5도에 도시된 바와 같이 MOS 트랜지스터(C1)(B1)로 이루어진 전류미러회로에서 그 전류값이 동일해야만 하는 MOS 트랜지스터(C1)(B1)의 드레인전류(IDS) 사이에 도면의 D1, D2 곡선처럼 차이가 생겨 DA변환회로 블록(DAC1-DAC3) 중의 각 기본전류값에 오차가 생기게 되므로, 제6도에 도시된 바와 같이 DA변환회로 블록(DAC1-DAC3)의 출력레벨의 선형특성이 악화되게 된다. 제6도에 있어서 참조부호 E2는 그 선형특성이 악화된 경우를 나타낸 것이고, 참조부호 E1은 이상적인 선형특성을 나타낸 것이다.
[발명의 목적]
이에, 본 발명은 상기한 문제점, 즉 종래기술에 따른 DA변환회로의 전류미러회로에서는 쌍방의 공급전류 차이에 의해 선형특성의 정밀도가 악화된다는 문제점을 해결하기 위해 발명된 것으로, 전원전위차가 억제되도록 전류미러회로를 구성함으로써 선형정밀도가 양호해지도록 된 DA변환회로를 실현하고자 함께 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위한 본 발명에 따른 디지탈·아날로그 변환회로는, 기준전류를 흘려주기 위한 기준전압 발생수단과, 이 기준전압 발생수단의 출력에 따른 기준전류가 흐르도록 된 입력소자와 다른 전류원으로 기능하는 출력소자로 이루어진 전류미러회로 및, 입력데이터에 따라 상기 출력소자와 출력단자간의 접속을 온·오프시키는 스위치수단을 구비한 전류방식 DA변환회로에 있어서, 상기 출력소자가 설치되어 있는 DA변환회로 블록내에 상기 기준전류가 흐르는 입력소자를 설치한 구성으로 되어 있다.
[작용]
상기한 구성으로 된 본 발명에 따르면, 소정값으로 설정된 기준전류를 흘리기 위해 기준전압 발생회로에 의해 발생된 기준전압을 전류미러회로를 이용해서 복수의 기준전류원용 트랜지스터로 인가함으로써, 그 각각의 기준전류원용 스위치로를 설치해서 외부로부터 입력된 선택신호의 조합에 대응되는 상기 스위치회로의 스위칭에 의해 얻어지는 일정전류의 합을 출력하도록 되어 있는 바, 이때 전류미러회로의 양트랜지스터의 소오스공급전원 전압조건이 동일해 지게끔 회로를 구성함으로써 전류미러회로에서의 입력소자와 각 출력소자 사이의 게이트·소오스간접압(VGS)의 차가 없어지게 되므로, 선형정밀도의 악화가 최소한으로 억제된다.
[실시예]
이하, 도면을 참조해서 본 발명의 1실시예를 상세히 설명한다.
제1도는 본 발명의 1실시예에 따른 디지탈·아날로그 변환회로의 회로구성을 도시해 놓은 회로도로, 상술한 종래예와 대응되는 부분에는 동일한 참조부호를 붙이고 그에 대한 상세한 설명은 생략한다.
본 실시예에서는 종래기술의 문제점을 해결하기 위해, 제4도에 도시된 전류미러용 기준전압 발생회로(REF) 내의 입력소자측 트랜지스터(C1)를 각 DA변환회로 블록 내에 설치하고 트랜지스터(C1)(B1)의 소오스단자를 동일한 전원선에다 접속시킴으로써, 양 트랜지스터(C1)(B1)에 대한 소오스공급전원 전위조건을 동등하게 하고, 또 각 DA변환회로 블록을 DAC1-DAC3으로 복수열 이용하는 경우에도 각 DA변환회로 블록 내에 전용의 기준전압 발생용 트랜지스터(C1)를 설치한 구성으로 되어 있다.
즉, 트랜지스터(C1)(B1)로 이루어진 전류미러회로에서 상기한 것처럼 양 트랜지스터(C1)(B1)의 소오스 단자를 각 블록별로 동일 전원선에다 접속시켜서 소오스 전압조건을 같게 하면, 양 트랜지스터(C1)(B1)의 게이트·소오스전압(VGS)도 동일해져서 동일한 전류값(IDS)이 얻어지게 되므로, 오차가 적은 전류미러회로를 구성할 수 있게 된다.
상기한 구성으로 된 전류미러회로를 이용해서 얻은 선형특성을 제6도에 참조부호 E3로서 나타냈는 바, 이를 보면 본 실시예의 선형특성이 E2로 나타낸 종래의 선형특성보다 개선되었다는 것을 알 수 있다.
또한, 제1도에 도시된 바와 같이 복수의 DA변환회로 블록(DAC1-DAC3)을 이용하는 경우에는, 본 발명을 근거로 해서 각 DA변환회로 블록내에 전용의 입력측 트랜지스터(C1)를 설치하는데, 여기서 기준전압(VREF) 신호선을 OP앰프(C2)의 출력단 직후에서 바로 나누어 각 DA변환회로 블록(DAC1-DAC3) 내의 트랜지스터(C1)의 게이트단자에 접속시키게 되면, 각각의 기준전압(VREF) 신호선에 기생하는 배선저항(R11-R33) 및 배선용량(C11-C33)에 의해 노이즈필터 효과가 얻어지게 된다. 따라서 어느 한개의 DA변환회로 블록이 동작하여 발생하는 전원노이즈가 그 DA변환회로 블록에 설치되어 있는 트랜지스터(C1)에 주입(Noise Injection)되어 동작하고 있는 당해 DA변환회로 블록의 기준전압(VREF)을 변동시키더라도, 이것에 의한 영향이 다른 DA변환회로 블록에 인가되는 기준전압(VREF)에 끼쳐지는 것을 감소시킬 수 있게 된다. 더욱이 이러한 노이즈필터 효과는 OP앰프의 PSRR(Power Supply Rejection Ratio)에 의한 출력변동도 억제할 수 있다.
그리고 제1도에서 기준전압(VREF)은 트랜지스터(B1)의 소오스·드레인간 전류(IDS)가 설정기준전류값이 되도록 작용하는 게이트 기준전압으로서, 이는 복수의 기본회로(A3) 중의 각 트랜지스터(B1)의 게이트단자에 인가된다.
제2도는 상기 게이트 기준전압(VREF)을 발생시키는 기준전압 발생회로(REF)를 도시해 놓은 회로도로, 즉 상기 게이트 기준전압(REF)를 도시해 놓은 회로도로, 즉 상기 게이트 기준전압(VREF)은 OP앰프(C2)의 가상접지원리를 이용해서 (-)단자로 소정의 설정전압이 인가되는 OP앰프(C2)의 출력과 P채널형 MOS 트랜지스터(C1) 및 OP앰프(2)이 (+)단자로 이루어진 폐루프(close loop)와 트랜지스터(C1)의 드레인 접지 사이에 그 트랜지스터(C1)에 의해 설정된 기준전류가 흐르도록 저항(RC)이 설치된 회로에 의해 발생되게 된다.
그리고 상기 트랜지스터(C1)와 기본회로(A3) 내의 각각의 트랜지스터(B1)를 전류미러회로로 구성하고, 상기 기준전압 발생회로(REF)에서 발생된 게이트 기준전압(VREF)을 각 트랜지스터(B1)의 게이트단자로 인가하여, 각각의 트랜지스터(B1)로부터 그때의 게이트·소오스간전압(VGS)에 대응하는 기준전류원[트랜지스터(B1)의 드레인전류(IDS)]을 얻을 수 있게 된다.
[발명의 효과]
이상에서 설명한 바와 같이 본 발명에 의하면 DA변환회로에서 배선저항으로 인한 소오스 공통전원전압의 차이에 근거하는 선형특성의 열화를 억제할 수 있도록 기준전압 발생수단과 DA변환회로 내의 기준전류원으로 이루어진 전류미러회로를 DA변환회로 블록내에 구성함으로써, 특성오차가 작고 또 노이즈필터 효과를 얻을 수 있는 디지탈·아날로그 변환회로를 실현할 수 있게 된다.

Claims (2)

  1. 기준전류를 흘려주기 위한 기준전압 발생수단(C2,RC)과, 이 기준전압 발생수단(C2,RC)의 출력에 따른 기준전류가 흐르도록 된 입력소자(C1)와 복수의 다른 전류원으로서 기능하는 출력소자(B1)로 이루어진 전류미러회로 및 입력데이터(DATA)에 따라서 상기 출력소자(B1)와 출력단자(OUT)간의 접속을 온·오프시키는 스위치수단(B2)을 구비한 전류방식 디지탈·아날로그 변환회로에 있어서, 상기 출력소자(B1)가 설치되어 있는 DA변환회로 블록(DAC1,DAC2,…) 내에 상기 기준전류가 흐르는 입력소자(C1)가 설치된 것을 특징으로 하는 디지탈·아날로그 변환회로.
  2. 제1항에 있어서, 상기 기준전압 발생수단(C2,RC)에 대해 상기 DA변환회로 블록(DAC1,DAC2,…)이 병렬로 복수개 배치된 것을 특징으로 하는 디지탈·아날로그 변환회로.
KR1019890005654A 1988-04-28 1989-04-28 디지탈·아날로그 변환회로 Expired KR920003452B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63106534A JPH01277027A (ja) 1988-04-28 1988-04-28 デジタル・アナログ変換回路
JP63-106534 1988-04-28

Publications (2)

Publication Number Publication Date
KR890016779A KR890016779A (ko) 1989-11-30
KR920003452B1 true KR920003452B1 (ko) 1992-05-01

Family

ID=14436058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890005654A Expired KR920003452B1 (ko) 1988-04-28 1989-04-28 디지탈·아날로그 변환회로

Country Status (3)

Country Link
US (1) US5055844A (ko)
JP (1) JPH01277027A (ko)
KR (1) KR920003452B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775322B2 (ja) * 1990-02-22 1995-08-09 富士通株式会社 半導体集積回路装置
JPH0470215A (ja) * 1990-07-11 1992-03-05 Sony Corp Ｄ／ａ変換器
JP3073538B2 (ja) * 1991-02-22 2000-08-07 株式会社リコー ディジタル・アナログ変換器
US5452014A (en) * 1994-03-21 1995-09-19 Hewlett-Packard Company Video dac rise time control and supply noise suppression
US5745064A (en) * 1994-10-25 1998-04-28 Matsushita Electric Industrial Co., Ltd. D/A conversion device having multiple D/A converters with substantially equal voltages supplied thereto
US5913075A (en) * 1997-03-25 1999-06-15 International Business Machines Corporation High speed communication between high cycle rate electronic devices using a low cycle rate bus
JP4742401B2 (ja) * 2000-03-31 2011-08-10 ソニー株式会社 デジタルアナログ変換回路およびこれを搭載した表示装置
JP4500439B2 (ja) * 2000-12-22 2010-07-14 川崎マイクロエレクトロニクス株式会社 半導体装置
US6717539B2 (en) * 2001-11-28 2004-04-06 Agere Systems, Inc. Digital-to-analog converter
JP4662698B2 (ja) * 2003-06-25 2011-03-30 ルネサスエレクトロニクス株式会社 電流源回路、並びに電流設定方法
TWI283517B (en) * 2003-09-30 2007-07-01 Rohm Co Ltd D/A converter circuit, organic EL drive circuit and organic EL display device
JP4684616B2 (ja) * 2004-10-20 2011-05-18 ルネサスエレクトロニクス株式会社 発振回路
CN101501996B (zh) * 2006-08-07 2011-09-07 松下电器产业株式会社 多通道电流相加型dac
KR100910460B1 (ko) * 2007-07-03 2009-08-04 삼성전기주식회사 주파수 가변 오실레이터
FR2927468B1 (fr) * 2008-02-08 2010-04-23 E2V Semiconductors Circuit integre a grand nombre de circuits elementaires identiques alimentes en parallele.
JP6349759B2 (ja) * 2014-02-10 2018-07-04 株式会社ソシオネクスト デジタルアナログ変換回路、デジタルアナログ変換回路の補正方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2914108C2 (de) * 1979-04-07 1984-03-08 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte Schaltungsanordnung für einen Digital-Analog-Wandler
JPS58202621A (ja) * 1982-05-21 1983-11-25 Hitachi Ltd Ｄ／ａ変換回路
JPS6195623A (ja) * 1984-10-16 1986-05-14 Sanyo Electric Co Ltd Ｄａ変換回路
JPH0810832B2 (ja) * 1987-03-04 1996-01-31 株式会社東芝 デイジタル―アナログ変換器

Also Published As

Publication number Publication date
US5055844A (en) 1991-10-08
KR890016779A (ko) 1989-11-30
JPH01277027A (ja) 1989-11-07

Similar Documents

Publication Publication Date Title
KR920003452B1 (ko) 디지탈·아날로그 변환회로
JP3315652B2 (ja) 電流出力回路
US5585795A (en) D/A converter including output buffer having a controllable offset voltage
US5798723A (en) Accurate and precise current matching for low voltage CMOS digital to analog converters
KR910021044A (ko) 아날로그/디지탈 변환기
KR940009253B1 (ko) 바이어스 공급전류를 가진 반도체 집적회로장치
US6344769B1 (en) Precision differential switched current source
KR100209098B1 (ko) D/a 변환기
US4766415A (en) Digital-to-analog converter with temperature compensation
JP2002009623A (ja) ディジタルアナログ変換回路
KR20020059803A (ko) 디지털/아날로그 변환기
US6957278B1 (en) Reference -switch hysteresis for comparator applications
US5136293A (en) Differential current source type d/a converter
US3544994A (en) Digital to analog converter
US5517152A (en) Current source circuit and operating method thereof
US4942397A (en) Elimination of linearity superposition error in digital-to-analog converters
US3943431A (en) Current-splitting network
JPH0123966B2 (ko)
US5841383A (en) Current mode track and hold circuit
US5128564A (en) Input bias current compensation for a comparator
KR20010041971A (ko) 스위치 회로
US5311142A (en) Amplifier circuit with gain that does not vary with power supply fluctuations
JP4510987B2 (ja) Ｄａ変換装置
JPH04219025A (ja) 電流発生装置およびｄ／ａ変換装置
JP2896029B2 (ja) 電圧電流変換回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20040502

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20040502