[go: up one dir, main page]

KR100209098B1 - D/a 변환기 - Google Patents

D/a 변환기 Download PDF

Info

Publication number
KR100209098B1
KR100209098B1 KR1019910011649A KR910011649A KR100209098B1 KR 100209098 B1 KR100209098 B1 KR 100209098B1 KR 1019910011649 A KR1019910011649 A KR 1019910011649A KR 910011649 A KR910011649 A KR 910011649A KR 100209098 B1 KR100209098 B1 KR 100209098B1
Authority
KR
South Korea
Prior art keywords
bias
resistor
output
source
negative feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019910011649A
Other languages
English (en)
Other versions
KR920003670A (ko
Inventor
나오끼 구마자와
노리유끼 후꾸시마
Original Assignee
이데이 노부유끼
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼가이샤 filed Critical 이데이 노부유끼
Publication of KR920003670A publication Critical patent/KR920003670A/ko
Application granted granted Critical
Publication of KR100209098B1 publication Critical patent/KR100209098B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본원 발명은 게이트, 소스 및 DC 전압 단자에 연결된 드레인을 갖는 바이어스용 FET로 이루어지는 바이어스 회로; 기준전압이 공급되는 동상(同相)입력단자, 역상(逆相)입력단자 및 출력단자를 갖는 부귀환(負歸還)증폭기; 바이어스용 저항기; 다수의 전류 제어 트랜지스터로 이루어지며, 각자는 상기 바이어스용 FET의 게이트 및 드레인과 연결된 상기 다수의 트랜지스터의 게이트 및 드레인과 함께 정전류원으로서 동작하는 D/A 변환기 회로; 상기 다수의 트랜지스터의 소스와 연결된 다수의 전류 스위치; 상기 다수의 전류 스위치에 스위칭 제어 신호를 공급하는 디코더; 상기 다수의 전류 스위치 및 출력단자와 연결된 출력 저항기를 포함하며, 상기 부귀환 증폭기의 출력단자는 상기 바이어스용 FET의 게이트와 연결되고, 상기 바이어스용 FET의 소스는 상기 바이어스용 저항기를 통해 기준접점에 연결되며 상기 바이어스용 FET의 소스와 상기 바이어스용 저항기의 접속점은 상기 부귀환 증폭기의 역상입력단자에 연결되므로써 부귀한 루프를 제공하고, 상기 바이어스용 저항기의 저항치가 (2n-1)Ro에 의해 선택되는 관계가 유지되는 동안 상기 바이어스용 저항기의 저항치가 변화되어 상기 출력 저항기의 풀스케일전압을 조절하므로 출력전압의 풀스케일치는 기준전압과 실질적으로 동일하며, n은 상기 디코더에 공급되는 디지털 신호의 비트 수이고 Ro는 상기 출력 저항기의 저항치인 D/A 변환기에 관한 것이다.

Description

D/A 변환기
제1도는 본원 발명의 D/A 변환기의 기본구성을 도시한 회로도.
제2도는 본원 발명의 설명에 사용되는 변환특성도.
제3도는 본원 발명의 D/A 변환기의 일실시예를 도시한 회로도.
제4도는 종래의 D/A 변환기의 일예를 도시한 블록도.
제5도는 종래의 바이어스회로의 일예를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 바이어스회로 10a : 부귀환증폭기
10b : 바이어스용 저항기 QA: 바이어스용 FET
11 : D/A 변환기 11a : 디코더
11b : 출력저항기 11c : 출력단자
Q1∼Qn: 정전류원용 FET S1∼Sn: 전류스위치
본원 발명은 D/A 변환기에 관한 것이며, 특히 출력신호의 최대진폭치(풀스케일치)를 정확하게 설정할 수 있도록 한 디지털기기에 사용하기에 적합한 D/A 변환기에 관한 것이다.
본원 발명의 D/A 변환기는 게이트, 소스 및 DC 전압 단자에 연결된 드레인을 갖는 바이어스용 FET로 이루어지는 바이어스 회로; 기준전압이 공급되는 동상(同相)입력단자, 역상(逆相)입력단자 및 출력단자를 갖는 부귀환(負歸還)증폭기; 바이어스용 저항기; 다수의 전류 제어 트랜지스터로 이루어지며, 각자는 상기 바이어스용 FET의 게이트 및 드레인과 연결된 상기 다수의 트랜지스터의 게이트 및 드레인과 함께 정전류원으로서 동작하는 D/A 변환기 회로; 상기 다수의 트랜지스터의 소스와 연결된 다수의 전류 스위치; 상기 다수의 전류 스위치에 스위칭 제어 신호를 공급하는 디코더; 상기 다수의 전류 스위치 및 출력단자와 연결된 출력 저항기를 포함하며, 상기 부귀환 증폭기의 출력단자는 상기 바이어스용 FET의 게이트와 연결되고, 상기 바이어스용 FET의 소스는 상기 바이어스용 저항기를 통해 기준접점에 연결되며 상기 바이어스용 FET의 소스와 상기 바이어스용 저항기의 접속점은 상기 부귀환 증폭기의 역상입력단자에 연결되므로써 부귀환 루프를 제공하고, 상기 바이어스용 저항기의 저항치가 (2n-1)Ro에 의해 선택되는 관계가 유지되는 동안 상기 바이어스용 저항기의 저항치가 변화되어 상기 출력 저항기의 풀스케일전압을 조절하므로 출력전압의 풀스케일치는 기준전압과 실질적으로 동일하며, n은 상기 디코더에 공급되는 디지털 신호의 비트 수이고 Ro는 상기 출력 저항기의 저항치인 것을 특징으로 하며, 출력신호의 진폭치를 정확하게 제어할 수 있다.
종래, 예를 들면 일본국 특개소 61(1986)-20434호 공보에 기재되어 있는 바와 같이, 전류가산형의 D/A 변환기가 알려져 있다.
즉 제4도의 종래의 D/A 변환기의 일예를 도시한 블록도에 있어서, (1)은 상위비트(N11∼N13)의 디지털신호가 입력되는 입력회로, (2)는 디코더, (3)은 플립플롭군, (4)는 정전류원군이다. (5)는 하위 비트(M11∼M15)의 디지털신호가 입력되는 입력회로, (6)은 플립플롭군, (7)은 정전류원군이며, 입력디지탈신호에 의해 정전류원군(4) 또는 정전류원군(7)의 스위치회로를 제어하고, 이 스위치회로의 개폐에 대응한 아날로그신호를 얻도록 하고 있다.
그리고, 예를들면 상위 비트용 정전류원(4)으로서, 제5도의 종래의 바이어스회로의 일예를 도시한 회로도에 도시한 바와 같은 정전류원용 FET(전계효과형 트랜지스터)를 사용하는 것이 알려져 있다.
제5도에 있어서, QN1∼QN7은 정전류원용 FET이며, (8)은 바이어스회로이다. 바이어스회로(8)는 기준전압 Vref이 동상입력단자에 공급되는 부귀환증폭기(8a)와, 바이어스용 FETQA및 버퍼용 FETQB를 가지고, 버퍼용 FETQB와 정전류원용 FETQN1∼QN7의 전류는 서로 같은 전류 Io로 설정되어 있다.
제5도에 있어서 버퍼용 FETQB의 소스에 흐르는 전류 Io는 부귀환 증폭기(8a)에서 온도변환등에 대해 안정화되지만, 바이어스용 FETQA와 정전류원용 FETQN1∼QN7의 사이의 소자의 불균일에 의해 전류 Io가 같아지지 않는 결점이 있었다.
또한, 종래의 바이어스회로에서는 출력신호의 최대진폭치(풀스케일치)를 정확하게 설정할 수 없는 결점이 있었다.
따라서, 본원 발명의 목적은 상기 결점을 개량한 D/A 변환기를 제공하는데 있다.
본원 발명의 D/A 변환기는 게이트, 소스 및 DC 전압 단자에 연결된 드레인을 갖는 바이어스용 FET로 이루어지는 바이어스 회로; 기준전압이 공급되는 동상(同相)입력단자, 역상(逆相)입력단자 및 출력단자를 갖는 부귀환(負歸還)증폭기; 바이어스용 저항기; 다수의 전류 제어 트랜지스터로 이루어지며, 각자는 상기 바이어스용 FET의 게이트 및 드레인과 연결된 상기 다수의 트랜지스터의 게이트 및 드레인과 함께 정전류원으로서 동작하는 D/A 변환기 회로; 상기 다수의 트랜지스터의 소스와 연결된 다수의 전류 스위치; 상기 다수의 전류 스위치에 스위칭 제어 신호를 공급하는 디코더; 상기 다수의 전류 스위치 및 출력단자와 연결된 출력 저항기를 포함하며, 상기 부귀환 증폭기의 출력단자는 상기 바이어스용 FET의 게이트와 연결되고, 상기 바이어스용 FET의 소스는 상기 바이어스용 저항기를 통해 기준접점에 연결되며 상기 바이어스용 FET의 소스와 상기 바이어스용 저항기의 접속점은 상기 부귀환 증폭기의 역상입력단자에 연결되므로써 부귀환 루프를 제공하고, 상기 바이어스용 저항기의 저항치가 (2n-1)Ro에 의해 선택되는 관계가 유지되는 동안 상기 바이어스용 저항기의 저항치가 변화되어 상기 출력 저항기의 풀스케일전압을 조절하므로 출력전압의 풀스케일치는 기준전압과 실질적으로 동일하며, n은 상기 디코더에 공급되는 디지털 신호의 비트 수이고 Ro는 상기 출력 저항기의 저항치인 것을 특징으로 한다.
본원 발명의 D/A 변환기에 의하면, 바이어스용 FET의 게이트를 부귀환증폭기의 출력에 의해 제어함으로써, 바이어스용 FET와 D/A 변환부의 복수의 정전류원용 FET와의 사이에 있어서의 소자의 불균일에 대해 출력신호의 진폭치를 정확하게 제어할 수 있다.
또한, 상기 출력단자에 출력저항기를 접속하여 양단에 D/A 변환된 출력전압을 발생시키는 동시에, 상기 디지털입력신호의 비트수를 n으로 하면 상기 바이어스용 저항기의 저항치를 상기 출력저항기의 저항치의 (2n-1)배로 설정하고, 상기 출력단자의 풀스케일전압을 상기 기준전압과 대략 같게 함으로써, 출력신호의 최대진폭치(풀스케일치)를 정확하게 설정할 수 있다.
다음에, 본원 발명의 실시예에 대하여 도면을 참조하면서 설명한다.
제1도는 본원 발명의 D/A 변환기의 기본구성을 도시한 회로도이며, 제1도에 있어서, (10)은 바이어스회로, (11)은 D/A 변환부를 표시한다. 바이어스회로(10)는 바이어스용 FETQA의 드레인·소스간 및 바이어스용 저항기(10b)를 전원단자 Vcc와 기준전위점(일예로서 접지전위)과의 사이에 직열접속한 직열회로 및 동상입력단자(10c)에 기준전압 Vref이 공급되는 동시에 역상입력단자가 상기 바이어스용 FETQA의 소스(S)와 바이어스용 저항기(10b)의 접속점에 접속되고, 출력단자가 바이어스용 FETQA의 게이트(G)에 접속된 부귀환증폭기(10a)로 이루어진다. D/A 변환부(11)는 바이어스용 FETQA의 게이트(G)에 각각의 게이트가 공통접속된 복수의 정전류원용 FETQ1∼Qn을 가지고, 이 복수의 정전류원용 FETQ1∼Qn의 각각의 소스는 디코더(11a)의 출력에 의해 제어되는 복수의 전류스위치 S1∼Sn를 통해서 출력저항기(11b)에 각각 접속되고, 전류스위치 S1∼Sn와 출력저항기(11b)와의 접속점으로부터 출력단자(11c)가 도출되어 구성된다.
이상의 구성에 있어서, 바이어스용 FETQA와 복수의 정전류원용 FETQ1∼Qn의 각각의 게이트·소스간은 서로 병열접속되어 있으므로 전류특성이 갖추어지는 동시에, 바이어스용 FETQA의 게이트 및 소스전위는 부귀환증폭기(10a)의 귀환작용에 의해 기준전압 Vref과 같아진다. 또한, 바이어스용 FETQA와 복수의 정전류원용 FETQ1∼Qn의 소자간의 불균일은 집적회로에 의해 1칩으로 구성함으로써 가급적 작게 할 수 있다. 그리고, 제2도의 본원 발명의 설명에 사용하는 변환특성도의 특성 p에 도시한 바와 같이, 디코더(11a)의 디지털입력신호(3비트의 경우를 도시)에 따라 전류스위치 S1∼Sn를 제어하여 출력단자(11c)에 디지털 입력신호에 맞는 출력전압 Vo을 출력할 수 있다.
다음에, 제3도의 본원 발명의 D/A 변환기의 일실시예를 도시한 회로도에 대하여 설명한다.
제3도는 3비트의 디지털입력신호 D1, D2, D3를 디코더(11a)에 공급하는 동시에, 바이어스용 저항기(10b)의 저항치를 출력저항기(11b)의 저항치 r의 7배로 설정한 경우를 도시한다.
3비트의 디지털입력신호 D1, D2, D3가 모두 1일 때, 출력단자(11c)의 출력전압 Vo은 Vo=7Ir이 되고, 기준전압 Vref과 같아진다.
따라서, 3비트의 디지털입력신호 D1, D2, D3가 모두 1일 때의 출력단자(11c)의 출력전압 Vo의 풀스케일치는 기준전압 Vref과 같아지므로, 출력진폭의 설정이 정확하게 행해진다.
다시말하면, 디지털입력신호의 비트수를 n으로 하면 바이어스용 저항기(10b)의 저항치를 상기 출력저항(11b)의 저항치의 (2n-1)배로 설정하여 상기 출력단자(11c)의 풀스케일치를 기준전압 Vref으로 정확하게 같게 할 수 있다.
또한, 바이어스용 저항기(10b)의 저항치를 가변으로 함으로써, 기준전압 Vref을 선택하는 것이 가능하며, 예를들면 다른 IC에 공급하고 있는 적당한 기준전압을 공용할 수 있다. 이 경우 출력단자(11c)의 출력전압 Vo의 풀스케일치는 제2도의 특성q에 도시한 바와 같이, Vm으로 압축된다.
이상의 설명으로부터 명백한 바와 같이, 본원 발명의 D/A 변환기에 의하면, 바이어스용 FET의 게이트를 부귀환증폭기의 출력에 의해 제어함으로써, 바이어스용 FET와 D/A 변환부의 복수의 정전류원용 FET와의 사이에 있어서의 소자의 불균일에 대해 출력신호의 진폭치를 정확하게 제어할 수 있다.
또한, 상기 출력단자에 출력저항기를 접속하여 양단에 D/A 변환된 출력전압을 발생시키는 동시에, 상기 디지털입력신호의 비트수를 n으로 하면 상기 바이어스용 저항기의 저항치를 상기 출력저항기의 저항치의 (2n-1)배로 설정하고, 상기 출력단자의 풀스케일전압을 상기 기준전압과 대략 같게 함으로써, 출력신호의 최대진폭치(풀스케일치)를 정확하게 설정할 수 있다.

Claims (1)

  1. 게이트, 소스 및 DC 전압 단자에 연결된 드레인을 갖는 바이어스용 FET로 이루어지는 바이어스 회로; 기준전압이 공급되는 동상(同相)입력단자, 역상(逆相)입력단자 및 출력단자를 갖는 부귀환(負歸還)증폭기; 바이어스용 저항기; 다수의 전류 제어 트랜지스터로 이루어지며, 각자는 상기 바이어스용 FET의 게이트 및 드레인과 연결된 상기 다수의 트랜지스터의 게이트 및 드레인과 함께 정전류원으로서 동작하는 D/A 변환기 회로; 상기 다수의 트랜지스터의 소스와 연결된 다수의 전류 스위치; 상기 다수의 전류 스위치에 스위칭 제어 신호를 공급하는 디코더; 상기 다수의 전류 스위치 및 출력단자와 연결된 출력 저항기를 포함하며, 상기 부귀환 증폭기의 출력단자는 상기 바이어스용 FET의 게이트와 연결되고, 상기 바이어스용 FET의 소스는 상기 바이어스용 저항기를 통해 기준접점에 연결되며 상기 바이어스용 FET의 소스와 상기 바이어스용 저항기의 접속점은 상기 부귀환 증폭기의 역상입력단자에 연결되므로써 부귀환 루프를 제공하고, 상기 바이어스용 저항기의 저항치가 (2n-1)Ro에 의해 선택되는 관계가 유지되는 동안 상기 바이어스용 저항기의 저항치가 변화되어 상기 출력 저항기의 풀스케일전압을 조절하므로 출력전압의 풀스케일치는 기준전압과 실질적으로 동일하며, n은 상기 디코더에 공급되는 디지털 신호의 비트 수이고 Ro는 상기 출력 저항기의 저항치인 D/A 변환기.
KR1019910011649A 1990-07-11 1991-07-10 D/a 변환기 Expired - Lifetime KR100209098B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-181653 1990-07-11
JP2181653A JPH0470215A (ja) 1990-07-11 1990-07-11 Ｄ／ａ変換器

Publications (2)

Publication Number Publication Date
KR920003670A KR920003670A (ko) 1992-02-29
KR100209098B1 true KR100209098B1 (ko) 1999-07-15

Family

ID=16104509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910011649A Expired - Lifetime KR100209098B1 (ko) 1990-07-11 1991-07-10 D/a 변환기

Country Status (5)

Country Link
US (1) US5218364A (ko)
EP (1) EP0466145B1 (ko)
JP (1) JPH0470215A (ko)
KR (1) KR100209098B1 (ko)
DE (1) DE69124016T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570090A (en) * 1994-05-23 1996-10-29 Analog Devices, Incorporated DAC with digitally-programmable gain and sync level generation
US5631647A (en) * 1994-10-12 1997-05-20 United Microelectronics Corporation Analog multiplying type of digital/analog converter circuit
EP0823734A1 (en) 1996-07-23 1998-02-11 DORNIER GmbH Josephson junction array device, and manufacture thereof
KR100480562B1 (ko) * 1996-12-23 2005-05-16 삼성전자주식회사 디지탈-아날로그변환장치의풀스케일전류조정회로
JPH10256915A (ja) * 1997-03-11 1998-09-25 Mitsubishi Electric Corp ディジタル／アナログ変換回路
DE10006507C2 (de) * 2000-02-15 2002-07-18 Infineon Technologies Ag Kalibrierbarer Digital-/Analogwandler
US6538394B2 (en) * 2001-03-30 2003-03-25 Maxim Integrated Products, Inc. Current source methods and apparatus for light emitting diodes
US7019585B1 (en) 2003-03-25 2006-03-28 Cypress Semiconductor Corporation Method and circuit for adjusting a reference voltage signal
JP4386113B2 (ja) 2007-08-03 2009-12-16 ソニー株式会社 参照電圧回路および撮像回路
IT1393680B1 (it) * 2009-03-31 2012-05-08 St Microelectronics Srl Dispositivo di pilotaggio a corrente costante con migliorata accuratezza
JP2011053957A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
US9306588B2 (en) * 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US10073167B2 (en) * 2015-05-22 2018-09-11 Texas Instruments Incorporated High speed illumination driver for TOF applications
US10250139B2 (en) * 2016-03-31 2019-04-02 Micron Technology, Inc. Apparatuses and methods for a load current control circuit for a source follower voltage regulator

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1266886A (ko) * 1968-10-03 1972-03-15
US3651517A (en) * 1970-07-13 1972-03-21 Information Int Inc Digital-to-analog converter with isolated current sources
USRE29619E (en) * 1972-01-24 1978-04-25 Analog Devices, Incorporated Constant-current digital-to-analog converter
US3978473A (en) * 1973-05-01 1976-08-31 Analog Devices, Inc. Integrated-circuit digital-to-analog converter
DE2914108C2 (de) * 1979-04-07 1984-03-08 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte Schaltungsanordnung für einen Digital-Analog-Wandler
JPS5658784A (en) * 1979-10-16 1981-05-21 Nec Corp Output circuit
DE3279879D1 (en) * 1981-05-07 1989-09-14 Cambridge Consultants Digital-to-analogue converter which can be calibrated automatically
US4701694A (en) * 1986-09-08 1987-10-20 Tektronix, Inc. Digitally selectable, multiple current source proportional to a reference current
JPH0810832B2 (ja) * 1987-03-04 1996-01-31 株式会社東芝 デイジタル―アナログ変換器
JPH01277027A (ja) * 1988-04-28 1989-11-07 Toshiba Corp デジタル・アナログ変換回路

Also Published As

Publication number Publication date
US5218364A (en) 1993-06-08
KR920003670A (ko) 1992-02-29
EP0466145A3 (en) 1993-07-14
EP0466145B1 (en) 1997-01-08
EP0466145A2 (en) 1992-01-15
JPH0470215A (ja) 1992-03-05
DE69124016D1 (de) 1997-02-20
DE69124016T2 (de) 1997-07-17

Similar Documents

Publication Publication Date Title
KR900008821B1 (ko) 디지탈/아날로그변환기
US4752703A (en) Current source polarity switching circuit
KR100209098B1 (ko) D/a 변환기
KR0153245B1 (ko) 프로그래머블 지연회로
US5798723A (en) Accurate and precise current matching for low voltage CMOS digital to analog converters
US6008632A (en) Constant-current power supply circuit and digital/analog converter using the same
US4045793A (en) Digital to analog converter
KR920000177A (ko) 반도체 집적회로장치
KR960010390B1 (ko) 스위칭 정전류원회로
EP0085697A1 (en) HIGH SPEED CMOS COMPARATOR CIRCUIT.
US4706013A (en) Matching current source
KR930004351B1 (ko) 레벨 변환회로
US5136293A (en) Differential current source type d/a converter
US6700362B2 (en) Switchable current source
US4047056A (en) Voltage-frequency converter
KR930005938Y1 (ko) 통신용 샘플앤드 홀드 회로
JPH02177724A (ja) 出力バッファ回路
USH802H (en) Binary voltage level converter
JPH025324B2 (ko)
KR20130103010A (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
US5296754A (en) Push-pull circuit resistant to power supply and temperature induced distortion
KR0154302B1 (ko) 전압-전류 변환기
KR100296143B1 (ko) 레벨시프터를 갖는 고임피던스로드회로
SU1406768A1 (ru) Ключевой элемент
KR100280441B1 (ko) 전류샘플 및 홀드회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910710

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960122

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19910710

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980930

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990330

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990420

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990421

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020316

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030317

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040322

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060331

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070330

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080327

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090410

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100413

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20110412

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20110412

Start annual number: 13

End annual number: 13

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20121009

Termination category: Expiration of duration