[go: up one dir, main page]

KR920003033Y1 - 2출력의 균형 조정 회로 - Google Patents

2출력의 균형 조정 회로 Download PDF

Info

Publication number
KR920003033Y1
KR920003033Y1 KR2019890013026U KR890013026U KR920003033Y1 KR 920003033 Y1 KR920003033 Y1 KR 920003033Y1 KR 2019890013026 U KR2019890013026 U KR 2019890013026U KR 890013026 U KR890013026 U KR 890013026U KR 920003033 Y1 KR920003033 Y1 KR 920003033Y1
Authority
KR
South Korea
Prior art keywords
output
low pass
transistors
pass filter
pwm pulse
Prior art date
Application number
KR2019890013026U
Other languages
English (en)
Other versions
KR910005097U (ko
Inventor
배원규
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019890013026U priority Critical patent/KR920003033Y1/ko
Publication of KR910005097U publication Critical patent/KR910005097U/ko
Application granted granted Critical
Publication of KR920003033Y1 publication Critical patent/KR920003033Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R5/00—Stereophonic arrangements
    • H04R5/04—Circuit arrangements, e.g. for selective connection of amplifier inputs/outputs to loudspeakers, for loudspeaker detection, or for adaptation of settings to personal preferences or hearing impairments
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)

Abstract

내용 없음.

Description

2출력의 균형 조정 회로
본 고안의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1, 2 : 저역통과필터 5 : 제어부
OP1, OP2 : 오피앰프 AMP1, AMP2 ; 앰프
Q1, Q2 ; 트랜지스터 IV1 : 인버터
B1 : 버퍼 R1-R8 : 저항
본 고안은 하나의 입력신호를 증폭시켜 두개의 출력신호로 출력시키는 2출력의 리니어(Linear)앰프를 구성함에 있어서, 2출력신호의 총출력량은 동일하고 2출력을 리니어하게 균형적으로 조정시키도록 하는 2출력의 균형 조정회로에 관한 것이다.
종래에는 하나의 입력신호를 증폭 조정하여 두개의 출력 신호로 출력시키기 위해서는 입력신호를 게인조정용 가변저항이 연결된 각각의 오피앰프에 인가시켜 가변저항의 조정으로 입력신호의 게인을 조정시킨후 각각의 오피앰프 출력을 각각의 앰프에서 증폭되어 출력되게 하여야 되므로 2출력의 게인을 조정하기 위해서는 출력신호 라인에 구성시킨 각각의 오피앰프에 연결된 가변저항을 조정하여 게인을 조정해 주어야만 한다.
그러나 2출력에 대한 신호 게인을 가변저항을 이용하여 수동으로 조작하게 되므로 신호게인 조정에 불편함이 따르게 되고 또한 총 출력량은 일정하나 2출력의 게인을 선형적으로 조절하기가 곤란하여 양 출력간의 선형적 균형을 맞추기 어려운 것이었다.
본 고안은 이와같은 점을 감안하여 마이콤에 구성된 하나의 PWM(Pulse Width Modulation : 펄스폭 변조) 출력 포트를 이용하여 2출력의 게인을 선형적으로 균형을 맞추어 가며 간단하게 조작할 수 있도록한 것으로써 출력신호 게인 조정용 PWM펄스를 제어부에서 그대로 직류전압으로 변환시키는 한편 반전시켜 직류전압으로 변환시킨후 상기된 2가지 직류전압을 출력신호 게인을 조정하는 오피앰프의 게인 조정값으로 인가되게 한 것이다.
이와같은 본 고안의 구성 및 작용효과를 첨부도면에 의거 상세히 설명하면 다음과 같다.
입력신호는 각각의 오피앰프(OP1), (OP2)를 통하여 그 게인이 결정된후 앰프(AMP1), (AMP2)를 통하여 그 레벨이 결정되어 출력1, 출력2의 출력신호로 출력됨에 있어서, 상기 오피앰프(OP1), (OP2)비반전단자(+)의 출력단자에 트랜지스터(Q1), (Q2)의 에미터와 콜렉터를 연결하고 상기 트랜지스터(Q1), (Q2)의 베이스에는 브리더(Bleeder)저항(R2-R7)을 연결하는 한편 PWM펄스를 직류전압으로 변환시키는 제어부(5)를 연결 구성시킨 것이다.
여기서 오피앰프(OP1), (OP2)의 게인은 트랜지스터(Q1), (Q2)의 에미터와 콜렉터간의 저항값에 의하여 결정되게 되고 상기 트랜지스터(Q1), (Q2)의 에미터와 콜렉터간의 저항값은 베이스에 인가되는 제어부(5)의 출력전압에 의하여 가변되어진다.
그리고 제어부(5)는 도시되지 아니한 마이콤에서 인가시킨 출력 조정용 PWM펄스를 반전 및 비반전시키는 인버터(IV1)와 버퍼(B1)를 구비하고 상기 인버터(IV1)와 버퍼(B1)를 통과한 PWM펄스를 PWM펄스를 직류전압으로 변환시키는 저역통과필터(1), (2)를 구비하며 상기 저역통과필터(1), (2)의 출력은 트랜지스터(Q1), (Q2)의 베이스에 인가되게 연결 구성시킨 것이다.
즉 제어부(5)에서는 출력조정용 PWM펄스를 일측은 인버터(IV1)에서 반전시켜 저역통과필터(1)에서 적분시키고 타측은 버퍼(B1)를 통하여 저역통과필터(2)에서 적분시킨후 상기 저역통과 필터(1), (2)에서 적분된 값을 각각 트랜지스터(Q1), (Q2)의 베이스에 인가시켜 트랜지스터(Q1), (Q2)의 에미터와 콜렉터간 저항값을 변화시킴으로써 오피앰프(OP1), (OP2)의 게인을 PWM펄스로 콘트롤하되 선형적으로 2출력을 조정할 수 있도록 구성한 것이다.
이와같이 구성된 본 고안에서 먼저 도시되지 아니한 마이콤의 PWM콘트롤부에서 공급되는 출력조정용 PWM펄스를 제어부(5)의 인버터(IV1)를 통하여 반전되는 한편 버퍼(B1)를 통하여 완충 증폭된후 상기 인버터(IV1)와 버퍼(B1)의 출력은 각각 저역통과 필터(1), (2)에 인가되어 적분되게 된다.
이때 저역통과필터(1), (2)에서 적분된 값은 각각 틀리게 되며 그 이유는 출력조정용 PWM펄스가 저역통과필터(1)에는 인버터(IV1)에서 반전된 펄스로 인가되게되고 저역통과필터(2)에는 버퍼(B1)를 통하여 그대로 인가되기 때문이다.
즉 제어부(5)의 저역통과필터(2)에서 출력되는 I1, I2의 값은 각각 상반된 값을 갖게 되는 것으로 저역통과필터(1)의 출력인 I1이 증가하게 되면 저역통과필터(2)의 출력인 I2가 감소하게 되고 이와 반대로 I1의 감소하게 되면 I2가 증가하게 된다.
따라서 PWM펄스의 인가상태에 따라 각각의 저역통과필터(1), (2)에서는 인버터(IV1)와 버퍼(B1)에 의하여 서로 역상관계에 있는 I1, I2를 출력시키게 되고 이러한 I1, I2출력은 트랜지스터(Q1), (Q2)의 베이스에 인가되어 I1, I2의 값에 따라 트랜지스터(Q1), (Q2)의 에미터와 콜렉터간 저항값을 변화시키게 된다.
즉 저역통과필터(1)의 출력인 I1이 커지게 되면 트랜지스터(Q1)의 베이스 전압이 증가되어 트랜지스터(Q1)의 에미터와 콜렉터간의 저항값이 커지게 되고 이에 따라 오피앰프(OP1)의 증폭도가 커지게 되며 이와 동시에 저역통과필터(2)의 출력인 I2가 감소하게 되므로 트랜지스터(Q2)의 베이스 전압이 감소되어 트랜지스터(Q2)의 에미터와 콜렉터간의 저항값이 작아지게 되고 이에 따라 오피앰프(OP2)의 증촉도가 작아지게 된다.
또한 상기와 반대로 I1이 감소하고 I2가 증하게 되면 트랜지스터(Q1)의 에미터와 콜렉터간 저항값이 감소되어 오피앰프(OP1)의 증폭도가 커지게 되고 트랜지스터(Q2)의 에미터와 콜렉터간 저항값은 감소하게 되어 오피앰프(OP2)의 증폭도가 작아지게 된다.
이와같이 하나의 출력이 커지게 되면 동시에 다른 하나의 출력은 감소되게 되므로 전체적인 출력량은 일정하고 2출력을 선형적으로 조정할 수 있게 되며 이에 따라서 하나의 PWM 포트에서 인가되는 출력조정용 PWM펄스를 이용하여 2개의 출력을 선형적으로 균형있게 조정할 수 있다.
한편 트랜지스터(Q1), (Q2)의 베이스에 연결된 브리더 저항(R2-R7)은 어느정도의 기본 증폭도를 주게되는 한편 선형적인 증폭도를 주게 된다.
이상에서와 같이 본 고안은 출력조정용 PWM펄스가 상반된 전압으로 제어부에서 변환된후 각각의 게인을 선형적으로 조정해주어 2출력을 균형을 맞추어 가며 선형적으로 조작할수 있는 것으로 하나의 PWM 펄스로 2출력의 게인을 조정하므로 성형적으로 2출력을 조정할 수 있으며 양 출력의 균형을 맞추기가 편리한 것이다.

Claims (2)

  1. 입력 신호의 게인을 조정하는 오피앰프(OP1), (OP2)를 신호라인에 연결하고 상기 오피앰프(OP1), (OP2)의 출력신호는 앰프(AMP1), (AMP2)에서 증폭된후 출력되게 구성한 신호 출력회로에 있어서, 상기 오피앰프(OP1), (OP2)의 비반전단자(+)와 출력단자에는 트랜지스터(Q1), (Q2)의 에미터와 콜렉터를 연결하고 상기 트랜지스터(Q1), (Q2)의 베이스에는 브리더 저항(R2-R7)을 연결하는 한편 PWM펄스를 직류전압으로 변환시키는 제어부(5)를 연결하여 구성시킨 2출력의 균형 조정회로.
  2. 제1항에 있어서, 제어부(5)는 출력 조정용 PWM펄스를 반전 및 비반전시키는 인버터(IV1)와 버퍼(B1)를 구비하고 상기 인버터(IV1)와 버퍼(B1)를 통과한 PWM 펄스를 직류전압으로 변화시키는 저역 통과 필터(1), (2)를 구비하며 상기 저역 통과 필터(1), (2)의 출력은 트랜지스터(Q1), (Q2)의 베이스에 인가되게 연결 구성시킨 2출력의 균형 조정회로.
KR2019890013026U 1989-08-31 1989-08-31 2출력의 균형 조정 회로 KR920003033Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890013026U KR920003033Y1 (ko) 1989-08-31 1989-08-31 2출력의 균형 조정 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890013026U KR920003033Y1 (ko) 1989-08-31 1989-08-31 2출력의 균형 조정 회로

Publications (2)

Publication Number Publication Date
KR910005097U KR910005097U (ko) 1991-03-20
KR920003033Y1 true KR920003033Y1 (ko) 1992-05-18

Family

ID=19289753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890013026U KR920003033Y1 (ko) 1989-08-31 1989-08-31 2출력의 균형 조정 회로

Country Status (1)

Country Link
KR (1) KR920003033Y1 (ko)

Also Published As

Publication number Publication date
KR910005097U (ko) 1991-03-20

Similar Documents

Publication Publication Date Title
KR950022046A (ko) 가변 이득 전압 신호 증폭기 및 그 이용 방법
US3465276A (en) Negative feedback circuit employing combination amplifier and lead-lag compensation network
GB798523A (en) Improvements relating to transistor amplifier circuits
US5181420A (en) Hot wire air flow meter
WO1987006406A1 (en) Improvements relating to variable bandwidth filters
DE3774095D1 (de) Schaltungsanordnung fuer einen sensor.
US6028482A (en) Wide dynamic range transimpedance amplifier circuit
KR920003033Y1 (ko) 2출력의 균형 조정 회로
US4107618A (en) Amplifier system having signal gain independent of a reference voltage
US4404527A (en) Bridge audio amplifier including low level fade control
JPS57112089A (en) Light output control circuit
US4305288A (en) Temperature sensing circuit
US5081708A (en) Integrated circuit for generating a temperature independent, dynamically compressed voltage function of the value of an external regulation resistance
SU1749887A1 (ru) Управл емый резистор
JPS62117404A (ja) 可変利得増幅回路
SU1589381A1 (ru) Усилитель с электронной регулировкой коэффициента передачи
KR860001074B1 (ko) 아이솔레이션증폭기(IsolationAmplifier)
KR930006239Y1 (ko) 모니터의 배럴 현상 제거 회로
SU1166273A1 (ru) Усилитель с регулируемым коэффициентом усилени
US4450412A (en) Balanced amplifier output stage
JPS6434008A (en) Device for negating distortion in voltage controlled amplifier
KR940000264B1 (ko) 이득 조정회로
SU1555820A1 (ru) Регулируемый усилитель
KR880001930Y1 (ko) 아날로그 제어신호 인터페이스회로
JPS5711513A (en) Variable gain amplifying circuit

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19890831

UA0201 Request for examination

Patent event date: 19890831

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19911130

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19920415

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19920731

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19921008

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19921006

UR1001 Payment of annual fee

Payment date: 19950427

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19960426

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19970424

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 19980327

Year of fee payment: 7

UR1001 Payment of annual fee

Payment date: 19980327

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee