[go: up one dir, main page]

KR910020728A - 반도체 기억장치의 데이터버스 클램프회로 - Google Patents

반도체 기억장치의 데이터버스 클램프회로 Download PDF

Info

Publication number
KR910020728A
KR910020728A KR1019910006085A KR910006085A KR910020728A KR 910020728 A KR910020728 A KR 910020728A KR 1019910006085 A KR1019910006085 A KR 1019910006085A KR 910006085 A KR910006085 A KR 910006085A KR 910020728 A KR910020728 A KR 910020728A
Authority
KR
South Korea
Prior art keywords
data bus
circuit
memory cell
cell array
complementary
Prior art date
Application number
KR1019910006085A
Other languages
English (en)
Other versions
KR100203717B1 (ko
Inventor
미야와끼 마사후미
이사무라 다미히로
오쯔끼 요시오
Original Assignee
고스기 노부미쓰
오끼뎅끼 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고스기 노부미쓰, 오끼뎅끼 고오교오 가부시끼가이샤 filed Critical 고스기 노부미쓰
Publication of KR910020728A publication Critical patent/KR910020728A/ko
Application granted granted Critical
Publication of KR100203717B1 publication Critical patent/KR100203717B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 기억장치의 데이터버스 클램프회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 표시하는 데이터 버스 클램프 회로의 회로도. 제7도는 제1도의 데이터버스클램프 회로에 의한 동작파형도이다.

Claims (1)

  1. 데이터 격납용의 메모리셀어레이와, 행어드레스 스트로브신호에 의하여 집어넣은 어드레스신호를 해독하여 상기 메모리셀어레이의 행방향을 선택하는 행어드레스디코더와, 열어드레스디코더인에이블 신호에 의거하여 어드레스힌호를 해독하여 상기 메모리셀어레이의 열방향을 선택하는 열 어드레스디코더와, 상기 메모리셀어레이로 부터 판독된 데이터를 전송하는 상보데이터버스와, 상기 상보데이터버스를 상기 풀업하는 데이터버스 풀업회로와, 상기 상보 데이터버스를 소정전위에 클램프하는 데이터버스 클램프회로와, 상기 상보데이터버스상의 데이터를 차동증폭하여 판독하는 차동 증폭형 판독회로를 구비한 반도체기억장치에 있어서, 상기 데이터버스 클램프 회로는 상기 행어드레스 스트로브신호의 액티브기간에 있어서 상기 상보 데이터버스의 전하를 방전하는 제1의 방전회로와, 상기 제1의 방전회로보다도 방전능력이 크고, 아울러 상기 행어드레스 스트로브신호의 액티브기간 개신후부터 상기 열어드레스 디코더 인에이블신호가 인에이블될때까지의 사이에, 상기 상보 데이터버스의전하를 방전하는 제2의 방전회로를, 가지는 것을 특징으로 하는 반도체기억장치의 데이터버스 클램프회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910006085A 1990-05-31 1991-04-16 반도체 기억장치의 데이터버스 클램프회로 KR100203717B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2142664A JPH0438697A (ja) 1990-05-31 1990-05-31 半導体記憶装置のデータバスクランプ回路
JP2-142664 1990-05-31

Publications (2)

Publication Number Publication Date
KR910020728A true KR910020728A (ko) 1991-12-20
KR100203717B1 KR100203717B1 (ko) 1999-06-15

Family

ID=15320627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006085A KR100203717B1 (ko) 1990-05-31 1991-04-16 반도체 기억장치의 데이터버스 클램프회로

Country Status (5)

Country Link
US (1) US5091886A (ko)
EP (1) EP0459314B1 (ko)
JP (1) JPH0438697A (ko)
KR (1) KR100203717B1 (ko)
DE (1) DE69121967T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260904A (en) * 1990-05-31 1993-11-09 Oki Electric Industry Co., Ltd. Data bus clamp circuit for a semiconductor memory device
JPH0474382A (ja) * 1990-07-17 1992-03-09 Fujitsu Ltd 半導体記憶装置
US5206550A (en) * 1991-06-20 1993-04-27 Texas Instruments, Incorporated Amplifier with actively clamped load
JPH05342872A (ja) * 1992-06-05 1993-12-24 Oki Micro Design Miyazaki:Kk 半導体記憶装置
TW223172B (en) * 1992-12-22 1994-05-01 Siemens Ag Siganl sensing circuits for memory system using dynamic gain memory cells
KR0133973B1 (ko) * 1993-02-25 1998-04-20 기다오까 다까시 반도체 기억장치
KR0158027B1 (ko) * 1993-12-29 1999-02-01 모리시다 요이치 반도체집적회로
JP3248482B2 (ja) * 1998-03-13 2002-01-21 日本電気株式会社 半導体記憶装置
AU2003295880A1 (en) * 2002-11-27 2004-06-23 University Of Toledo, The Integrated photoelectrochemical cell and system having a liquid electrolyte
US7667133B2 (en) * 2003-10-29 2010-02-23 The University Of Toledo Hybrid window layer for photovoltaic cells
WO2006110613A2 (en) * 2005-04-11 2006-10-19 The University Of Toledo Integrated photovoltaic-electrolysis cell
DE102005029872A1 (de) * 2005-06-27 2007-04-19 Infineon Technologies Ag Speicherzelle, Lesevorrichtung für die Speicherzelle sowie Speicheranordnungen mit einer derartigen Speicherzelle und Lesevorrichtung
US7417903B2 (en) * 2005-09-29 2008-08-26 Hynix Semiconductor Inc. Core voltage generator and method for generating core voltage in semiconductor memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194296A (ja) * 1984-10-16 1986-05-13 Fujitsu Ltd 半導体記憶装置
US4694429A (en) * 1984-11-29 1987-09-15 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS62134894A (ja) * 1985-12-06 1987-06-17 Mitsubishi Electric Corp 半導体記憶装置
US4961168A (en) * 1987-02-24 1990-10-02 Texas Instruments Incorporated Bipolar-CMOS static random access memory device with bit line bias control

Also Published As

Publication number Publication date
EP0459314A3 (en) 1992-10-28
DE69121967T2 (de) 1997-03-27
DE69121967D1 (de) 1996-10-17
KR100203717B1 (ko) 1999-06-15
US5091886A (en) 1992-02-25
EP0459314B1 (en) 1996-09-11
JPH0438697A (ja) 1992-02-07
EP0459314A2 (en) 1991-12-04

Similar Documents

Publication Publication Date Title
KR910002028B1 (ko) Mos 집적회로로 구성된 다이나믹형 랜덤 액세스 메모리
EP0165106B1 (en) Semiconductor memory device
KR910009550B1 (ko) 메모리 집적회로
KR870010551A (ko) 다이나믹 ram
KR940010097A (ko) 반도체 메모리 장치
KR910020728A (ko) 반도체 기억장치의 데이터버스 클램프회로
KR890008829A (ko) 반도체 기억장치
KR920001536A (ko) 반도체기억장치
KR940007884A (ko) 반도체 장치
EP0722171A3 (en) Register file with bypass capability
KR920010622A (ko) 반도체집적회로장치
KR910013285A (ko) 불휘발성 반도체메모리
KR920010624A (ko) 반도체기억장치
KR910015999A (ko) 반도체 메모리장치
KR970023454A (ko) 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR920017115A (ko) 반도체기억장치
KR850002636A (ko) 전하전송형 전압증폭부를 가진 반도체 메모리
KR910014938A (ko) 향상된 di/dt 제어가 가능한 집적회로 메모리
KR880013070A (ko) 디지탈 신호처리장치
KR890013658A (ko) 반도체기억장치
KR950024353A (ko) 불휘발성 메모리회로
KR950009707A (ko) 반도체 기억장치
KR890008823A (ko) 직렬 메모리 장치
KR937000950A (ko) 비 휘발성 반도체 메모리 셀 필드가 있는 반도체 메모리

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910416

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960415

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19910416

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990324

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990325

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20020313

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20020313

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20040110