[go: up one dir, main page]

KR910016081A - 랜덤 액세스 메모리 소자 및 그의 제조 공정 - Google Patents

랜덤 액세스 메모리 소자 및 그의 제조 공정 Download PDF

Info

Publication number
KR910016081A
KR910016081A KR1019910001854A KR910001854A KR910016081A KR 910016081 A KR910016081 A KR 910016081A KR 1019910001854 A KR1019910001854 A KR 1019910001854A KR 910001854 A KR910001854 A KR 910001854A KR 910016081 A KR910016081 A KR 910016081A
Authority
KR
South Korea
Prior art keywords
access memory
insulating film
electrode
conductive film
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019910001854A
Other languages
English (en)
Other versions
KR950003914B1 (ko
Inventor
다께오 후지이
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR910016081A publication Critical patent/KR910016081A/ko
Application granted granted Critical
Publication of KR950003914B1 publication Critical patent/KR950003914B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

랜덤 엑세스 메모리 소자 및 그의 제조 공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 랜덤 액세스 메모리 장치의 설계를 도시한 평면도, 제4도는 랜덤 액세스 메모리 장치의 구조를 도시한 도면으로, 제3도의 라인(B-B)을 따라 절취한 횡단면도, 제5A도 내지 제5G도는 제3도 및 제4도에 도시된 랜덤 액세스 메모리 장치를 제조하기 위한 공정의 순서를 도시한 횡단면도, 제6도는 제5D도에 도시된 중간 구조의 설계를 도시한 평면도.

Claims (2)

  1. 단일 반도체 기판(21)상에서 제조되고, 다수의 메모리 쎌(M21,M22)을 가진 랜덤 액세스 메모리 소자로서, 각 메모리 쎌은 공간을 이루어 상기 반도체 기판내에 형성된 불순물 영역(23a/23b,24), 상기 불순물 영역 사이에 형성된 게이트 절연막(25a/26b)및 상기 게이트 절연막상에 형성된 게이트 전극(26a/26b)을 가진 스위칭 트랜지스터(SW21/SW22)와, 상기 한 불순물 영역위에 제공되고, 상기 영역과 접촉한 하부 전극(30a/30b), 상기 하부 전극을 피복한 유전막 구조(31a/13b)및, 상기 유전막 구조와 접촉한 상부 전극(33)을 구비한 랜덤 액세스 메모리 소자에 있어서, 상기 상부 전극은 상기 하부 전극의 하측면에 에지(30aa/30bb)와 거의 정렬된 최소한 하나의 측면에지(36a/36b)를 갖는 것을 특징으로 한는 랜덤 액세스 메모리 소자.
  2. 반도체 기판(21)상에서 랜덤 액세스 메모리 소자를 제조하는 공정으로서, 상기 반도체 기판상에 게이트 절연막(25a/25b)을 형성하는 단계, 상기 게이트 절연막상에 게이트 전극(26a/26b)을 형성하는 단계, 불순물 영역(23a/23b,24)이 상기 게이트 전극하에 상기 영역의 두 측면상에 형성되도록 불순물 원자로 상기 반도체 기판을 도핑하는 단계, 상기 불순물 영역 및 상기 게이트 전극을 피복하는 인터레벨 절연막(28)을 형성하는 단계, 상기 한 불순물 영역(23a/23b)의 일부를 노출시키는 상기 인터 레벨 절연막내의 접촉 구멍(29a/29b)을 형성하는 단계와, 상기 한 불순물 영역과 접촉한 저장 캐패시터(STR21/STR22)를 생성시키는 단계로 이루어지는 랜덤 액세스 메모리 조사 제조 공정에 있어서, 상기 생성 단계는 상기 인터레벨 절연 막상에 제1도전막(54)을 증착시켜, 제1도전막이 상기 접촉 구멍을 통해 상기 한 불순물 영역과 접촉되게 하는 보조 단계, 상기 제1도전막을 부분적으로 패턴시키는 보조 단계, 유전막 구조(55)를 제1도전막에 피복하는 보조 단계, 상기 유전막 구조 상에 제2도전막(56)을 증착하는 보조 단계, 상부 전극(32)의 형태를 한정하도록 상기 제조 도전막상에 마스크층(57)을 형성하는 보조 단계와, 상기 상부 전극의 최소한 하나의 측면 에지(36a/36b)가 상기 하부 전극의 한 측면 에지(30aa/30bb)는 거의 정렬되도록 상기 마스크 층을 갖는 상기 제2도전막, 상기 유전막 구조 및 상기 제1도전막을 거의 패턴시키는 보조 단계로 이루어지는 랜덤 액세스 메모리 소자 제조 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910001854A 1990-02-05 1991-02-04 랜덤 액세스 메모리 소자 및 그의 제조 공정 Expired - Fee Related KR950003914B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2025656A JPH03229459A (ja) 1990-02-05 1990-02-05 半導体メモリおよびその製造方法
JP2-25656 1990-02-05

Publications (2)

Publication Number Publication Date
KR910016081A true KR910016081A (ko) 1991-09-30
KR950003914B1 KR950003914B1 (ko) 1995-04-20

Family

ID=12171862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001854A Expired - Fee Related KR950003914B1 (ko) 1990-02-05 1991-02-04 랜덤 액세스 메모리 소자 및 그의 제조 공정

Country Status (5)

Country Link
US (1) US5187549A (ko)
EP (1) EP0443746B1 (ko)
JP (1) JPH03229459A (ko)
KR (1) KR950003914B1 (ko)
DE (1) DE69112447T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020023972A1 (en) * 2000-06-13 2002-02-28 Kah Carl L. C. Closed case oscillating sprinkler
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
KR100230367B1 (ko) * 1996-08-19 1999-11-15 윤종용 반도체 디바이스의 제조방법
US5926718A (en) * 1996-08-20 1999-07-20 Micron Technology, Inc. Method for forming a capacitor
KR19980064132A (ko) * 1996-12-16 1998-10-07 윌리엄비.켐플러 동적 랜덤 액세스 메모리 어레이의 레이아웃

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202397A (ja) * 1986-02-28 1987-09-07 Fujitsu Ltd 半導体記憶装置
JPS63258060A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体記憶装置
JP2590171B2 (ja) * 1988-01-08 1997-03-12 株式会社日立製作所 半導体記憶装置
JP2723530B2 (ja) * 1988-04-13 1998-03-09 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置の製造方法

Also Published As

Publication number Publication date
DE69112447D1 (de) 1995-10-05
DE69112447T2 (de) 1996-02-29
EP0443746A1 (en) 1991-08-28
US5187549A (en) 1993-02-16
JPH03229459A (ja) 1991-10-11
EP0443746B1 (en) 1995-08-30
KR950003914B1 (ko) 1995-04-20

Similar Documents

Publication Publication Date Title
KR910019237A (ko) 커패시터 dram 셀의 제조방법
KR900019227A (ko) 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법
KR900015325A (ko) 다이나믹 랜덤 액세스 메모리셀
KR920010904A (ko) 반도체 기억회로 장치와 그 제조방법
KR940010400A (ko) 캐패시터의 저장전극 제조방법
KR850005733A (ko) 반도체 기억장치
KR900017196A (ko) 동적 메모리 셀을 구비한 반도체 메모리 장치
KR960006068A (ko) 반도체 장치 및 이의 제조 방법
KR910003813A (ko) 적층된 캐패시터 및 매립된 측방향 접촉부를 갖는 dram 셀
KR970030837A (ko) 반도체 장치의 제조 방법
KR950002040A (ko) 반도체 장치 및 그의 제조방법
KR940012615A (ko) 반도체메모리장치 및 그 제조방법
KR920005349A (ko) 반도체 장치 및 그 제조방법
KR920013713A (ko) 반도체메모리장치 및 그 제조방법
KR910016081A (ko) 랜덤 액세스 메모리 소자 및 그의 제조 공정
KR900002321A (ko) 고저항층을 가지는 반도체장치
KR960043021A (ko) 반도체 집적 회로 및 그 제조 방법
KR890003034A (ko) 개선된 캐패시터 구조를 갖는 반도체 메모리 장치
TW351846B (en) Method for fabricating memory cell for DRAM
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR940005897B1 (ko) 반도체 기억 장치
KR960030419A (ko) 반도체 집적회로장치 및 그 제조방법
KR950026000A (ko) 반도체 메모리장치 및 그 제조방법
KR960032687A (ko) 반도체 장치 및 그 제조 방법
TW369694B (en) DRAM capacitor structure and its process

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 19990401

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20000421

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20000421

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000