[go: up one dir, main page]

KR890013774A - Dram셀 및 이의 제조방법 - Google Patents

Dram셀 및 이의 제조방법 Download PDF

Info

Publication number
KR890013774A
KR890013774A KR1019880001361A KR880001361A KR890013774A KR 890013774 A KR890013774 A KR 890013774A KR 1019880001361 A KR1019880001361 A KR 1019880001361A KR 880001361 A KR880001361 A KR 880001361A KR 890013774 A KR890013774 A KR 890013774A
Authority
KR
South Korea
Prior art keywords
trench
substrate
conductive material
insulating layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019880001361A
Other languages
English (en)
Inventor
더블유. 에이취. 텡 클러렌스
알.도에링 로버트
에이치.샤 애쉬윈
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR890013774A publication Critical patent/KR890013774A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

DRAM셀 및 이의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예의 측면 개략도.
제2도는 제1도에 도시한 전기 기능을 나태는 전기적 개략도.
제3A도 내지 제3I도까지의 제1도에 도시한 구조물을 제조하는데 필요한 공정 스텝을 도시한 측면 개략도.

Claims (24)

  1. 메모리 셀을 형성하는 방법에 있어서, 기판내에 트렌치를 형성하는 수단, 유전 물질로 트렌치의 표면을 코팅하는 수단, 도전성 물질로 트렌치를 채우는 수단, 트랜치내의 레벨로 다시 도전성 물질을 에칭하는 수단, 절연 물질로 트렌치의 잔여부를 채우는 수단, 도우프된 드레인 영역을 트렌치의 입구에 형성하는 수단, 트렌치의 연부의 일부를 노출시키는 에칭 마스크를 제공하는 수단, 비등방성 에칭 공정을 사용하여 도전성 물질 아래의 절연 물질내로 에칭하는 수단, 도전성 물질에의 전기 접촉부를 갖고 있는 기판내에 소오스 영역을 형성하는 수단, 절연 물질내로의 에팅에 의해 노출된 트렌치의 측벽부상에 게이트 절연층을 형성하는수단, 및 소오스 영역과 드레인 영역 사이의 도전성을 제어하는 게이트를 제공하도록 개구를 채워 게이트 도전 물질을 제공하는 수단을 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 트렌치가 기판의 표면에 수직한 주축을 갖고 있는 정 장방형 병렬 파이프 형태로 되어 있는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 트렌치가 8μ의 기판내로의 깊이를 갖고 있는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 도전성 물질의 다결정성 실리콘인 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 도전성 물질이 도팬트 원자들을 포함하는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 소오스가, 도전층과 기판 사이의 유전 물질의 일부를 제거하는 수단, 도팬트 이온이 열을 가한 상태하에서 확산되게 하는 접촉 도전성 물질로 유전층의 제거된 부분에 의해 비워진 영역을 채우는 수단, 및 접촉 도전성 물질로 도팬트 이온을 확산하여 기판내에 소오스 영역을 제공하도록 전체 구조물을 가열하는 수단에 의해 형성되는 것을 특징으로 하는 방법.
  7. 메모리 셀을 형성하는 방법에 있어서, 기판내에 트렌치를 형성하는 수단, 트렌치의 표면을 유전 물질로 코팅하느 수단, 트렌치를 도전성 물질로 채우는 수단, 트렌치의 연부의 일부를 노출시키는 에칭 마스크를 제공하는 수단, 트렌치의 잔여부를 절연 물질로 채우는 수단 에팅 마스크를 제거하는 수단, 도우프된 드레인 영역을 트렌치의 입구에 형성하는 수단, 트랜치내의 소정 레벨로 다시 에칭 마스크에 의해 덮혀진 도전성 물질을 에칭하는 수단, 도전성 물질에의 전기 접촉부를 갖고 있는 기판내에 소오스 영역을 형성하는 수단, 도전성 물질의 덮혀진 부분을 에칭함으로써 노출된 트렌치의 측벽부상에 게이트 절연층을 형성하는 수단, 및 소오스 영역과 드레인 영역 사이의 도전성을 제어하는 게이트를 제공하도록 개구를 채워 게이트 도전 물질을 제공하는 수단을 포함하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 트렌치가 기판의 표면에 수직한 주축을 갖고 있는 정 장방형 병렬파이프 형태로 되어 있는 것을 특징으로 하는 방법.
  9. 제7항에 있어서, 트렌치가 8μ의 기판내로 깊이를 갖고 있는 것을 특징으로 하는 방법.
  10. 제7항에 있어서, 도전성 물질이 다결정성 실리콘인 것을 특징으로 하는 방법.
  11. 제7항에 있어서, 도전성 물질이 도팬트 원자들을 포함하는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 소오스가, 도전층과 기판 사이의 유전 물질의 일부를 제거하는 수단, 도팬트 이온의 열을 가한 상태하에서 확산되게 하는 접촉 도전성 물질로 유전층의 제거된 부분에 의해 비워진 영역을 채우는 수단, 및 접촉 도전성 물질로 도팬트 이온을 확산하여 기판내에 소오스 영역을 제공하도록 전체 구조물을 가열하는 수단에 의해 형성되는 것을 특징으로 하는 방법.
  13. 반도체 기판내에 형성된 트렌치, 트렌치의 벅상에 형성된 절연층, 트렌치의 일부를 채우는 도전층, 트렌치의 한 측면상의 기판내에 형성된 소오스 영역에 도전성 경로를 제공하는 기판에 절연층을 통해 형성된 도전성 접속부, 소오스와 드레인 사이에 채널 영역을 정하는 트랜치의한 측면상의 트렌치의 입구에 형성된 드레인 영역, 드레인 영역 및 소오스 영역에 인접한 트렌치의 일부를 제외하고 트렌치의 잔여부를 채우는 절연플러그, 및 트렌치의 잔연부내에 형성된 도전성 게이트로 구성되는 것을 특징으로 하는 메모리 셀.
  14. 제13항에 있어서, 트렌치가 기판의 표면에 수직한 수축을 갖고 있는 정 장방향 병렬 파이프 형태로 되어 있는 것을 특징으로 하는 메모리 셀.
  15. 제13항에 있어서, 트렌치가 8μ의 기판내로 깊이를 갖고있는 것을 특징으로 하는 메모리 셀.
  16. 제13항에 있어서, 기판이 결정성 실리콘으로 되는 것을 특징으로 하는 메모리 셀.
  17. 제13항에 있어서, 게이트와 기판 사이의 절연층 부분이 절연층이 다른 부분보다 더 두꺼운 것을 특징으로 하는 메모리 셀.
  18. 제17항에 있어서, 게이트와 기판 사이의 절연층 부분의 두께가 250Å이고, 절연층의 다른 부분의 두께가 150Å인 것을 특징으로 하는 메모리 셀.
  19. 다수의 메모리 셀로 구성된 메모리 어레이에 있어서, 각각의 셀이, 반도체 기판내에 형성된 트렌치, 트렌치의 벽상에 형성된 절연층, 트렌치의 일부를 채우는 도전층, 트렌치의 한 측면상의 기판내에 형성된 소오스 영역에 도전성 경로를 제공하는 기판에 절연층을 통해 형성된 도전성 접속부, 소오스와 드레인 사이에 채널 영역을 정하는 트렌치의 한 측면상의 트렌치의 입구에 형성된 드레인 영역, 드레인 영역 및 소오스 영역에 인접한 트렌치의 일부를 제외하고 트렌치의 잔여부를 채우는 절연 플러그, 및 트렌치의 잔여부내에 형성된 도전성 게이트로 구성되는 것을 특징으로 하는 메모리 어레이.
  20. 제19항에 있어서, 트렌치가 기판의 표면에 수직한 주축을 갖고 있는 정 장방형 벙렬 파이프 형태로 되어 있는 것을 특징으로 하는 메모리 어레이.
  21. 제19항에 있어서, 트렌치가 8μ의 기판내로 깊이를 갖고 있는 것을 특징으로 하는 메모리 어레이.
  22. 제19항에 있어서, 기판이 결정성 실리콘으로 구성되는 것을 특징으로 하는 메모리 어레이.
  23. 제19항에 있어서, 게이트와 기판 사이의 절연층 부분이 절연층의 다른 부분보다 더 두꺼운 것을 특징으로 하는 메모리 어레이.
  24. 제19항에 있어서, 게이트와 기판 사이의 절연층 부분의 두께가 250Å이고, 절연층의 다른 부분의 두께가 150Å인 것을 특징으로 하는 메모리 어레이.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880001361A 1987-03-06 1988-02-12 Dram셀 및 이의 제조방법 Withdrawn KR890013774A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US026356 1987-03-06
US07/026,356 US4830978A (en) 1987-03-16 1987-03-16 Dram cell and method

Publications (1)

Publication Number Publication Date
KR890013774A true KR890013774A (ko) 1989-09-26

Family

ID=21831344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880001361A Withdrawn KR890013774A (ko) 1987-03-06 1988-02-12 Dram셀 및 이의 제조방법

Country Status (6)

Country Link
US (1) US4830978A (ko)
EP (1) EP0282716B1 (ko)
JP (1) JP2643255B2 (ko)
KR (1) KR890013774A (ko)
CN (1) CN1011369B (ko)
DE (1) DE3882557T2 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200353A (en) * 1987-06-29 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having trench capacitor
JPH01125858A (ja) * 1987-11-10 1989-05-18 Fujitsu Ltd 半導体装置およびその製造方法
US4942554A (en) * 1987-11-26 1990-07-17 Siemens Aktiengesellschaft Three-dimensional, one-transistor cell arrangement for dynamic semiconductor memories comprising trench capacitor and method for manufacturing same
US5014099A (en) * 1988-05-26 1991-05-07 Texas Instruments Incorporated Dynamic RAM cell with trench capacitor and trench transistor
US5103276A (en) * 1988-06-01 1992-04-07 Texas Instruments Incorporated High performance composed pillar dram cell
US5106776A (en) * 1988-06-01 1992-04-21 Texas Instruments Incorporated Method of making high performance composed pillar dRAM cell
US5104481A (en) * 1988-09-28 1992-04-14 Lasa Industries, Inc. Method for fabricating laser generated I.C. masks
US5346834A (en) * 1988-11-21 1994-09-13 Hitachi, Ltd. Method for manufacturing a semiconductor device and a semiconductor memory device
US5049518A (en) * 1988-12-20 1991-09-17 Matsushita Electric Industrial Co., Ltd. Method of making a trench dram cell
US5028980A (en) * 1988-12-21 1991-07-02 Texas Instruments Incorporated Trench capacitor with expanded area
US4958212A (en) * 1988-12-30 1990-09-18 Texas Instruments Incorporated Trench memory cell
JPH02206175A (ja) * 1989-02-06 1990-08-15 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
US5053350A (en) * 1989-03-23 1991-10-01 Grumman Aerospace Corporation Method of making trench MOSFET capacitor cell for analog signal processing
WO1990011619A1 (en) * 1989-03-23 1990-10-04 Grumman Aerospace Corporation Single trench mosfet-capacitor cell for analog signal processing
US4978634A (en) * 1989-07-25 1990-12-18 Texas Instruments, Incorporated Method of making trench DRAM cell with stacked capacitor and buried lateral contact
US4942137A (en) * 1989-08-14 1990-07-17 Motorola, Inc. Self-aligned trench with selective trench fill
US5064777A (en) * 1990-06-28 1991-11-12 International Business Machines Corporation Fabrication method for a double trench memory cell device
US4988637A (en) * 1990-06-29 1991-01-29 International Business Machines Corp. Method for fabricating a mesa transistor-trench capacitor memory cell structure
US5096849A (en) * 1991-04-29 1992-03-17 International Business Machines Corporation Process for positioning a mask within a concave semiconductor structure
US5198383A (en) * 1991-06-25 1993-03-30 Texas Instruments Incorporated Method of fabricating a composed pillar transistor DRAM Cell
US5156992A (en) * 1991-06-25 1992-10-20 Texas Instruments Incorporated Process for forming poly-sheet pillar transistor DRAM cell
US5214603A (en) * 1991-08-05 1993-05-25 International Business Machines Corporation Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors
WO1993017452A1 (en) * 1992-02-28 1993-09-02 Lasa Industries, Inc. Laser generated i.c. mask
US5365097A (en) * 1992-10-05 1994-11-15 International Business Machines Corporation Vertical epitaxial SOI transistor, memory cell and fabrication methods
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5529944A (en) * 1995-02-02 1996-06-25 International Business Machines Corporation Method of making cross point four square folded bitline trench DRAM cell
KR100209212B1 (ko) 1996-10-22 1999-07-15 김영환 반도체메모리장치및그제조방법
US5858866A (en) * 1996-11-22 1999-01-12 International Business Machines Corportation Geometrical control of device corner threshold
EP0905783B1 (en) * 1997-09-30 2006-06-14 Infineon Technologies AG Vertical transistor implemented in a memory cell comprising a trench capacitor
US6236079B1 (en) 1997-12-02 2001-05-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having a trench capacitor
TW409408B (en) * 1998-03-31 2000-10-21 Siemens Ag Method and apparatus having improved control of a buried strap in trench capacitors
JP3214449B2 (ja) * 1998-06-12 2001-10-02 日本電気株式会社 半導体記憶装置の製造方法
US6828191B1 (en) * 1998-06-15 2004-12-07 Siemens Aktiengesellschaft Trench capacitor with an insulation collar and method for producing a trench capacitor
DE19845058A1 (de) * 1998-09-30 2000-04-13 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
JP3205306B2 (ja) * 1998-12-08 2001-09-04 松下電器産業株式会社 半導体装置およびその製造方法
US6331459B1 (en) * 1999-02-18 2001-12-18 Infineon Technologies Ag Use of dummy poly spacers and divot fill techniques for DT-aligned processing after STI formation for advanced deep trench capacitor DRAM
US6204140B1 (en) * 1999-03-24 2001-03-20 Infineon Technologies North America Corp. Dynamic random access memory
DE19930748C2 (de) * 1999-07-02 2001-05-17 Infineon Technologies Ag Verfahren zur Herstellung von EEPROM- und DRAM-Grabenspeicherzellbereichen auf einem Chip
US6426252B1 (en) * 1999-10-25 2002-07-30 International Business Machines Corporation Silicon-on-insulator vertical array DRAM cell with self-aligned buried strap
US6288422B1 (en) * 2000-03-31 2001-09-11 International Business Machines Corporation Structure and process for fabricating a 6F2 DRAM cell having vertical MOSFET and large trench capacitance
US6281539B1 (en) * 2000-03-31 2001-08-28 International Business Machines Corporation Structure and process for 6F2 DT cell having vertical MOSFET and large storage capacitance
US6573137B1 (en) 2000-06-23 2003-06-03 International Business Machines Corporation Single sided buried strap
US6339241B1 (en) 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch
JP2003031686A (ja) * 2001-07-16 2003-01-31 Sony Corp 半導体記憶装置およびその製造方法
EP1296369A1 (de) * 2001-09-20 2003-03-26 Infineon Technologies AG Verfahren zur Herstellung von Gateoxyd für Trench Gate DRAM Zellen
KR100454072B1 (ko) * 2001-12-24 2004-10-26 동부전자 주식회사 반도체소자 및 그 제조방법
DE10208249B4 (de) * 2002-02-26 2006-09-14 Infineon Technologies Ag Halbleiterspeicher mit vertikalem Auswahltransistor
US6894336B2 (en) * 2002-06-12 2005-05-17 Infineon Technologies Ag Vertical access transistor with curved channel
CN1324671C (zh) * 2002-09-06 2007-07-04 旺宏电子股份有限公司 波浪状电容器及其制造方法
DE10321742A1 (de) 2003-05-14 2004-12-09 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Isoliergraben und Feldeffekttransistor sowie Herstellungsverfahren
WO2007027169A2 (en) * 2005-08-30 2007-03-08 University Of South Florida Method of manufacturing silicon topological capacitors
US7232719B2 (en) * 2005-03-28 2007-06-19 Promos Technologies Inc. Memories having a charge storage node at least partially located in a trench in a semiconductor substrate and electrically coupled to a source/drain region formed in the substrate
US7262095B1 (en) * 2005-06-07 2007-08-28 Spansion Llc System and method for reducing process-induced charging
US7435681B2 (en) * 2006-05-09 2008-10-14 Macronix International Co., Ltd. Methods of etching stacks having metal layers and hard mask layers
TWI405246B (zh) * 2009-12-29 2013-08-11 Taiwan Memory Corp 半導體溝槽製程
CN102130063B (zh) * 2010-01-13 2014-03-12 中国科学院微电子研究所 半导体器件及其制作方法
US9129945B2 (en) * 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
CN113517288B (zh) * 2020-04-10 2024-03-29 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2706155A1 (de) * 1977-02-14 1978-08-17 Siemens Ag In integrierter technik hergestellter elektronischer speicher
DE2737073C3 (de) * 1977-08-17 1981-09-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle
JPS55133574A (en) * 1979-04-05 1980-10-17 Nec Corp Insulated gate field effect transistor
US4546367A (en) * 1982-06-21 1985-10-08 Eaton Corporation Lateral bidirectional notch FET with extended gate insulator
JPS59181045A (ja) * 1983-03-31 1984-10-15 Toshiba Corp 半導体装置
US4683486A (en) * 1984-09-24 1987-07-28 Texas Instruments Incorporated dRAM cell and array
US4651184A (en) * 1984-08-31 1987-03-17 Texas Instruments Incorporated Dram cell and array
EP0180026B1 (en) * 1984-10-31 1992-01-08 Texas Instruments Incorporated Dram cell and method
CN1004734B (zh) * 1984-12-07 1989-07-05 得克萨斯仪器公司 动态随机存取存贮器单元(dram)和生产方法
JPS61150366A (ja) * 1984-12-25 1986-07-09 Nec Corp Ｍｉｓ型メモリ−セル
US4673962A (en) * 1985-03-21 1987-06-16 Texas Instruments Incorporated Vertical DRAM cell and method
JPH0682800B2 (ja) * 1985-04-16 1994-10-19 株式会社東芝 半導体記憶装置
US4704368A (en) * 1985-10-30 1987-11-03 International Business Machines Corporation Method of making trench-incorporated monolithic semiconductor capacitor and high density dynamic memory cells including the capacitor

Also Published As

Publication number Publication date
EP0282716A1 (en) 1988-09-21
JPS63308370A (ja) 1988-12-15
CN88101174A (zh) 1988-12-07
DE3882557D1 (de) 1993-09-02
DE3882557T2 (de) 1993-12-23
CN1011369B (zh) 1991-01-23
EP0282716B1 (en) 1993-07-28
JP2643255B2 (ja) 1997-08-20
US4830978A (en) 1989-05-16

Similar Documents

Publication Publication Date Title
KR890013774A (ko) Dram셀 및 이의 제조방법
KR860001469A (ko) 반도체 기억장치와 그 제조방법
US5554550A (en) Method of fabricating electrically eraseable read only memory cell having a trench
JPH0230585B2 (ko)
KR970060507A (ko) 전기적으로 프로그램 가능한 메모리 셀 어레이 및 그것의 제조 방법
KR910020895A (ko) 고밀도집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법
KR910001886A (ko) 반도체장치와 그 제조방법
KR930009016B1 (ko) 반도체장치의 배선접촉구조 및 그 제조방법
KR900019235A (ko) 고밀도 다이나믹 ram 셀 및 이의 제조 방법
GB1262000A (en) A semiconductor device and a method for manufacturing the same
KR940005729B1 (ko) 디램셀의 제조방법 및 구조
KR970018249A (ko) 바이폴라 반도체장치 및 그의 제조방법
KR970054236A (ko) 플래쉬 메모리 소자 및 그 제조방법
KR100244271B1 (ko) 반도체소자 구조 및 제조방법
US5430673A (en) Buried bit line ROM with low bit line resistance
US5013676A (en) Structure of MIS-type field effect transistor and process of fabrication thereof
KR970018708A (ko) 반도체 장치 및 그 제조 방법
KR100426492B1 (ko) 반도체소자의전하저장전극형성방법
KR900019237A (ko) 홈에 배치된 2전극 캐패시터를 갖는 반도체 메모리 구조와 그것의 제작방법
KR930006144B1 (ko) 반도체 장치 및 방법
KR970053925A (ko) 플래쉬 메모리 셀의 제조 방법
KR0139802B1 (ko) 고집적 트렌치형 디램 셀의 제조방법
KR910003814A (ko) 다이나믹 등속 호출 메모리 셀 및 이의 제조방법
KR950007113A (ko) 반도체 메모리 장치 및 그 제조방법
KR100296131B1 (ko) 폴리사이드 구조의 워드라인 및 비트라인 콘택 형성 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19880212

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid