[go: up one dir, main page]

CN1011369B - 动态随机存取存储单元制造方法 - Google Patents

动态随机存取存储单元制造方法

Info

Publication number
CN1011369B
CN1011369B CN88101174A CN88101174A CN1011369B CN 1011369 B CN1011369 B CN 1011369B CN 88101174 A CN88101174 A CN 88101174A CN 88101174 A CN88101174 A CN 88101174A CN 1011369 B CN1011369 B CN 1011369B
Authority
CN
China
Prior art keywords
trench
substrate
conductive material
layer
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN88101174A
Other languages
English (en)
Other versions
CN88101174A (zh
Inventor
克拉伦斯·腾万生
罗伯特·阿·都灵
阿斯维应·海·沙夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to CN 90108147 priority Critical patent/CN1019615B/zh
Publication of CN88101174A publication Critical patent/CN88101174A/zh
Publication of CN1011369B publication Critical patent/CN1011369B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在半导体基片20内形成一条沟槽，该沟槽内填入多晶硅以形成存储电容器的一个极板34，基片20用作该电容器的另一极板，沟槽的其余部分随后填有二氧化硅38，随后在二氧化硅上蚀刻图形，露出一部分侧壁直至多晶硅电容器极板，随后在多晶硅电容器极板和该基片之间形成接触50，通过氧化形成栅极绝缘体，漏极在与沟槽开口相邻的沟槽表面形成，随后在沟槽开孔部分内形成导电材料54，把存储电容器之一连接至漏极区24，由此形成一个晶体管。

Description

本发明涉及集成电路领域，更具体地说，本发明涉及动态随机存取存储器领域。
寻求越来越小的存储单元，以获得越来越大的存储容量的集成电路存储器，是一个从所周知的目的，对于更高密度的存储器的制造方法的探索，已经导致有些人在集成电路基片表面上形成的单个深腔（沟槽）中置入包括晶体管和存储电容器在内的整个存储单元。例如，美国专利申请679，663， 该专利申请被转让给本申请的受让人，这里提出来作为参考。在一个沟槽中包括晶体管和电容器两者产生了寄生电容问题，特别是，位线和字线对存储单元的容性耦合大得足以破坏存储在存储单元内的数据，另外，上述申请中的晶体管结构所提供的是一种环形的源极，漏极和沟道区，由于这种晶体管结构中面积增大，产生了位线以及存储节点的泄漏问题。有几种存储单元设计采用封闭在沟槽内的多晶硅晶体管，但是，多晶硅晶体管的沟槽泄漏特性比在块状硅中形成的晶体管的沟道泄漏特性要差，作为采用多晶硅晶体管的存储单元的一个例子，可以参见已公布的欧洲专利申请108，390。
本发明所描述的实施例提供了多种结构，以及制造这些结构的方法，这些结构中包括在单个沟槽内形成存储单元的结构，沟槽在半导体基片的表面内形成，沟槽底部填以多晶硅以形成存储电容器的一块极板，基片作为该电容器的另一极板，该沟槽的其余部分随后填充绝缘材料，如二氧化硅。随后，在二氧化硅中蚀刻图形，暴露出沟槽的侧壁部分和顶部，直至多晶硅电容器极板。然后，在多晶硅电容器极板和基片之间形成接触，掺杂原子通过接触扩散，在沟槽的侧壁上形成源极区，栅极绝缘体由氧化形成，漏极在沟槽的表面形成，接近于沟槽的开口处，导电材料随后在沟槽上部的暴露部分中形成，由此形成一个把存储电容器的上极板连接至位于半导体基片表面的漏极区的晶体管。
图1是本发明一个实施例为侧视示意图;
图2是说明图1中单元的电气功能的示意图;
图3A至31是描述制造图1中结构所必需的工艺步骤的侧视示意图;
图4是表示图1中存储单元表面布局配置的平面示意图;
图5是用于图1中存储单元的另一种布局的平面图;
图6是本发明实施例的两个存储单元的侧视示意图;
图7A至71是表示用于制造图6中存储单元的工艺步骤的侧视示意图;
图8是描述实现图6中存储单元所采用一种布局的平面示意图;
图9A至9M是说明用以制造存储单元的另一工艺的侧视示意图，该工艺是本发明的一个实施例，该存储单元是本发明的另一实施例。
下面详细叙述三种类型的动态随机存取存储单元，所有这些都是本发明的实施例以及制造它们的方法，所有存储单元都是一个晶体管加一个电容器的存储单元，其中一个在沟槽中的导电填充物作为电容器的一块极板，而以基片作为电容器的另一极板。图1就是这些存储单元之一，其电气特性在图2中说明，制造它的步骤在图3A至31中说明。图4和5是在存储器阵列系统中使用图1的存储单元的布局图形。图6是另一种存储单元结构的两个存储单元的侧面示意图，制造这些单元的方法在图7A至71中描述，这类存储单元的布局图形在图8中描述。图9A至9M表示另一种制造单元的工艺，这些单元是本发明的另一实施例。
图1的存储单元1包括一个平行于纸面伸展的多晶硅层54，它作为存储器阵列的一条字线。此外，多晶硅层54延伸到沟槽中作为控制沟道52中的沟道电流的晶体管栅极。N+区24和N区51作为存储单元1的通道晶体管的漏极和源极。源极51通过隐埋横向接触50连接至多晶硅电容器极板34，隐埋横向接触50是一多晶硅区。存储单元电容器的另一极板由基片20担任。基片20是一重掺杂的P+区，目的是用重掺杂的多晶硅电容器极板来提供更大的电容量。图2是说明存储单元1（图1）的各部分的电气作用的电气示意图。
图3A至31是说明制造存储单元1（图1）所必需的工艺步骤的侧视示意图，这种制造工艺的最初步骤包括：形成P型外延层22，它位于P+型基片20的面上，约4微米厚，形成氧化物区26，它包括位于各存储单元之间的厚的场氧化物区形成氮化硅层28，厚度约1500埃。二氧化硅层26是传统的下凹的场氧化物区类型，在要制造存储单元的区域内具有表面氧化物层，在现有技术中这种二氧化硅层26有着几种熟知的工艺，美国专利4，541，167就是其中的一个例子。整块晶片进行离子注入时，离子足以穿过氧化层26的薄区，却不足以穿过厚区二氧化硅层26，薄二氧化硅层26的厚度约350埃，厚区约8000埃，离子注入能量约150Kev，密度约1×10个离子/立方厘米，将产生足够的N+区24，这就形成如图3A所示的N+区，随后，对氮化硅层28进行构图和蚀刻，形成蚀刻沟槽29的掩膜，对沟槽29采用如同时待批 专利申请370，701中所述的各向异性蚀刻工艺蚀刻至深度约8微米，图3A中的结构随后被在氧气中进行热氧化，氧化温度约850℃，为时约80分钟，这就使二氧化硅层30达到厚度约150埃，如图3B所示。
随后，采用硅烷化学蒸汽沉积法沉积一层重掺杂的N型多晶硅，在图3B的结构上形成多晶硅层32，如图3C所示，多晶硅层32的厚度选择得可以完全填满沟槽29（图3A），这一厚度至少必须为沟槽最小宽度的一半，例如，沟槽为1微米×2微米时，为了填满这一沟槽，至少要沉积5000埃（1微米的一半）的多晶硅沉积层。
随后，在多晶硅层32上进行各向同性蚀刻工艺，目的在于将多晶硅层32的高度蚀刻到退入沟槽之内，如图3D所示。这样形成的结构为多晶硅填充物34，多晶硅填充物34的顶层高度最好是在基片20和外延层22的转变处之上。随后，用化学蒸沉积法沉积二氧化硅层36，如图硅层36必须沉积到至少约为沟槽29最小线度（宽度）一半的厚度。然后，二氧化硅层36被蚀刻至约与二氧化硅层26的上表面相齐的平面，以形成二氧化硅填充物38。
随后除去氮化硅层28，沉积一层光致抗蚀剂层40，厚度约1微米，并对其进行构图，如图3G所示。光致抗蚀剂层40用作各向异性蚀刻开口42所暴露区域的掩膜，进行针对硅的氧化物蚀刻工艺，例如采用CHF3/C2F6的等离子蚀刻，这一蚀刻工艺一直进行到二氧化硅填充物38被完全蚀穿至多晶硅填充物34，然后，过量蚀刻以形成氧化硅层30的开口区域44，可以用湿法蚀刻工艺来代替这一过量蚀刻步骤。尽管采用了选择蚀刻工艺不可能对硅有绝对的选择性，在N区24的外延层22将会出现某些蚀刻。除去光致抗蚀剂层40，多晶硅层46用硅烷化学汽相沉积法沉积至厚度约150埃，多晶硅层46的厚度选择得能够填满开口44，如图3H所示。随后，把3H的结构在蒸汽中进行氧化处理，温度为900℃，时间为10分钟。这一氧化处理使多晶硅层46全部氧化，以产生厚度约400埃的二氧化硅层48，如图31所示，由于它相对于氧化环境所处的位置，多晶硅层46（图3H）在开口44中的部分不会氧化，这样，就留下了多晶硅隐埋横向接触50。采用稀释氢氟酸的湿法蚀刻除去二氧化硅层48，随后，在氧气环境中用热氧化法重新生长，温度约850℃，约80分钟，形成一层新的二氧化硅层48，作为高质量的栅极氧化物。在氧化工艺中，多晶硅填充物34内的N型掺杂原子会通过横向隐埋接触50扩散，形成N型区51，然后，用硅烷的化学蒸汽沉积法沉积一层厚度约4500埃的多晶硅层54，并对其制作图形以形成如图1所示的栅极和字线。
图4是表示沟槽29，字线54和用作位线的N+区24的相对位置的平面图。图5是表示含有图1中单元的另一布局方法的平面图。其中字线54垂直于位线24。位线24平行于存储单元的主存取线。采用这一布局，开口42必须预先填满多晶硅以充满开口42中被蚀刻掉的区域，随后，制作至多晶硅层54的接触，这一多晶硅层54用作字线。图中注有尺寸，以表示按照本发明的存储单元的大小，此尺寸大小适合于制造4兆位的存储芯片。这里采用了1微米的最小尺寸（线宽）和0.2微米的配准容差，注意，δ的尺寸很小，它不是很严格的。因为存储单元1的晶体管仅在存储单元的一侧形成，存储单元除了形成晶体管的这一侧以外，在所有其余各侧上都提供了良好的隔离，这样，可以获得高密度的单元组合。
在图6中表示本发明的另一个实施例。图6的存储单元10A和10B包括平行于纸面延伸的多晶硅层154，用作存储器阵列的一条字线，此外，多晶硅层154伸至沟槽中，作为控制沟道152A和152B中沟道电流的控制栅极，N+区124A和124B作为存储单元10A和10B的通道晶体管的漏极，N区151A和151B则作为其漏极，源极151A和151B通过横向隐埋接触150A和150B连接到多晶硅电容器极板134A和134B。横向隐埋接触150A和150B是多晶硅区，存储单元各电容器的另一极板由基片120充当，基片120是重掺杂的P+区，以便用重掺杂的多晶硅电容器极板提供更大的电容量。
图7A至71是表示制造存储单元10A和10B（图6）的工艺步骤的侧视示意图，这一制造工艺的最初步骤包括在P+型基片120面上形成厚度约4微米的外延层122，用热氧化或化学汽相沉积法形成厚度约2000埃的氧化层126，用化学汽相沉积法形成厚度约1500埃的氮化硅层128，随后， 对氮化硅层128制作图形，并进行蚀刻，以产生蚀刻沟槽129A和129B所用的掩膜，沟槽129A和129B采用各向异性蚀刻工艺，例如在美国共同待批专利申请730，701中所描述的工艺，蚀刻至深度约8微米，图7A的结构随后在氧气中进行热氧化，温度约850℃，约80分钟，这样就形成了厚度达到约150埃的二氧化硅层130A和130B，如图7B所示。
随后，在图7B的结构上采用硅烷化学汽相沉积法沉积重掺杂的N型多晶硅以形成多晶硅层132，如图7C所示，多晶硅层132的厚度选择得完全填满沟槽129A和129B（图7A），这一厚度至少必须约为该沟槽最小宽度的一半，例如，沟槽为1微米×2微米时，用于填充该沟槽的多晶硅沉积物必须至少为5000埃（1微米的一半）。
随后，在多晶硅层132上进行各向同性蚀刻工艺，以把多晶硅层132的高度下降到沟槽之内的某一平面，如图7D所示，这样产生的结构是多晶硅填充物134A和134B。随后，如图7E所示，采用化学汽沉积法沉积二氧化硅层136至填满沟槽129A和129B（图6）所必需的厚度，同样，二氧化硅层136必须沉积到厚度至少约为沟槽129A和129B最小尺寸的一半。随后把二氧化硅层136的高度蚀刻到几乎与二氧化硅层126的上表面对齐，形成二氧化硅填充物138A和138B。
随后除去氮化硅层128，光致蚀剂层被沉积至厚度约1微米，并对其制作图形，如图7G所示。光致抗蚀剂层140用作各向异性蚀刻开孔142A和142B所暴露区域时的掩膜，进行对硅有高度选择性的二氧化硅蚀刻工艺，例如CHF3/C2F6，直到二氧化硅填充物138A和138B被完全蚀穿至多晶硅填充物134A和134B，随后过度蚀刻形成二氧化硅层130A和130B的开口区域144A和144B，也可以用湿法蚀刻工艺来代替这一过度蚀刻步骤。尽管采用了选择性的各向异性蚀刻工艺，要达到对硅的绝对选择是不可能的，外延层122也会被蚀刻掉一些。随后，图7G的结构被进行N型掺杂离子注入，例如砷离子注入，能量约100Kev，密度约1×1016个离子/立方厘米，这一离子注入形成N+区124A和124B。多晶硅填充物134A和134B以及二氧化硅层130A和130B的一部分会被这一离子注入掺入，但这并不影响存储单元的工作，由于离子注入器失准或其它问题，沟道区152A和152B会有某些注入，由此所产生的存储单元通道晶体管的阈值电压的漂移可以用汽相掺杂技术调整。
除去光致抗蚀剂层140，用硅烷化学汽相沉积法沉积一层厚度约150埃的多晶硅层146。多晶硅层146的厚度选择得填满开孔144A和144B，如图7H所示。随后，把图7H的结构在水蒸汽环境中进行氧化处理，温度约900℃，时间约10分钟，这一氧化工艺使多晶硅层146完全氧化，产生厚约400埃的二氧化硅层148，如图71所示。由于它的相对于氧化环境的位置，多晶硅层146（图7H）在开孔144A和144B内的部分不会被氧化，由此留下多晶硅横向隐埋接触150A和150B。采用稀释的氟酸用湿法蚀刻除去二氧化硅层148，随后在氧气环境中用热氧化法在暴露的硅表面重新生长，热氧化温度约850℃，时间约80分钟，以形成新的二氧化硅层148，用作高质量的栅极氧化物。在氧化工艺过程中，多晶硅填充物134A和134B内的N型掺杂原子会通过横向隐埋接触150A和150B扩散，形成N型区151A和151B。随后，采用硅烷化学汽相沉积法沉积多晶硅层154至厚度约4500埃，并对其制作图形以形成栅极和字线，如图6所示。
图8是表示沟槽129A、字线154以及用作位线的N+区124A的相对位置的平面示意图。
图9A至9M是表示制造本发明的另一个实施例的工艺步骤的侧视示意图。这一制造工艺的最初步骤包括在P+型基片220的表面上形成约4微米厚度的P型外延层222，用热氧化或化学汽相沉积法形成厚约600埃的二氧化硅层226，以及用化学汽相沉积法形成厚约1500埃的氮化硅层228。随后对氮化硅层228制作图形和蚀刻，以产生蚀刻沟槽229A和229B所用的掩膜。用各向异性蚀刻工艺，例如在美国同时待批专利申请730，701中所描述的工艺，把沟槽229A和229B蚀刻至深度约8微米。
图9B表示一种最佳的沟槽结构。在标有“通道栅极区”的区域，侧壁相对于外延层222表面形成85°至87°的角度。随后改变蚀刻剂的化学性质，使标有“电容区”的沟槽侧壁接近于90°，通道栅极区的较小角度允许通过用离子注入单元沟道 区，例如，沟道区152A和152B（图6）来调整单元通道晶体管的阈值电压。另一方面，电容区几乎垂直的侧壁允许在沟槽形成一点之前蚀刻剂深入地到达基片，一种形成如沟槽221类型的沟槽的技术在美国同时待批专利申请730，701中已有描述。
随后把图9A的结构在氧气中进行热氧化，氧化温度约850℃，持续约80分钟，这样形成厚度约150埃的二氧化硅层230A和230B，如图9C所示，或者，二氧化硅层230A和230B也可以用氧化硅/氮化硅堆叠层或任何其它几种介电材料的堆叠来代替。
随后，在图9C的结构上采用硅烷化学汽相沉积法沉积一层重掺杂的N型多晶硅，形成多晶硅层232，如图9D所示，多晶硅层232的厚度选择得可以完全填满沟槽229A和229B（图9A），这一厚度至少必须为该沟槽最小宽度的一半，例如，沟槽为1微米×2微米时，多晶硅沉积层至少需为5000埃（1微米的一半），以填满该沟槽。
随后在多晶硅层232上进行各向同性蚀刻工艺，以蚀刻多晶硅层232使其高度下降至几乎与该沟槽的开口相平齐的平面，如图9E所示。然后，用任何一种合适的蚀刻技术除去氮化硅层228，所产生的结构包括多晶硅填充物234A和234B。分别采用化学汽相沉积法和液体沉积法沉积氮化硅层233和光致抗蚀剂层235，厚度分别为1000埃和1微米，随后制作图形和蚀刻，以产生如图9F所示的结构，氮化硅层233和光致抗蚀剂层235用作采用HCl/HBr等离子各向异性地蚀刻多晶硅填充物234A和234B时的蚀刻掩膜，这样形成的结构如图9G所示。然后，用通常的光致抗蚀剂去除技术除去光致抗蚀剂层235。用化学汽相沉积法沉积二氧化硅层237，至厚度约8000埃，如图9H所示。使用抗蚀剂对二氧化硅层237进行蚀刻和平面化形成直至沟槽开口的深蚀刻平面，留下二氧化硅填充物238A和238B，如图9I所示。
随后，图9I的结构在水蒸汽环境中经受热氧化步骤，压力约10个大气压，温度约1000℃，时间约8分钟，以形成厚约4000埃的场二氧化硅区239，如图9J所示，随后用湿法蚀刻除去氮化硅层233。
随后对图9J中的结构进行如砷的N型掺杂离子注入。注入能量约为180Kev，密度约1×1016个离子/立方厘米。这一离子注入形成如图9K所示的N+区224A和224B，离子注入会对多晶硅填充物234A和234B掺杂，但是多晶硅填充物234A和234B的掺杂部分在后续步骤中除去。
随后，采用对二氧化硅具有高度选择性的例如六氟化硫的等离子作为硅蚀刻剂对多晶硅填充物234A和234B进行各向同性蚀刻。与此同时用湿法蚀刻对二氧化硅层230A和230B进行蚀刻，以去除二氧化硅层230A和230B的暴露区域，并过量蚀刻，以产生槽244A和用来完成这种蚀刻。例如稀释的氢氟酸就是其中的一种。
随后，用硅烷化学汽相沉积法沉积多晶硅层246至约200埃的厚度，如图9M所示，多晶硅层246的厚度选择得可以填满开孔244A和244B。然后把多晶硅层246在胆碱中进行湿法蚀刻。这一蚀刻步骤可以除去多晶硅层246，可是，由于其相对于蚀刻剂的位置，多晶硅层246（图9L）在开孔244A和244B中的部分不会被除去，这样就留下了多晶硅横向隐埋接触250A和250B，其后的加热步骤使得多晶硅填充物234A和234B内的N型掺杂原子通过横向隐埋接触250A和250B扩散，形成N型区251A和251B，所产生的结构如图9N所示。
采用水蒸汽在图9N的结构上进行氧化。氧化温度约850℃，时间30分钟，以形成厚度约250埃的二氧化硅层248A和248B，用作栅极氧化物层。由N+区224A和224B以及多晶硅填充物234A和234B的氧化所形成的这部分二氧化硅层252A和252B要比由外延层222的氧化所形成的厚得多，这是因为重掺杂硅有较高的氧化速率。由于二氧化硅层229同二氧化硅层252A和252B无法区别，在图9O中二氧化硅层229是二氧化硅层252A和252B的一部分。随后用硅烷化学汽相沉积法沉积多晶硅层254至厚度约450埃，并制作图形，以形成栅极和字线，如图9O所示。
对这些最佳实施例可以作出许多修改，它们仍然是在本发明的范围之内，因为这些修改，无论是单一的或多种组合的修改，都不破坏电容器信号电荷的存储以及晶体管的开/关功能。这类修改包括下列内容：
沟槽横截面可以是任何方便的形状，如圆形、矩形、任意的凸面、波纹形、甚至多个连接的（即，包括多个沟槽的），以及甚至可以沿垂直方向连续或阶梯地变化或者两种变化都有。类似地，沟槽侧壁并不一定要垂直，而可以是任何可以制作的几何形状，它们在不同程度上都应该是可以工作的，如凸形的、锥形的以及倾斜的侧壁，事实上，任何简单连接而成的沟槽在功能上等效于这里最佳实施例中的平行六面体沟槽。最后，沟槽的尺寸（深度、横截面面积、直径等等）可以改变，但在实际中都是权衡了工艺的便利、需要的电容量，基片面积因素等因素的结果。当然，所需的电容量取决于刷新时间、晶体管泄漏电流、电源电压、抗软件出错性、电容器泄漏电流、等等。
电容器绝缘体可以是任何容易得到的材料，如氧化物、氮化物、氧化-氮化物、氧化-氮化-氧化物等以其它组合。氧化物可以热生长、低压化学汽相沉积法（LPCVD）生长，干法或水蒸汽中生长等等。绝缘体的厚度是权衡工艺的便利、绝缘体的可靠性、介电常数、击穿电压等多种因素的结果。当然，如果单元和阵列是在硅以外的半导体材料中制造（例如，砷化镓、铝镓砷、碲镉汞、锗、磷化铟等）电容器的绝缘体将是相应的材料。对由反向偏置结形成的电容器来说，掺杂断面可以有种种变化，最终的选择是权衡了工艺便利性、单元尺寸、电容器性能等来因素的结果，类似地，非晶体硅也可以用来代替多晶硅，用来形成罅隙的深蚀刻可以是湿法或干法（等离子）等。
通过调整阈值电压（例如在栅极氧化物生长或沉积之前在沟道上进行的浅扩散）可以使晶体管在不同的阈值电压下工作，掺杂程度和掺杂物质可以改变，以改变晶体管特性，注意，晶体管沟道长度近似地取决于沟槽深度，N沟道和P沟道器件要求不同的掺杂区。晶体管栅极可以是多晶硅、金属、硅化物等等，所有这些改变都影响晶体管的性能，但是从该单元的其他特性来看，包括所需的读和写的时间，电容量，刷新时间等等，如果这一晶体管可以用作单元的通道晶体管的话，那么这些改变仍然是可以接受的。
本发明的范围决不限于上述实施例，它仅由权利要求书所限定。本发明所描述的实施例，包括存储单元和制造这些存储单元的方法。存储单元包括在单个沟槽中的通道晶体管和存储电容器，通道晶体管占据沟槽侧壁的一小部分。通过把晶体管限制在这一小部分中，减小了位线和存储电容器之间的容性耦合以及字线和存储电容器之间的容性耦合。此外，由于晶体管提供了存储电容器去掉电荷的泄漏通道，减少了晶体管的面积就降低了泄漏电流。同时，因为单元之间的干扰主要出现在通道晶体管与相邻的通道晶体管之间，同时，因为所描述的存储器单元的四周有大量没有通道晶体管的部分，所述的单元可以在阵列中更紧密地组合。

Claims (12)

1、一种形成存储单元的方法，包括：
在基片中形成沟槽，
用介电材料覆盖所述的沟槽的表面，
用导电材料填满所述的沟槽，
蚀刻所述的导电材料使导电材料的高度降低到所述沟槽内所述基片与外延层转变区附近，
用绝缘材料填满所述沟槽的其余部份，
在所述的沟槽开口处形成掺杂漏极区，
形成为露出所述沟槽的一部分侧壁的蚀刻掩膜图案，
采用各向异性蚀刻工艺蚀刻所述的绝缘材料，形成一直至所述的导电材料的窗口或开口，
在基片中形成源极区，所述源极区和所述的导电材料有电气接触，
在所述对绝缘材料的各向异性蚀刻所暴露出的沟槽侧壁上形成栅极绝缘层，以及，
用栅极导电材料填充这样形成的开口，以提供控制所述的源极区和所述的漏极区之间导通的栅极。
2、如权利要求1的方法，其中，所述的沟槽成直角平行六面体，其主轴垂直于所述的基片表面。
3、如权利要求1的方法，其中，所述的沟槽在所述的基片内具有8微米的深度。
4、如权利要求1的方法，其中，所述的导电材料是多晶硅。
5、如权利要求1的方法，其中，所述的导电材料包括掺杂原子。
6、如权利要求5的方法，其中，所述的源极通过下列方法形成：
除去在所述的导电层和所述的基片之间的一部分所述的介电材料，
用导电接触材料填充由所述的介电层的除去部分所空出的区域，在加热下所述的掺杂原子通过导电接触材料扩散，以及，
加热整个结构，以通过所述接触导电材料扩散所述的掺杂原子，从而在所述的基片内产生所述的源极区。
7、一种形成存储单元的方法，包括：
在基片中形成沟槽，
用介电材料覆盖所述的沟槽表面，
用导电材料填满所述的沟槽，
形成露出所述的沟槽一部分侧壁的蚀刻掩膜，
用绝缘材料填满所述的沟槽的其余部分，
除去所述的蚀刻掩膜，
在所述的沟槽开口处形成掺杂漏极区，
蚀刻原来由所述的蚀刻掩膜覆盖的导电材料，使其高度下降至所述的沟槽内，
在基片内形成源极区，所述源极区和所述的导电材料有电气接触，
在蚀刻所述的导电材料的覆盖部分后所露出的沟槽侧壁上形成栅极绝缘层，以及，
用栅极导电材料填充所产生的开孔，以形成控制所述的源极区和所述的漏极区之间的导通的栅极。
8、如权利要求7的方法，其中，所述的沟槽成直角平行六面体，其主轴垂直于所述的基片表面。
9、如权利要求7所述的方法，其中，所述的沟槽在所述的基片内的深度为8微米。
10、如权利要求7所述的方法，其中，所述的导电材料是多晶硅。
11、如权利要求7所述的方法，其中，所述的导电材料包括掺杂原子。
12、如权利要求11的方法，其中，所述的源极通过下列方法形成;
除去所述的导电层和所述的基片之间的一部分所述的介电材料，
用导电接触材料填充由所述的介电层的除去部分所空出的区域，所述的掺杂原子在加热下通过导电接触材料扩散，以及，
加热整个结构，以通过所述导电接触材料扩散所述的掺杂原子，由此在所述的基片内产生所述的源极区。
CN88101174A 1987-03-16 1988-03-01 动态随机存取存储单元制造方法 Expired CN1011369B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 90108147 CN1019615B (zh) 1987-03-16 1988-03-01 动态随机存取存储单元

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US026,356 1987-03-16
US07/026,356 US4830978A (en) 1987-03-16 1987-03-16 Dram cell and method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 90108147 Division CN1019615B (zh) 1987-03-16 1988-03-01 动态随机存取存储单元

Publications (2)

Publication Number Publication Date
CN88101174A CN88101174A (zh) 1988-12-07
CN1011369B true CN1011369B (zh) 1991-01-23

Family

ID=21831344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN88101174A Expired CN1011369B (zh) 1987-03-16 1988-03-01 动态随机存取存储单元制造方法

Country Status (6)

Country Link
US (1) US4830978A (zh)
EP (1) EP0282716B1 (zh)
JP (1) JP2643255B2 (zh)
KR (1) KR890013774A (zh)
CN (1) CN1011369B (zh)
DE (1) DE3882557T2 (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200353A (en) * 1987-06-29 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having trench capacitor
JPH01125858A (ja) * 1987-11-10 1989-05-18 Fujitsu Ltd 半導体装置およびその製造方法
US4942554A (en) * 1987-11-26 1990-07-17 Siemens Aktiengesellschaft Three-dimensional, one-transistor cell arrangement for dynamic semiconductor memories comprising trench capacitor and method for manufacturing same
US5014099A (en) * 1988-05-26 1991-05-07 Texas Instruments Incorporated Dynamic RAM cell with trench capacitor and trench transistor
US5106776A (en) * 1988-06-01 1992-04-21 Texas Instruments Incorporated Method of making high performance composed pillar dRAM cell
US5103276A (en) * 1988-06-01 1992-04-07 Texas Instruments Incorporated High performance composed pillar dram cell
US5104481A (en) * 1988-09-28 1992-04-14 Lasa Industries, Inc. Method for fabricating laser generated I.C. masks
US5346834A (en) * 1988-11-21 1994-09-13 Hitachi, Ltd. Method for manufacturing a semiconductor device and a semiconductor memory device
US5049518A (en) * 1988-12-20 1991-09-17 Matsushita Electric Industrial Co., Ltd. Method of making a trench dram cell
US5028980A (en) * 1988-12-21 1991-07-02 Texas Instruments Incorporated Trench capacitor with expanded area
US4958212A (en) * 1988-12-30 1990-09-18 Texas Instruments Incorporated Trench memory cell
JPH02206175A (ja) * 1989-02-06 1990-08-15 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
WO1990011619A1 (en) * 1989-03-23 1990-10-04 Grumman Aerospace Corporation Single trench mosfet-capacitor cell for analog signal processing
US5053350A (en) * 1989-03-23 1991-10-01 Grumman Aerospace Corporation Method of making trench MOSFET capacitor cell for analog signal processing
US4978634A (en) * 1989-07-25 1990-12-18 Texas Instruments, Incorporated Method of making trench DRAM cell with stacked capacitor and buried lateral contact
US4942137A (en) * 1989-08-14 1990-07-17 Motorola, Inc. Self-aligned trench with selective trench fill
US5064777A (en) * 1990-06-28 1991-11-12 International Business Machines Corporation Fabrication method for a double trench memory cell device
US4988637A (en) * 1990-06-29 1991-01-29 International Business Machines Corp. Method for fabricating a mesa transistor-trench capacitor memory cell structure
US5096849A (en) * 1991-04-29 1992-03-17 International Business Machines Corporation Process for positioning a mask within a concave semiconductor structure
US5156992A (en) * 1991-06-25 1992-10-20 Texas Instruments Incorporated Process for forming poly-sheet pillar transistor DRAM cell
US5198383A (en) * 1991-06-25 1993-03-30 Texas Instruments Incorporated Method of fabricating a composed pillar transistor DRAM Cell
US5214603A (en) * 1991-08-05 1993-05-25 International Business Machines Corporation Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors
WO1993017452A1 (en) * 1992-02-28 1993-09-02 Lasa Industries, Inc. Laser generated i.c. mask
US5365097A (en) * 1992-10-05 1994-11-15 International Business Machines Corporation Vertical epitaxial SOI transistor, memory cell and fabrication methods
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5529944A (en) * 1995-02-02 1996-06-25 International Business Machines Corporation Method of making cross point four square folded bitline trench DRAM cell
KR100209212B1 (ko) 1996-10-22 1999-07-15 김영환 반도체메모리장치및그제조방법
US5858866A (en) * 1996-11-22 1999-01-12 International Business Machines Corportation Geometrical control of device corner threshold
DE69834886T2 (de) * 1997-09-30 2007-05-24 Infineon Technologies Ag Vertikaler Transistor implementiert in einer Speicherzelle mit Grabenkondensator
US6236079B1 (en) 1997-12-02 2001-05-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having a trench capacitor
TW409408B (en) * 1998-03-31 2000-10-21 Siemens Ag Method and apparatus having improved control of a buried strap in trench capacitors
JP3214449B2 (ja) * 1998-06-12 2001-10-02 日本電気株式会社 半導体記憶装置の製造方法
US6828191B1 (en) * 1998-06-15 2004-12-07 Siemens Aktiengesellschaft Trench capacitor with an insulation collar and method for producing a trench capacitor
DE19845058A1 (de) * 1998-09-30 2000-04-13 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
JP3205306B2 (ja) * 1998-12-08 2001-09-04 松下電器産業株式会社 半導体装置およびその製造方法
US6331459B1 (en) * 1999-02-18 2001-12-18 Infineon Technologies Ag Use of dummy poly spacers and divot fill techniques for DT-aligned processing after STI formation for advanced deep trench capacitor DRAM
US6204140B1 (en) * 1999-03-24 2001-03-20 Infineon Technologies North America Corp. Dynamic random access memory
DE19930748C2 (de) * 1999-07-02 2001-05-17 Infineon Technologies Ag Verfahren zur Herstellung von EEPROM- und DRAM-Grabenspeicherzellbereichen auf einem Chip
US6426252B1 (en) * 1999-10-25 2002-07-30 International Business Machines Corporation Silicon-on-insulator vertical array DRAM cell with self-aligned buried strap
US6288422B1 (en) * 2000-03-31 2001-09-11 International Business Machines Corporation Structure and process for fabricating a 6F2 DRAM cell having vertical MOSFET and large trench capacitance
US6281539B1 (en) * 2000-03-31 2001-08-28 International Business Machines Corporation Structure and process for 6F2 DT cell having vertical MOSFET and large storage capacitance
US6573137B1 (en) 2000-06-23 2003-06-03 International Business Machines Corporation Single sided buried strap
US6339241B1 (en) 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch
JP2003031686A (ja) * 2001-07-16 2003-01-31 Sony Corp 半導体記憶装置およびその製造方法
EP1296369A1 (de) * 2001-09-20 2003-03-26 Infineon Technologies AG Verfahren zur Herstellung von Gateoxyd für Trench Gate DRAM Zellen
KR100454072B1 (ko) * 2001-12-24 2004-10-26 동부전자 주식회사 반도체소자 및 그 제조방법
DE10208249B4 (de) * 2002-02-26 2006-09-14 Infineon Technologies Ag Halbleiterspeicher mit vertikalem Auswahltransistor
US6894336B2 (en) 2002-06-12 2005-05-17 Infineon Technologies Ag Vertical access transistor with curved channel
CN1324671C (zh) * 2002-09-06 2007-07-04 旺宏电子股份有限公司 波浪状电容器及其制造方法
DE10321742A1 (de) * 2003-05-14 2004-12-09 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Isoliergraben und Feldeffekttransistor sowie Herstellungsverfahren
WO2007027169A2 (en) * 2005-08-30 2007-03-08 University Of South Florida Method of manufacturing silicon topological capacitors
US7232719B2 (en) * 2005-03-28 2007-06-19 Promos Technologies Inc. Memories having a charge storage node at least partially located in a trench in a semiconductor substrate and electrically coupled to a source/drain region formed in the substrate
US7262095B1 (en) * 2005-06-07 2007-08-28 Spansion Llc System and method for reducing process-induced charging
US7435681B2 (en) * 2006-05-09 2008-10-14 Macronix International Co., Ltd. Methods of etching stacks having metal layers and hard mask layers
TWI405246B (zh) * 2009-12-29 2013-08-11 Taiwan Memory Corp 半導體溝槽製程
CN102130063B (zh) * 2010-01-13 2014-03-12 中国科学院微电子研究所 半导体器件及其制作方法
US9129945B2 (en) * 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
CN113517288B (zh) 2020-04-10 2024-03-29 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2706155A1 (de) * 1977-02-14 1978-08-17 Siemens Ag In integrierter technik hergestellter elektronischer speicher
DE2737073C3 (de) * 1977-08-17 1981-09-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle
JPS55133574A (en) * 1979-04-05 1980-10-17 Nec Corp Insulated gate field effect transistor
US4546367A (en) * 1982-06-21 1985-10-08 Eaton Corporation Lateral bidirectional notch FET with extended gate insulator
JPS59181045A (ja) * 1983-03-31 1984-10-15 Toshiba Corp 半導体装置
US4651184A (en) * 1984-08-31 1987-03-17 Texas Instruments Incorporated Dram cell and array
US4683486A (en) * 1984-09-24 1987-07-28 Texas Instruments Incorporated dRAM cell and array
EP0180026B1 (en) * 1984-10-31 1992-01-08 Texas Instruments Incorporated Dram cell and method
CN1004734B (zh) * 1984-12-07 1989-07-05 得克萨斯仪器公司 动态随机存取存贮器单元(dram)和生产方法
JPS61150366A (ja) * 1984-12-25 1986-07-09 Nec Corp Ｍｉｓ型メモリ−セル
US4673962A (en) * 1985-03-21 1987-06-16 Texas Instruments Incorporated Vertical DRAM cell and method
JPH0682800B2 (ja) * 1985-04-16 1994-10-19 株式会社東芝 半導体記憶装置
US4704368A (en) * 1985-10-30 1987-11-03 International Business Machines Corporation Method of making trench-incorporated monolithic semiconductor capacitor and high density dynamic memory cells including the capacitor

Also Published As

Publication number Publication date
EP0282716A1 (en) 1988-09-21
US4830978A (en) 1989-05-16
CN88101174A (zh) 1988-12-07
DE3882557T2 (de) 1993-12-23
KR890013774A (ko) 1989-09-26
DE3882557D1 (de) 1993-09-02
JP2643255B2 (ja) 1997-08-20
JPS63308370A (ja) 1988-12-15
EP0282716B1 (en) 1993-07-28

Similar Documents

Publication Publication Date Title
CN1011369B (zh) 动态随机存取存储单元制造方法
US5976945A (en) Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor
US4845537A (en) Vertical type MOS transistor and method of formation thereof
US5017504A (en) Vertical type MOS transistor and method of formation thereof
US4803176A (en) Integrated circuit structure with active device in merged slot and method of making same
US5244824A (en) Trench capacitor and transistor structure and method for making the same
US4742018A (en) Process for producing memory cell having stacked capacitor
KR900002885B1 (ko) 다이나믹 메모리 장치와 그 제조방법
US5627092A (en) Deep trench dram process on SOI for low leakage DRAM cell
US6177699B1 (en) DRAM cell having a verticle transistor and a capacitor formed on the sidewalls of a trench isolation
KR100372872B1 (ko) 반도체 칩 상의 패터닝된 ｓｏｉ 영역
CN1131558C (zh) 无窄沟道效应的晶体管及其形成方法
CN1237601C (zh) 在第一导电类型的硅基体内形成电隔离半导体器件的方法
JPS63120462A (ja) １デバイス型メモリ・セルの製造方法
KR20000076992A (ko) Ｄｒａｍ 처리용 절연 칼라 질화물 라이너
KR100509210B1 (ko) Dram셀장치및그의제조방법
KR100326942B1 (ko) 무경계 콘택 구조체 및 그 형성방법
CN1272688A (zh) 动态随机存取存储器
US4916524A (en) Dram cell and method
US6040213A (en) Polysilicon mini spacer for trench buried strap formation
US5225363A (en) Trench capacitor DRAM cell and method of manufacture
KR0171072B1 (ko) 반도체 메모리 셀 제조방법 및 구조
US5472902A (en) Silicon-on-insulator isolation technology using liquid phase deposition
US7115934B2 (en) Method and structure for enhancing trench capacitance
JPH03278457A (ja) メモリセルアレイ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee