[go: up one dir, main page]

KR890000941A - 다중 모드 메모리 장치 - Google Patents

다중 모드 메모리 장치 Download PDF

Info

Publication number
KR890000941A
KR890000941A KR1019880007202A KR880007202A KR890000941A KR 890000941 A KR890000941 A KR 890000941A KR 1019880007202 A KR1019880007202 A KR 1019880007202A KR 880007202 A KR880007202 A KR 880007202A KR 890000941 A KR890000941 A KR 890000941A
Authority
KR
South Korea
Prior art keywords
memory device
input
output
mode
memory
Prior art date
Application number
KR1019880007202A
Other languages
English (en)
Inventor
테우니스 반 얀텐 아드리아누스
요셉피우스 마리아 벤드리크 헨드리쿠스
안토니 스텐호프 프리츠
후베르투스 프렝켄 피터
헨드리쿠스 후베르투스 요제프 닐레센 안토니우스
게라르두스 레오나르두스 마리아 반 데르 산덴 코르넬리스
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890000941A publication Critical patent/KR890000941A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04—Shift registers

Landscapes

  • Dram (AREA)
  • Image Input (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

내용 없음

Description

다중 모드 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 집적된 메모리 장치의 블록 다이아그램.

Claims (7)

  1. 화상정보기억을 위한 전하결합된 시프트 레지스터형이고, 적어도 메모리 장치의 제1 및 제2모드에서 재순환 및 직력모드에 접속되는 다수의 직렬/병렬/직렬 조직된 메모리 영역으로 세분되며, 스위칭 수단이 제공되는 다중 메모리 장치에 있어서, 상기 메모리 장치는 스위칭 수단에 완전하게 집적되고, 상기 스위칭 수단은 집적된 메모리 장치의 입력단자에 직렬로 인가된 제어워드를 수신하고 제어워드에 의해 결정되는 모드에 집적된 메모리 장치를 스위칭 하기 위한 디코딩 및 타이밍 회로와, 병렬 입.출력 모드를 구비하며, 각각의 메모리 영역은 자체의 입력 및 출력단자를 갖는 것을 특징으로 하는 메모리장치.
  2. 제1항에 있어서, 상기 메모리 장치는 디멀티플렉스/멀티플렉스 모드이며, 입력단자에 인가된 데이터는 멀티플렉스 모드에서 판독될 수 잇는 적어도 두 개의 메모리 영역에 연속적으로 인가되고, 메모리 영역에 저장된 데이터는 출력단자에 연속적으로 인가되는 것을 특징으로 하는 메모리장치.
  3. 제1또는 제2항에 있어서, 상기 디코딩 및 타이밍 회로는 메모리 장치의 기능 모드의 선정을 위해 시프트 레지스터의 출력에 접속되는 디코딩 회로와 다중 비트 제어워드를 수신하기 위한 시프트 레지스터를 구비하는 것을 특징으로 하는 메모리 장치
  4. 제1,2 또는 3항에 있어서, 상기 메모리 장치는 연속적으로 판독되는 메모리영역의 출력이 집적된 메모리 장치의 동일한 입력에 순차적으로 접속되는 주사 모드를 갖는 것을 특징으로 하는 메모리장치.
  5. 제3항에 있어서, 상기 디코딩 및 타이밍 회로는 순차적으로 집적된 메모리 장치내로 들어오도록 화상 테이타를 추출하기 위해 입력단자에 접속되는 입력을 포함하는 것을 특징으로 하는 메모리장치.
  6. 제5항에 있어서, 상기 주사 모드에서 메모리 장치를 제어하기 위해, 상기 메모리 장치는 주사 비트가 연속적 위치에 저장될 수 있는 주사 레지스터를 구비하고, 상기 주사 비트의 위치는 메모리 영역이 판독될 수 있는가를 결정하며, 상기 주사장치의 입력 및 출력은 직렬데이타를 수신하기 위한 입력과 메모리 장치의 출력에 접속가능한 것을 특징으로 하는 메모리 장치.
  7. 제6항에 있어서, 상기 주사 장치의 출력은 동일한 AND게이트의 입력에 접속되고, 직렬데이타를 직렬 수신하기 위한 관련된 입력은 관련된 AND게이트의 다른 입력과 출력단자에 접속되는 출력에 접속되는 것을 특징으로 하는 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880007202A 1987-06-16 1988-06-16 다중 모드 메모리 장치 KR890000941A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8701392A NL8701392A (nl) 1987-06-16 1987-06-16 In verschillende modes schakelbare geheugeninrichting.
NL8701392 1987-06-16

Publications (1)

Publication Number Publication Date
KR890000941A true KR890000941A (ko) 1989-03-17

Family

ID=19850150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007202A KR890000941A (ko) 1987-06-16 1988-06-16 다중 모드 메모리 장치

Country Status (7)

Country Link
US (1) US4947380A (ko)
EP (1) EP0295751B1 (ko)
JP (1) JPS6484499A (ko)
KR (1) KR890000941A (ko)
DE (1) DE3867542D1 (ko)
FI (1) FI85931C (ko)
NL (1) NL8701392A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450549A (en) * 1992-04-09 1995-09-12 International Business Machines Corporation Multi-channel image array buffer and switching network
US5696917A (en) 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
JP3917734B2 (ja) * 1997-11-07 2007-05-23 富士通株式会社 半導体記憶装置
DE60235888D1 (de) * 2002-09-12 2010-05-20 St Microelectronics Asia Pseudo- Zweidimensionaler Speicher mit wahlfreiem Zugriff

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967263A (en) * 1974-05-14 1976-06-29 International Business Machines Corporation Text editing system
US4103347A (en) * 1976-10-29 1978-07-25 Texas Instruments Incorporated Zig-zag sps ccd memory
US4092728A (en) * 1976-11-29 1978-05-30 Rca Corporation Parallel access memory system
US4225947A (en) * 1978-12-29 1980-09-30 International Business Machines Corporation Three phase line-addressable serial-parallel-serial storage array
FI74179C (fi) * 1983-03-02 1987-12-10 Philips Nv Teletextanordning med kort sidoframsoekningstid.
US4663735A (en) * 1983-12-30 1987-05-05 Texas Instruments Incorporated Random/serial access mode selection circuit for a video memory system
US4747081A (en) * 1983-12-30 1988-05-24 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing serial shift registers selected by column address
US4683555A (en) * 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
US4680738A (en) * 1985-07-30 1987-07-14 Advanced Micro Devices, Inc. Memory with sequential mode

Also Published As

Publication number Publication date
EP0295751B1 (en) 1992-01-08
EP0295751A1 (en) 1988-12-21
FI85931B (fi) 1992-02-28
FI85931C (fi) 1992-06-10
JPS6484499A (en) 1989-03-29
FI882838A0 (fi) 1988-06-14
DE3867542D1 (de) 1992-02-20
FI882838A (fi) 1988-12-17
NL8701392A (nl) 1989-01-16
US4947380A (en) 1990-08-07

Similar Documents

Publication Publication Date Title
KR850007898A (ko) 라스터 주사 표시장치
KR930014577A (ko) 반도체 기억장치
KR850004684A (ko) 반도체 기억 장치
KR860003611A (ko) 반도체 메모리 장치
KR870010551A (ko) 다이나믹 ram
KR880011803A (ko) 메모리 장치
KR910010516A (ko) 반도체 메모리장치
KR890008836A (ko) 메모리 장치
KR880013168A (ko) 반도체 기억장치
KR870009384A (ko) 반도체 기억 장치
KR850002637A (ko) 반도체 기억장치
KR940006148A (ko) 테스트 기능을 가진 메모리장치
KR860009422A (ko) 기억회로
KR900001597B1 (en) The image memory
KR920001552A (ko) 반도체 메모리 장치의 다중 비트 병렬 테스트방법
KR860003605A (ko) 반도체 메모리 장치
KR960042730A (ko) 반도체기억장치
KR910001625A (ko) 액정표시용 집적회로 및 액정표시장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR960015230A (ko) 반도체 기억 장치
KR920010624A (ko) 반도체기억장치
KR890000941A (ko) 다중 모드 메모리 장치
KR930006722A (ko) 반도체 기억장치 및 그 출력제어 방법
KR890702153A (ko) 2x2 윈도우 구조를 가진 병렬파이프라인 영상처리기
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19880616

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19930615

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19880616

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19960425

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19960831

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19960425

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I