[go: up one dir, main page]

KR860700312A - 집적회로 소자용 확산 장벽층 및 그 형성방법 - Google Patents

집적회로 소자용 확산 장벽층 및 그 형성방법

Info

Publication number
KR860700312A
KR860700312A KR1019860700231A KR860700231A KR860700312A KR 860700312 A KR860700312 A KR 860700312A KR 1019860700231 A KR1019860700231 A KR 1019860700231A KR 860700231 A KR860700231 A KR 860700231A KR 860700312 A KR860700312 A KR 860700312A
Authority
KR
South Korea
Prior art keywords
barrier layer
diffusion barrier
region
layer
titanium
Prior art date
Application number
KR1019860700231A
Other languages
English (en)
Other versions
KR920009916B1 (ko
Inventor
얼 딘 로버트
스타로프 블라디미르
Original Assignee
오레그 이. 앨버
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오레그 이. 앨버, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 오레그 이. 앨버
Publication of KR860700312A publication Critical patent/KR860700312A/ko
Application granted granted Critical
Publication of KR920009916B1 publication Critical patent/KR920009916B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음

Description

집적회로 소자용 확산 장벽층 및 그 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도면은 본 발명을 구체화시킨 MOS 집적 회로 소자의 한 부분의 단면도를 도시한다.

Claims (19)

  1. 서로 간격을 두고 분리된 제1 및 제2영역(22,16)을 구비하는 집적회로 소자에 있어서, 확산 장벽층(24)은 상기 영역 사이에서 티타늄, 탄소 및 질소로 구성되는 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  2. 제1항에 있어서, 상기 장벽층은 질화탄소 티타늄을 구비하는 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  3. 제2항에 있어서, 상기 제1영역은 상기 장벽층의 상부에 있는 알루미늄층을 구비하는 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  4. 제3항에 있어서, 상기 제2영역은 규소화합물을 구비하는 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  5. 제4항에 있어서, 상기 실리콘 화합물은 규화 코발트, 규화 탄탈륨, 규화 티타늄, 규화 플라티늄, 규화 팔라듐, 규화 몰리브덴, 규화 텡스텐으로 구성된 그룹에서 선택이 되는 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  6. 제3항에 있어서, 상기 제2영역은 텅스텐의 층을 구비하는 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  7. 제3항에 있어서, 상기 제2영역은 표면 아래 형성된 얇은 접합을 갖는 실리콘 몸체(10)를 구비하는 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  8. 제1항에 있어서, 상기 장벽층은 CVD로 부착이 되는 집화탄소 티타늄층을 구비하는 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  9. 제8항에 있어서, 상기 장벽층은 두께가 1000 내지 2000Å인 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  10. 제1항에 있어서, 상기 장벽층은 부분적으로 산화된 질화탄소 티타늄을 구비하는 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  11. 제10항에 있어서, 상기 제2영역은 상기 장벽층과 접촉되며 집적하부에 놓여 있는 도전 접착 촉매제층(25)을 구비하는 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  12. 제11항에 있어서, 상기 접착 촉매제층은 티타늄을 구비하는 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  13. 중간에 삽입된 확산 장벽층을 갖는 제1 및 제2 영역을 포함하는 형태의 집적회로 소자를 제조하는 방법에 있어서, 제2 영역상에 화학증착을 이용하여 티타늄, 탄소 및 질소로 구성된 확산 장벽층을 형성하면, 다음 상기 장벽층 상부의 상기 제1영역을 형성하는 것을 특징으로 하는 확산 장벽층 형성 방법.
  14. 제13항에 있어서, 상기 장벽층은 집화탄소 티타늄을 구비하는 것을 특징으로 하는 확산 장벽층 형성 방법.
  15. 제14항에 있어서, 상기 제1영역은 알루미늄층을 구비하는 것을 특징으로 하는 확산 장벽층 형성 방법.
  16. 제15항에 있어서, 상기 방법은 상기 알루미늄과 질화탄소 티타늄층을 대응하게 패턴을 만드는 부가적인 단계를 구비하는 것을 특징으로 하는 확산 장벽층 형성 방법.
  17. 제16항에 있어서, 상기 알루미늄과 질화탄소 티타늄층은 같은 에칭제에 의해 순차적으로 에칭이 되는 것을 특징으로 하는 확산 장벽층 형성 방법.
  18. 제17항에 있어서, 상기 에칭제는 3염화 붕소 및 염소로부터 만들어진 플라즈마를 구비하는 것을 특징으로 하는 확산 장벽층 형성 방법.
  19. 제13항에 있어서, 상기 장벽층은 부분적으로 산화된 질화탄소 티타늄을 구비하는 것을 특징으로 하는 확산 장벽층 형성 방법.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860700231A 1984-08-27 1985-07-03 직접 회로 소자용 확산 장벽층 및 그 형성 방법 KR920009916B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US64445984A 1984-08-27 1984-08-27
US644459 1984-08-27
PCT/US1985/001292 WO1986001640A1 (en) 1984-08-27 1985-07-03 Diffusion barrier layer for integrated-circuit devices

Publications (2)

Publication Number Publication Date
KR860700312A true KR860700312A (ko) 1986-08-01
KR920009916B1 KR920009916B1 (ko) 1992-11-06

Family

ID=24585000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860700231A KR920009916B1 (ko) 1984-08-27 1985-07-03 직접 회로 소자용 확산 장벽층 및 그 형성 방법

Country Status (8)

Country Link
EP (1) EP0192646B1 (ko)
JP (1) JPH065733B2 (ko)
KR (1) KR920009916B1 (ko)
CA (1) CA1241457A (ko)
DE (1) DE3574528D1 (ko)
ES (1) ES8704038A1 (ko)
IE (1) IE56850B1 (ko)
WO (1) WO1986001640A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0199078B1 (de) * 1985-04-11 1989-06-07 Siemens Aktiengesellschaft Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
JPH081950B2 (ja) * 1986-11-21 1996-01-10 株式会社東芝 半導体装置の製造方法
JPH01298765A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置及びその製造方法
KR920005242A (ko) * 1990-08-20 1992-03-28 김광호 게이트-절연체-반도체의 구조를 가지는 트랜지스터의 제조방법
EP0551117A2 (en) * 1992-01-08 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Large scale integrated circuit device and thin film forming method and apparatus for the same
US6081034A (en) * 1992-06-12 2000-06-27 Micron Technology, Inc. Low-resistance contact to silicon having a titanium silicide interface and an amorphous titanium carbonitride barrier layer
KR0147626B1 (ko) * 1995-03-30 1998-11-02 김광호 타이타늄 카본 나이트라이드 게이트전극 형성방법
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
JP2675775B2 (ja) * 1996-08-08 1997-11-12 株式会社東芝 半導体装置
US5942799A (en) * 1997-11-20 1999-08-24 Novellus Systems, Inc. Multilayer diffusion barriers
US6051879A (en) 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
US6534404B1 (en) 1999-11-24 2003-03-18 Novellus Systems, Inc. Method of depositing diffusion barrier for copper interconnect in integrated circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
JPS5877257A (ja) * 1981-11-04 1983-05-10 Hitachi Ltd 超高信頼性電極

Also Published As

Publication number Publication date
CA1241457A (en) 1988-08-30
EP0192646B1 (en) 1989-11-29
IE56850B1 (en) 1992-01-01
KR920009916B1 (ko) 1992-11-06
JPH065733B2 (ja) 1994-01-19
IE852091L (en) 1986-02-27
ES546383A0 (es) 1987-03-01
DE3574528D1 (de) 1990-01-04
WO1986001640A1 (en) 1986-03-13
ES8704038A1 (es) 1987-03-01
JPS62500060A (ja) 1987-01-08
EP0192646A1 (en) 1986-09-03

Similar Documents

Publication Publication Date Title
US4621276A (en) Buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer
US4677735A (en) Method of providing buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer
KR960002892A (ko) 탄화규소반도체장치와 그 제조방법
MY132400A (en) Ruthenium silicide diffusion barrier layers and methods of forming same
KR930005121A (ko) 반도체 장치 제조 방법
KR860700312A (ko) 집적회로 소자용 확산 장벽층 및 그 형성방법
KR900005589A (ko) 반도체 집적회로 장치 및 그 제조방법
KR900010993A (ko) Vlsi장치의 n+ 및 p+저항영역에 저저항 접속방법
JPH0582519A (ja) 半導体装置の配線及びその製造方法
KR930020561A (ko) 반도체 집적 회로 장치의 제조방법
JP2558124B2 (ja) 半導体装置の製造方法
KR980006341A (ko) 반도체 소자의 캐패시터 제조 방법
KR970072313A (ko) 반도체 금속박막의 배선방법
KR19980070983A (ko) 반도체장치 및 그 제조방법
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
KR980005512A (ko) 반도체 소자의 금속배선 형성방법
KR970052242A (ko) 반도체 소자의 금속배선 형성방법
JPH01268150A (ja) 半導体装置
KR940016505A (ko) 반도체 소자의 콘택 형성 방법
KR960005797A (ko) 반도체소자 배선 형성방법
JPS6459939A (en) Semiconductor device
KR980011874A (ko) 스터드 비트 라인 형성방법
JPH03101132A (ja) 多層配線構造
KR970077199A (ko) 반도체 소자의 배선층 형성방법
KR970018061A (ko) 산소의 확산을 방지하는 금속 전극 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19860425

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19890217

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19860425

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19920408

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19921008

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19930406

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19930422

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19930422

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19951020

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19961023

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19971029

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19981019

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19991026

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20001031

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20011030

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20021104

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20021104

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee