KR860007589A - 데이터 처리장치 - Google Patents

Abstract

내용 없음

Description

데이터 처리장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 4 도는 본발명의 실시예의 구성을 표시하는 다이어그램.

제 5 도는 제 4 도에서 사용된 어드레스 발생기 32의 구성을 표시하는 다이어그램.

제 6 도는 제 4 도에서 사용된 준 메모리 31의 구성을 표시하는 다이어그램.

Claims (16)

1. 연산부 데이터와명령을 저장하는 메인 메모리와 함께 사용을 위한 데이터 프로세서로 다음의 것으로 구성되는 것.

   a) 다음의 것을 포함하는 명령콘트롤 유니트 :

   i) 어드레스 입력을 갖는 명령과 명령출력을 저장하기 위한 첫번째 준 메모리, 그리고

   ii) 상기의 첫번째 준 메모리의 상기의 어드레스 입력에 결합된 첫번째 명령 어드레스 출력과 상기의 첫번째 준 메모리의 상기의 명령 출력에 결합된 명령 입력 그리고 명령과 명령 어드레스를 각각 출력시키기 위한 두번째와 세번째 출력을 갖는 명령 콘트롤러 ;

   b) 다음의 것을 포함하는 명령 실행 유니트 :

   i) 어드레스 입력과 연산부 데이터 출력을 갖는 연산부 데이터를 저장하기 위한 두번째 준 메모리, 그리고

   ii) 상기의 두번째 준 메모리의 어드레스 입력에 결합된 연산부 데이터 어드레스 출력과 상기의 두번째 준 메모리의 상기 연산부 데이터 출력에 결합된 첫번째 연산부 데이터 입력, 그리고 상기의 명령 콘트롤 유니트의 상기 두번째와 세번째 출력에 각각 결합된 두번째와 세번째 입력을 갖는 명령 실행기 ;

   c) 첫번째와 두번째 입력으로서 상기의 명령 콘트롤러의 상기의 첫번째 출력과 상기의 명령 실행기로부터 상기의 연산부 데이터 어드레스 출력을 가지며, 상기의 명령 콘트롤러의 상기의 명령 입력과 상기의 명령 실행기의 상기의 연산부 데이터 입력에 각각 결합된 첫번째와 두번째 출력과 각각이 메인 메모리에 결합된 세번째 출력과 세번째 입력을 갖는 인터페이스 유니트로서, 상기의 인터페이스 유니트는 상기의 첫번째와 두번째 입력중 하나는 상기의 세번째 출력에 그리고 상기의 세번째 입력은 상기의 첫번째와 두번째 출력중 하나에 선택적으로 결합시키기 위한 셀렉터를 포함하는 인터페이스 유니트, 그리고.

   d) 상기의 첫번째 명령 어드레스나 상기의 연산부 데이터 어드레스가 상기의첫번째나 두번째 준 메모리 내에 각각 존재할때 상기의 인터페이스 유니트의 동작을 무력화시키는 방법으로서 그에 의해 상기의 명령 콘트롤러가 명령이 상기한 첫번째 준 메모리내에 존재할때는 상기의 첫번째 준 메모리로 부터 그리고 상기의 첫번째 준 메모리내에 명령이 존재하지 않을때는 메인 메모리로부터 명령을 호출하며, 연산부 데이터가 상기의 두번째 준 메모리에 존재할때는 상기의 두번째 준 메모리로 부터 그리고 상기의 연산부 데이터가 상기의 두번째 준 메모리 내에 존재하지 않을 때는 메인 메모리로 부터 호출되는 연산부 데이터를 이용함으로서 상기의 명령 실행기가 그 명령 실행하는 것.
2. 청구 범위 제 1 항에 따르는 데이터 프로세서에 있어서 그 내부에는 페치의 종료때 상기의 첫번째 준 메모리가 페치 종료 신호를 마련하고, 상기의 명령 콘트롤러가 다음의 것을 더 포함하는 것, 상기의 명령 콘트롤러의 상기 두번째 명령 출력이 제공될 때의 출력과 상기의 첫번째 준 메모리의 상기의 명령출력에 결합되어 저장되는 정보를 위한 입력을 갖는 "선입 선출" 메모리로서, 상기의 "선입 선출" 메모리는 그것이 비어있을 때 콘트롤 출력을 제공하는 것, 입력으로서 상기의 페치종료 신호와 상기의 콘트롤 신호를 가지며 출력으로서 재생 신호를 제공하는 콘트롤 회로 ; 그리고 입력이로서 상기의 재생신호를 가지며, 출력으로서는 상기의 명령 콘트롤러의 첫번째 명령 어드레스 출력과 상기의 세번째 명령 어드 레스 출력을 제공하는 어드레스 발생기,
3. 청구 범위 제 1 항의 데이터 프로세서로서, 그 내부에는 상기의 명령 실행기가 입력으로서 상기의 명령 콘트롤러의 상기의 세번째 명령 어드레스 출력을 갖고, 콘트롤 정보를 출력시키는 롬과, 상기의 콘트롤 정보와 상기의 연산부 데이터를 이용하여 상기의 명령을 실행하기 위한, 입력으로서 상기의 콘트롤 정보, 상기의 명령콘트롤러의 상기의 두번째 명령 출력, 그리고 상기의 연산부 데이터를 갖는 프로세서를 포함하는 것.
4. 청구 범위 제 1 항의 데이터 프로세서로서, 그 내부에는 상기의 첫번째 준 메모리가 명령 어드레스를 저장하기 위한 첫번째 위치 지정필드와 명령을 저장하는 첫번째 데이터필드, 그리고 상기의 데어티 필드내의 상기의 명령이 유효한가 아닌가를 지시하는 첫번째 유효 비트를 갖는 것.
5. 청구 범위 제 1 항의 데이터 프로세서로서 그 내부에는 상기의 두번째 준 메모리가 연산부 데이터를 저장하기 위한 연산부 버퍼와 연산부 크기에 의해 길이가 결정되는 바이트데이터를 저장하기 위한 라인 버퍼를 갖는 것.
6. 청구 범위 제 5 항의 데이터 프로세서로서, 그 내부에는 상기의 연산부 버퍼가 연산부 데이터 어드레스를 저장 하기 위한 두번째 위치 지정필드, 연산부 데이터를 저장하기 위한 두번째 데이터 필드, 그리고 상기의 두번째 데이터 필드내의 연산부 데이터가 유효한가 아닌가를 지시하기 위한 두번째 유효 비트를 갖는 것.
7. 청구 범위 제 5 항의 데이터 프로세서로서, 그 내부에는 상기의 라인 버퍼가, 바이트 데이터 어드레스를 저장하기 위한 세번째 위치 지정필드, 바이트 데이터를 저장하기 위한 세번째 데이터 필드, 그리고 상기의 대응하는 세번째 데이터 필드가 유효한가 아닌가를 지시하기 위한 세번째 유효 비트를 갖는 것.
8. 청구 범위 제 1 항의 데이터 프로세서로서, 그 내부에는 상기의 명령 콘트롤 유니트와 상기의 명령 실행 유니트가 단일칩 위에 형성되는 것.
9. 청구 범위 제 8 항의 데이터 프로세서로서 상기의 단일 칩상의 어드레스가 외부 유니트에 할당된 어드레스에 해당하는 명령을 실행하기 이전에 상기의 첫번째와 두번째 준 메모리를 무력화시키기 위한 퍼지 명령 신호를 출력으로서 갖는 퍼지 콘트롤러를 더 포함하는 것.
10. 메인 메모리내에 저장되는 연산부 데이터를 사용하는 명령을 수행하기 위한 데이터 프로세서로서 다음의 것으로 구성되는 것 :

    메인 메모리로 부터 호출되는 명령을 저장하기 위한 첫번째 준 메모리와 상기의 명령이 상기의 준 메모리 내에 존재할때는 상기의 첫번째 준 메모리로 부터 상기의 명령이 상기의 첫번째 준 메모리내에 존재하지 않을 때는 메인 메모리로부터 명령을 호출하는데 적합한 명령 콘트롤러를 가지며 실행되어야할 명령을 출력으로서 제공하는 명령 콘트롤 유니트, 그리고

    메인 메모리로부터 호출되는 연산부 데이터를 저장하기 위한 두번째 준 메모리와, 상기의 두번째 준 메모리에 상기의 연산부 데이터가 존재할때는 상기의 두번째 준 메모리로 부터 상기의 두번째 준 메모리에 상기의 연산부 데이터가 존재하지 않을때는 메인 메모리로부터 출력되는 연산부 데이터를 사용하는 상기의 명령을 실행하기 위한 명령 실행기를 갖는 명령 실행 유니트.
11. 청구 범위 제10항의 데이터 프로세서로서, 그 내부에는 상기의 명령 콘트롤 유니트와 상기의 명령 실행 유니트가 단일칩 상에 형성되는 것.
12. 청구 범위 제11항의 데이터 프로세서로서, 단일 칩위의 어드레스가 외부유니트에 할당된 어드레스에 대응될 때 상기의 명령을 수행하기 전에 상기의 첫번째와 두번째 준 메모리를 무력하게하는 퍼지 명령 신호를 출력으로서 갖는 퍼지콘트롤러를 더 포함하는 것.
13. 다음의 과정으로 구성되는 데이터 처리 방법 :

    상기의 명령이 상기의 첫번째 준 메모리에 존재할 때는 첫번째 준 메모리로부터 상기의 명령어 상기의 첫번째 준 메모리에 존재하지 않을때는 메인 메모리로부터 명령을 호출하는 과정.

    상기의 첫번째 준 메모리나 상기의 메인 메모리로부터 호출되는 상기의 명령을 저장하는 과정.

    상기의 명령을 해석하고 그 결과를 저장하는 과정.

    상기의 연산부 데이터가 상기의 두번째 준 메모리에 존재할 때는 두번째 준 메모리로부터 상기의 연산부 데이터가 상기의 두번째 준 메모리에 존재하지 않을때는 메인 메모리로부터 연산부 데이터를 호출하는 과정.

    상기의 해석된 결과와 상기의 연산부 데이터를 이용하여 상기의 명령을 실행하는 과정.
14. 청구 범위 제13항에 따르는 데이터처리 방법으로 다음 과정을 더 포함하는 것 :

    상기의 명령이 상기의 첫번째 준 메모리에 존재하지 않을때 상기의 명령을 상기의 첫번째 준 메모리에 저장하는 과정.
15. 청구 범위 제13항에 따르는 데이터처리 방법으로 다음의 과정을 더 포함하는 것 :

    상기의 연산부 데이터가 상기의 두번째 준 메모리에 존재하지 않을 때 상기의 연산부 데이터를 상기의 두번째 준 메모리에 저장하는 과정.
16. 청구 범위 제13항의 데이터 처리방법으로 다음의 과정을 더 포함하는 것.

    상기의 명령을 실행하기 전에 상기의 첫번째와 두번째 준 메모리를 퍼지하는 과정.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.