[go: up one dir, main page]

KR930002935A - 정보 처리 장치 - Google Patents

정보 처리 장치 Download PDF

Info

Publication number
KR930002935A
KR930002935A KR1019920013385A KR920013385A KR930002935A KR 930002935 A KR930002935 A KR 930002935A KR 1019920013385 A KR1019920013385 A KR 1019920013385A KR 920013385 A KR920013385 A KR 920013385A KR 930002935 A KR930002935 A KR 930002935A
Authority
KR
South Korea
Prior art keywords
branch
execution unit
address information
instruction
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019920013385A
Other languages
English (en)
Other versions
KR950010825B1 (ko
Inventor
다까노리 나까무라
히로시 가쯔따
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR930002935A publication Critical patent/KR930002935A/ko
Application granted granted Critical
Publication of KR950010825B1 publication Critical patent/KR950010825B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3808—Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음.

Description

정보 처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따라 마이크로컴퓨터를 이용하는 정보처리 장치를 나타내는 블록다이어그램,
제2도는 제1도에 도시한 분기 타겟 명령 버퍼 유닛내의 타이밍 제어 회로를 나타내는 논리회로 다이어그램,
제4A내지 제4C도는 제1도에 도시한 버퍼의 내용이 본 마이크로 컴퓨터의 동작 동안에 어떻게 갱신(update)되는 지를 설명하는 다이어그램.

Claims (10)

  1. 명령을 펫치하기 위한 버스 사이클을 수행하는 버스 제어 유닛과, 공급된 명령을 실행하고 분기 어드레스를 나타내는 분기 어드레스 정보를 포함하는 분기 요청을 발하는 실행 유닛(execution unit)과, 상기 분기 어드레스로부터 명령을 펫치하여 그것에 의해 분기 타겟 명령을 출력하기 위해 버스 사이클을 초기화시키기 위한 상기 실행 유닛으로부터의 상기 분기 요청 및 상기 분기 타겟 명령 버퍼 유닛으로부터의 제어 신호 모두에 응답하는 상기 버스 제어 유닛 및 상기 실행 유닛에 결합된 분기 타겟 명령 버퍼 유닛으로 구성되는 마이크로컴퓨터에 있어서, 상기 분기 타겟 명령 버퍼 유닛이 어드레스 정보 및 저장된 어드레스 정보와 관련된 명령을 일시적으로 저장하기 위한 복수개의 저장 버퍼, 상기 분기 요청에 응답하여, 상기 저장 버퍼중 어느 하나가 상기 실행 유닛으로부터의 어드레스 정보와 동일한 어드레스 정보를 저장할 때, 활성 레벨의 검출 신호와, 상기 저장 버퍼중 어느것도 상기 실행 유닛으로 부터의 어드레스 정보와 동일한 어드레스 정보를 저장치 않을 때 비활성 레벨의 검출 신호를 발생하여, 상기 검출 신호의 비활성 레벨은 상기 제어 신호로서 상기 버스 제어 유닛에 공급되는 검출 회로, 상기 검출 신호의 상기 활성 레벨에 응답하여 상기 저장 버퍼중 하나의 판독된 명령을 선택하고 상기 실행 유닛에 공급하며, 상기 검출 신호의 상기 비활성 레벨에 응답하여 상기 분기 타겟 명령을 선택하고 상기 실행 유닛에 공급하는 선택 제어 회로, 상기 검출 신호의 상기 비활성 레벨에 응답하여 상기 분기 타겟 명령과 그와 결합된 어드레스 정보를 상기 저장 버퍼중 하나에 기록하는 정보 갱신 회로(information updating circuit)를 포함하는 마이크로컴퓨터.
  2. 제1항에 있어서, 상기 저장 버퍼내 각각의 상기 어드레스 정보를 제1및 제2부분을 가지며, 각각의 상기 저장 버퍼는 어드레스 정보의 상기 제1부분을 저장하고, 상기 검출 회로는 상기 저장 버퍼의 하나를 선택하기 위해 상기 실행 유닛으로부터 어드레스 정보의 상기 제1부분에 응답하는 디코더 및 상기 검출 신호를 발생하기 위하여 상기 실행 유닛으로부터의 어드레스 정보의 상기 제2부분과 선택된 저장 버퍼로부터 판독된 어드레스 정보의 상기 제2부분을 비교하는 비교기률 포함하는 마이크로컴퓨터.
  3. 제1항에 있어서, 상기 선택 회로는 상기 검출 신호가 공급되는 제어 단자를 가진 멀티플렉서, 그로부터 명령을 수신하도록 상기 저장 버퍼에 결합된 한 세트의 제1단자 및, 그로부터 명령을 수신하기 위해 상기 버스 제어 유닛에 결합된 한 세트의 제2단자를 포함하며, 상기 멀티플렉서는 상기 검출 신호의 상기 활성 레벨에 응답하여 상기 제1단자를 상기검출 신호의 상기 비활성 레벨에 응답하여 상기 제2다자를 선택하는 마이크로 컴퓨터.
  4. 제1항에 있어서, 상기 실행 유닛은 실행 유닛에 공급된 인터럽트 요청에 따라 상기 분기 요청을 발하는 마이크로컴퓨터.
  5. 제1항에 있어서, 상기 실행 유닛은 브랜치 명령의 실행에 따라 상기 분기 요청을 발하는 마이크로컴퓨터.
  6. 공급된 명령을 실행하고 분기 어드레스를 나타내는 어드레스 정보를 포함하는 분기 요청을 발하는 실행 유닛, 명령을 펫치하기 위한 버스 사이클을 수행하는 버스제어 유닛 및, 상기 실행 유닛 및 상기 버스제어 유닛에 결합된 버퍼 유닛을 포함하는 마이크로컴퓨터에 있어서 상기 버퍼 유닛은 각각 어드레스 정보 및 그것과 관련된 명령을 일시적으로 저장하는 복수개의 버퍼, 상기 분기 요청에 응답하여 상기 버퍼중 하나가 상기 분기 요청에 포함된 어드레스 정보와 동일한 어드레스 정보를 저장할 때 활성 레벨을 취하고, 상기 버퍼중 어느것도 상기 분기 요청에 포함된 어드레스 정보와 동일한 어드레스 정보를 저장하지 않을때 비활성 레벨을 취하는 상기 검출 신호를 발생하기 위한 수단, 상기 검출 신호의 상기 활성 레벨에 응답하여 상기 버퍼중 상기 하나로부터의 명령을 상기 실행 유닛에 공급하고, 상기 버스 제어 유니트로 하여금 상기 분기 어드레스와 상이한 어드레스로부터 명령을 펫치하는 버스 사이클을 수행하는데, 상기 어드레스에서 펫치된 상기 명령은 상기 명령이 상기 하나의 버퍼에서 상기 실행 유닛으로 공급된 후 상기 실행 유닛에 공급되는 수단, 상기 검출 신호의 상기 비활성 레벨에 응답하여 상기 버스 제어 유닛으로 하여금 상기 분기 어드레스로부터 명령을 펫치하는 버스 사이클은 수행하게 함으로써 분기 타겟 명령을 출력케 하는 수단 및, 상기 분기 타겟 명령을 상기 실행 유닛에 공급하여 상기 분기 타겟 명령을 상기 버퍼중 하나에 기록케 하는 수단을 포함하는 마이크로컴퓨터.
  7. 제6항에 있어서, 상기 분기 어드레스와 상이한 상기 어드레스로부터 펫치된 상기 명령이 상기 버퍼중 상기의 어느 하나에 기록되지 않는 마이크로컴퓨터.
  8. 제6항에 있어서, 상기 버스 제어 유닛은 상기 분기 타겟 명령을 펫치하는 버스 사이클을 수행한후, 또다른 명령을 펫치하는 버스 사이클을 계속해서 수행하며, 상기 또다른 명령은 상기 실행 유닛에 공급되고 상기 버퍼중 어느 하나에도 기록되지 않는 마이크로컴퓨터.
  9. 제6항에 있어서, 상기 실행 유닛은 이 유닛에 공급된 인터럽트 요청에 따라 상기 분기 요청을 발하는 마이크로컴퓨터.
  10. 제6항에 있어서, 상기 실행 유닛은 분기 명령의 실행에 따라 상기 분기 요청을 발하는 마이크로컴퓨터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920013385A 1991-07-24 1992-07-24 분기 타겟 명령 버퍼를 내장한 마이크로컴퓨터 Expired - Fee Related KR950010825B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3184245A JP2773471B2 (ja) 1991-07-24 1991-07-24 情報処理装置
JP91-1842445 1991-07-24
JP91-184245 1991-07-24

Publications (2)

Publication Number Publication Date
KR930002935A true KR930002935A (ko) 1993-02-23
KR950010825B1 KR950010825B1 (ko) 1995-09-23

Family

ID=16149929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013385A Expired - Fee Related KR950010825B1 (ko) 1991-07-24 1992-07-24 분기 타겟 명령 버퍼를 내장한 마이크로컴퓨터

Country Status (5)

Country Link
US (1) US5386519A (ko)
EP (1) EP0525666B1 (ko)
JP (1) JP2773471B2 (ko)
KR (1) KR950010825B1 (ko)
DE (1) DE69230238T2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760371B1 (ko) * 1999-12-17 2007-09-20 엔엑스피 비 브이 프로세싱 시스템
KR100870859B1 (ko) * 2008-03-26 2008-11-27 이호경 볼트를 이용한 피에이치씨 파일의 연결 구조
KR100884295B1 (ko) * 2001-09-11 2009-02-18 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2596712B2 (ja) * 1993-07-01 1997-04-02 インターナショナル・ビジネス・マシーンズ・コーポレイション 近接した分岐命令を含む命令の実行を管理するシステム及び方法
US5550995A (en) * 1994-01-03 1996-08-27 Motorola, Inc. Memory cache with automatic alliased entry invalidation and method of operation
US6020618A (en) * 1994-03-30 2000-02-01 Denso Corporation Semiconductor device in which thin silicon portions are formed by electrochemical stop etching method
US6052801A (en) * 1995-05-10 2000-04-18 Intel Corporation Method and apparatus for providing breakpoints on a selectable address range
US5659679A (en) * 1995-05-30 1997-08-19 Intel Corporation Method and apparatus for providing breakpoints on taken jumps and for providing software profiling in a computer system
US5621886A (en) * 1995-06-19 1997-04-15 Intel Corporation Method and apparatus for providing efficient software debugging
US5740413A (en) * 1995-06-19 1998-04-14 Intel Corporation Method and apparatus for providing address breakpoints, branch breakpoints, and single stepping
US5996071A (en) * 1995-12-15 1999-11-30 Via-Cyrix, Inc. Detecting self-modifying code in a pipelined processor with branch processing by comparing latched store address to subsequent target address
GB9805485D0 (en) * 1998-03-13 1998-05-13 Sgs Thomson Microelectronics Microcomputer
US6957327B1 (en) * 1998-12-31 2005-10-18 Stmicroelectronics, Inc. Block-based branch target buffer
US6446197B1 (en) * 1999-10-01 2002-09-03 Hitachi, Ltd. Two modes for executing branch instructions of different lengths and use of branch control instruction and register set loaded with target instructions
JP3760999B2 (ja) 2004-06-15 2006-03-29 セイコーエプソン株式会社 情報処理装置、マイクロコンピュータ及び電子機器
GB2535514B (en) 2015-02-19 2021-09-22 Advanced Risc Mach Ltd Processor exception handling

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR633350A (fr) * 1926-04-27 1928-01-27 Charrue raboteuse
JPS549456B2 (ko) * 1972-07-05 1979-04-24
DE3241357A1 (de) * 1982-11-09 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zur mikrobefehls-bereitstellung fuer mindestens zwei unabhaengig arbeitende funktionseinheiten in einem integrierten, mikroprogrammierten elektronischen baustein und verfahren zu ihrem betrieb
JPS6051948A (ja) * 1983-08-31 1985-03-23 Hitachi Ltd 情報処理装置
US4691277A (en) * 1984-10-24 1987-09-01 International Business Machines Corp. Small instruction cache using branch target table to effect instruction prefetch
US5146570A (en) * 1984-10-31 1992-09-08 International Business Machines Corporation System executing branch-with-execute instruction resulting in next successive instruction being execute while specified target instruction is prefetched for following execution
JPS61214039A (ja) * 1985-03-20 1986-09-22 Hitachi Ltd キヤツシユメモリ
JP2534662B2 (ja) * 1986-03-25 1996-09-18 日本電気株式会社 命令キヤツシユ制御方法
KR950006590B1 (ko) * 1986-11-14 1995-06-19 가부시기가이샤 히다찌세이사꾸쇼 캐시 메모리를 갖는 마이크로 프로세서
US4933837A (en) * 1986-12-01 1990-06-12 Advanced Micro Devices, Inc. Methods and apparatus for optimizing instruction processing in computer systems employing a combination of instruction cache and high speed consecutive transfer memories
JPS6421628A (en) * 1987-07-17 1989-01-25 Mitsubishi Electric Corp Arithmetic processing unit
GB8728493D0 (en) * 1987-12-05 1988-01-13 Int Computers Ltd Jump prediction
KR970005453B1 (ko) * 1987-12-25 1997-04-16 가부시기가이샤 히다찌세이사꾸쇼 고속처리에 적합한 데이타 처리장치
US5136696A (en) * 1988-06-27 1992-08-04 Prime Computer, Inc. High-performance pipelined central processor for predicting the occurrence of executing single-cycle instructions and multicycle instructions
US5136697A (en) * 1989-06-06 1992-08-04 Advanced Micro Devices, Inc. System for reducing delay for execution subsequent to correctly predicted branch instruction using fetch information stored with each block of instructions in cache
US5179673A (en) * 1989-12-18 1993-01-12 Digital Equipment Corporation Subroutine return prediction mechanism using ring buffer and comparing predicated address with actual address to validate or flush the pipeline
JP2531822B2 (ja) * 1990-03-14 1996-09-04 甲府日本電気株式会社 命令先行読出し装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760371B1 (ko) * 1999-12-17 2007-09-20 엔엑스피 비 브이 프로세싱 시스템
KR100884295B1 (ko) * 2001-09-11 2009-02-18 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
KR100870859B1 (ko) * 2008-03-26 2008-11-27 이호경 볼트를 이용한 피에이치씨 파일의 연결 구조

Also Published As

Publication number Publication date
EP0525666A2 (en) 1993-02-03
KR950010825B1 (ko) 1995-09-23
EP0525666A3 (en) 1993-08-25
US5386519A (en) 1995-01-31
EP0525666B1 (en) 1999-11-03
DE69230238D1 (de) 1999-12-09
DE69230238T2 (de) 2000-09-07
JPH0527971A (ja) 1993-02-05
JP2773471B2 (ja) 1998-07-09

Similar Documents

Publication Publication Date Title
US4987537A (en) Computer capable of accessing a memory by supplying an address having a length shorter than that of a required address for the memory
KR930002935A (ko) 정보 처리 장치
US4780819A (en) Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory
KR970012203A (ko) 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템
KR830006745A (ko) 논리추적장치(論理追跡裝置)
KR960011613A (ko) 데이터 처리장치
KR860007589A (ko) 데이터 처리장치
KR20030059339A (ko) 단일 스텝 처리 방법 및 장치
KR840001728A (ko) 마이크로 프로세서
KR950033847A (ko) 프로세서장치에 있어서의 저장명령의 지연기록을 위한 방법과 장치
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
JPH05241827A (ja) 命令バッファ制御装置
JPH0877143A (ja) ベクトルデータ処理装置
JPS61250754A (ja) 簡易型キヤツシユメモリ
KR890015130A (ko) 마이크로 프로세서
EP0284100A2 (en) Information processor having instruction prefetch function
US5109516A (en) Sequence controller for controlling next operating state with a short sequence
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
JP3366235B2 (ja) データ読み出し制御装置
JPS62154035A (ja) システム開発支援装置
JP2705359B2 (ja) トレース回路
JPH05100903A (ja) アドレストレーサ
KR930016889A (ko) 멀티프로세서 시스템에서의 캐쉬메모리 구현방법
KR910017292A (ko) 마아크로 프로세서(micro processor)

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20020905

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20030924

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20030924

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000