KR100336743B1

KR100336743B1 - 데이터처리회로

Info

Publication number: KR100336743B1
Application number: KR1019980037574A
Authority: KR
Inventors: 황명은
Original assignee: 주식회사 하이닉스반도체
Priority date: 1998-09-11
Filing date: 1998-09-11
Publication date: 2002-09-17
Anticipated expiration: 2018-09-11
Also published as: KR20000019461A

Abstract

본 발명은 데이터 처리 회로에 관한 것으로, 종래 데이터 처리 회로는 메모리로부터 데이터를 읽어오는 동안에는 고속장치인 중앙연산처리부가 상대적인 저속장치인 메모리의 동작에 맞춰 동작하므로, 동작속도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 메모리의 데이터 또는 주변장치의 데이터를 입력받아 특정 프로그램에 따라 연산하여 다시 메모리 또는 주변장치에 연산결과데이터를 출력하도록, 캐쉬메모리와 쓰기버퍼 및 연산부를 포함하는 중앙연산처리장치를 포함하는 데이터 처리 회로에 있어서, 상기 중앙연산처리장치는 상기 상대적인 저속장치인 메모리의 데이터를 저장하고, 그 저장이 완료되면 상기 연산부에 그 저장된 데이터를 연산부로 출력하여, 상대적인 고속장치인 연산부에서 메모리의 데이터가 입력되는 동안 다른 연산을 수행할 수 있도록 하는 읽기버퍼를 더 포함하여 구성함으로써, 메모리의 데이터가 읽기버퍼에 저장되는 동안 다른 주변장치의 데이터를 받아 연산을 수행할 수 있게 되어, 동작속도를 향상시킴과 아울러 장치의 효율성을 향상시키는 효과가 있다.

Description

데이터 처리 회로{PROCESSING CIRCUIT FOR DATA}

본 발명은 데이터 처리 회로에 관한 것으로, 특히 중앙처리장치와 메모리를 포함하는 구조의 데이터 처리 회로에서 메모리의 데이터를 중앙처리장치에서 읽어올 때 버퍼를 사용하여 동작속도를 향상시킨 데이터 처리 회로에 관한 것이다.

일반적으로, 데이터 처리 회로에 포함되는 중앙처리장치는 그 동작속도가 빠르며, 이에 비해 메모리의 동작속도는 느리게 되어, 쓰기버퍼를 사용하여 일단 중앙처리장치의 데이터를 쓰기버퍼에 저장하고, 그 중앙처리장치는 메모리에 데이터를 저장한 것으로 판단한다. 이와 같이 판단된 후에 그 중앙처리장치는 다른 연산을 수행하며, 상기 쓰기버퍼에 저장한 데이터는 메모리에 저장된다. 이와 같은 과정으로, 중앙처리장치를 포함하는 데이터 처리 회로의 동작 일부는 상기 중앙처리장치의 동작속도에 맞춰 동작이 이루어지나, 반대로 메모리에 저장된 데이터를 중앙처리장치에서 읽어올 경우에는 메모리의 데이터가 모두 중앙처리장치에 입력될 때까지 다른 처리를 하지 않고 대기상태에 있게 되며, 이와 같은 종래 데이터 처리 회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 데이터 처리 회로의 블록도로서, 이에 도시한 바와 같이 메모리(2)를 통해 데이터를 입력받아 필요한 연산을 수행하며, 그 연산결과를 다시 버스(BUS)를 통해 상기 메모리(2)에 저장하며, 그 연산결과를 다수의 입출력부(I/01~I/On)를 통해 외부의 주변기기에 인가함으로써, 그 주변기기의 동작을 제어하는 중앙연산처리부(1)로 구성되며, 그 중앙연산처리부(1)는 상기 버스(BUS)와의 인터페이스를 위한 인터페이스부(3)와; 상기 인터페이스부(3)를 통해 입출력되는 데이터를 일시저장하는 캐쉬메모리(4)와; 상기 인터페이스부(3)를 통해 입력된 상기 메모리(2)의 데이터를 저장하고, 특정한 요구가 있을 때 출력하는 읽기버퍼(5)와; 상기 캐쉬메모리(4)와 읽기버퍼(5)를 통해 입력된 데이터를 특정 프로그램에 따라 연산하여 다시 캐쉬메모리(4)를 통해 출력하는 연산부(6)로 구성된다.

이하, 상기와 같은 종래 데이터 처리 회로의 동작을 설명한다.

먼저, 상기 중앙연산처리부(1)내의 연산부(6)는 그 동작속도가 빠르며, 외부의 메모리(2)는 상대적으로 그 동작속도가 느리기 때문에 그 연산부(6)에서 필요한 데이터를 상기 메모리(2)에서 읽어오는 경우, 상기 메모리(2)의 특정 어드레스를 억세스하는 캐쉬메모리(2)의 어드레스신호에 따라 상기 메모리(2)의 데이터는 버스(BUS)와 인터페이스부(3)를 통해 상기 캐쉬메모리(2)를 통해 연산부(6)에 입력된다. 이와 같이 연산에 필요한 데이터가 모두 연산부(6)에 입력될 때까지 상기 연산부(6)는 다른 동작을 수행할 수 없다. 다시말해서, 다수의 입출력부(I/O1~I/On)를 통해 입력되는 데이터를 처리할 수 없는 대기상태가된다.

그 다음, 상기 메모리(2)의 데이터를 모두 입력받은 연산부(6)는 연산을 수행하여 그 결과를 다시 쓰기버퍼(5)를 통해 버스(BUS)로 출력한다. 이때, 상기 언급한 바와 같이 메모리(2)의 동작속도는 상대적으로 느리므로, 연산부(6)는 연산결과데이터를 상기 쓰기버퍼(5)에 쓰는 것으로, 메모리의 특정어드레스에 연산결과데이터를 저장한 것으로 판단하여, 다른 연산동작을 수행한다.

그 다음, 상기 쓰기버퍼(5)에 저장된 연산결과데이터는 입출력부(I/O1~I/On)를 통해 외부로 출력되거나, 상기 메모리(2)의 특정 어드레스에 저장된다.

이와 같이 연산결과를 메모리(2)에 저장하는 경우, 중앙연산처리부(1)는 쓰기버퍼(5)를 두어 동작속도가 다른 두 장치의 시간적차이를 극복하여 고속동작을 꾀하였다.

그러나, 상기와 같은 종래 데이터 처리 회로는 메모리로부터 데이터를 읽어오는 동안에는 고속장치인 중앙연산처리부가 상대적인 저속장치인 메모리의 동작에맞춰 동작하므로, 동작속도가 감소하는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 읽기동작에서도 중앙연산처리부가 메모리의 데이터가 모두 입력되는 것을 기다리지않고, 그 메모리의 데이터가 모두 입력될 때까지 다른 연산동작을 수행할 수 있는 데이터 처리 회로를 제공함에 그 목적이 있다.

도1은 종래 데이터 처리 회로도.

도2는 본 발명 데이터 처리 회로도.

***도면의 주요 부분에 대한 부호의 설명***

1:중앙연산처리부 2:메모리

3:인터페이스부 4:캐쉬메모리

5:쓰기버퍼 6:연산부

7:읽기버퍼

상기와 같은 목적은 메모리의 데이터 또는 주변장치의 데이터를 입력받아 특정 프로그램에 따라 연산하여 다시 메모리 또는 주변장치에 연산결과데이터를 출력하도록, 캐쉬메모리와 쓰기버퍼 및 연산부를 포함하는 중앙연산처리장치를 포함하는 데이터 처리 회로에 있어서, 상기 중앙연산처리장치는 상기 상대적인 저속장치인 메모리의 데이터를 저장하고, 그 저장이 완료되면 상기 연산부에 그 저장된 데이터를 연산부로 출력하여, 상대적인 고속장치인 연산부에서 메모리의 데이터가 입력되는 동안 다른 연산을 수행할 수 있도록 하는 읽기버퍼를 더 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 본 발명 데이터 처리 회로의 블록도로서, 이에 도시한 바와 같이 도1에 도시한 종래의 기술구성에서, 중앙연산처리부(1)내에 메모리(2)의 데이터가 모두 입력될 때까지 저장하는 읽기버퍼(7)를 더 포함하여 구성된다.

이하, 상기와 같은 본 발명 데이터 처리 회로의 동작을 설명한다.

먼저, 연산부(6)의 요구에 따라 메모리(2)의 특정어드레스에 저장된 데이터가 버스(BUS)를 통해 출력되면, 이는 인터페이스부(3)를 통해 상기 읽기버퍼(7)에 저장된다. 이때, 연산부(6)는 그 상대적으로 저속동작을 하는 메모리(2)의 데이터가 상기 읽기버퍼(7)에 저장되는 동안 다른 주변장치의 데이터를 입력받아 처리함이 가능하다.

그 다음, 상기 읽기버퍼(7)에 필요한 메모리(2)의 데이터가 모두 저장되면, 그 데이터는 연산부(6)에 입력되어 연산되며, 이 연산의 결과인 연산결과데이터는 쓰기버퍼(5)에 저장되고, 종래와 동일하게 그 연산부(6)는 쓰기버퍼(5)에 연산결과데이터가 저장되면, 메모리(2)에 저장된 것으로 인식하여 다른 연산을 수행하며, 쓰기버퍼(5)에 저장된 연산결과데이터는 저속동작을 하는 메모리(2)에 저장된다.

상기한 바와 같이 본 발명 데이터 처리 회로는 읽기버퍼를 두어 상대적으로 저속동작을 하는 메모리로부터 데이터를 읽어오는 경우에 그 메모리의 데이터가 읽기버퍼에 저장되는 동안 다른 주변장치의 데이터를 받아 연산을 수행할 수 있게 되어, 동작속도를 향상시킴과 아울러 장치의 효율성을 향상시키는 효과가 있다.

Claims

메모리의 데이터 또는 주변장치의 데이터를 입력받아 특정 프로그램에 따라 연산하여 다시 메모리 또는 주변장치에 연산결과 데이터를 출력하도록, 캐쉬메모리와 쓰기버퍼 및 연산부를 포함하는 중앙연산처리장치로 이루어지는 데이터 처리 회로에 있어서, 상기 중앙연산처리장치는 연산부에서 메모리의 데이터를 읽어들일 때 상대적으로 저속장치인 메모리의 데이터를 저장하고, 그 저장이 완료되면 상기 연산부에 그 저장된 데이터를 연산부로 출력하여, 상대적인 고속장치인 연산부에서 메모리의 데이터가 입력되는 동안 다른 연산을 수행할 수 있도록 하는 읽기버퍼를 더 포함하여 된 것을 특징으로 하는 데이터 처리 회로.