[go: up one dir, main page]

KR830001453B1 - 서브스트 레이트와 용량 결합된 부동 게이트의 earom기억 소자 - Google Patents

서브스트 레이트와 용량 결합된 부동 게이트의 earom기억 소자 Download PDF

Info

Publication number
KR830001453B1
KR830001453B1 KR1019800000255A KR800000255A KR830001453B1 KR 830001453 B1 KR830001453 B1 KR 830001453B1 KR 1019800000255 A KR1019800000255 A KR 1019800000255A KR 800000255 A KR800000255 A KR 800000255A KR 830001453 B1 KR830001453 B1 KR 830001453B1
Authority
KR
South Korea
Prior art keywords
floating gate
electrode
gate
potential
bias electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019800000255A
Other languages
English (en)
Other versions
KR830002397A (ko
Inventor
티이 심코우 리챠아드
Original Assignee
자이코 인코포레이팃드
월리스 에드워드 쵼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자이코 인코포레이팃드, 월리스 에드워드 쵼 filed Critical 자이코 인코포레이팃드
Publication of KR830002397A publication Critical patent/KR830002397A/ko
Application granted granted Critical
Publication of KR830001453B1 publication Critical patent/KR830001453B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

서브스트 레이트와 용량 결합된 부동 게이트의 EAROM기억 소자
제1도는 본 발명에 의한 전기적으로 프로그래밍이되는 비소멸성 반도체 부동 게이트 기억 소자의 평면도.
제2도는 제1도의 선 2-2를 따라 취한 측단면도.
제3도는 제1도의 실시예에 있어서의 자체 조절회로 부분의 단면의 회로적 개략도로서 바이어스 전극, 부동 게이트 및 "지우기/쓰기" 전극의 회로 요소를 포함시킨 개략도.
제4도는 몇가지 도우핑 농도에 대한 부동 게이트와 바이어스 전극 사이의 전위차의 함수로서 변하는 자체 조절 용량의 변화도.
제5도는 측방향 터널링(tunneling) 전극구조를 가진 전기적으로 프로그래밍이되는 비소멸성 부동 게이트 기억 세편의 다른 실시예를 예시한 평면도.
제6도는 제5도의 실시예의 측단면도.
본 발명은 EAROM(Electrically Alterable Read Only Memory)의 반도체 기억소자 및 방법에 관한 것으로, 특히 부동 게이트(淨動); floating gate)에 대한 전자주입이 향상되도록 서브스트레이트(substrate)와 결합된 새로운 비 소멸성 MOS(metal-oxide-semiconductor) 부동 게이트 기억소자에 관한 것이다.
데이터 처리시스템에 있어서 정보를 저장하기 위한 기억소자와 그 방법은 극히 중요성을 가지고 있다. 반도체 소자 제조 기술에 있어서 오랜동안의 문제점으로서는 종래의 대부분의 반도체 기억소자가 전원 공급이 중단되면 기억내용을 상실하게 된다는 것이다. 반도체 기억소자에 비소멸성을 주기위해 여러가지 구조가 제안되거나 실제로 창안되기도 하여왔다. 그러나 장치의 사용 수명동안 반복되는 "지우기-쓰기" 주기의 회수와 기억소자에 의한 데이터의 보존시간 및 저장된 데이터의 내용을 쉽게
그러나 MOS부동 게이트 구조를 채용한 소자는 비소멸성 기억소자로서 아직도 널리 사용되고 있다. 이러한 소자는 서브스트레이트와 전기적으로 절연된 전도성 물질로 된 부동 게이트를 사용하는데 이 게이트는 서브스트레이트와 용량결합(容量結合)이 되어있으므로 부동 게이트의 하전상태를 감지하는 MOS트랜지스터를 형성하게된다. 부동 게이트의 전하의 존재여부에 따라 이 MOS트랜지스터는 전도상태(ON) 또는 비전도상태(OFF)로 있게되어 이진수 "1" 또는 이진수 "0"을 저장하게 된다. 부
어밸런치 항복(Avalanche breakdown)에 의해 생성되는 전자(hot electron)를 이용하거나 터널링 메카니즘을 사용하여 부동 게이트에 전하를 주입할 수 있다.
일단 전하가 부동 게이트에 주입되면 부동 게이트의 전하의 방전을 막는 장벽으로 작용하는 절연물질에 의해 부동게이트가 완전히 둘러싸여 있기 때문에 게이트에 전하가 영구히 잔존하게된다. 또, 방사선(자외선, X선)에 노출시키든가 또는 어밸런치 주입(Avalanche injection) 및 터널링 효과에 의해 부동 게이트로 부터 전하를 제거할 수 있다.
부동 게이트와 서브스트레이트 사이의 전하 이동에는 여러가지 방법이 널리 사용되고 있다(Frohmann-Bentckowsky) "완전 디코우드된 2048-비트 전기프로그램식 MOS-ROM", 1971년 IEEE 고체회로 국제회의의 다이제스트, pp.80-81 및 미국 특허 제3,660,819호, 제3,996,657호, 제4,037,242호 참조).
그러나 부동 게이트에 전하를 주입하는데 있어(이를 프로그래밍이라 함) 프로그래밍 전류 중 극히 일부만이 비교적 두꺼운 산화막(예 : 1000Å)을 통해 흘러서 활성화되어 부동 게이트에 도달하기 때문에 이러한 소자의 부동 게이트에 전자를 주입하는 동안 고전류를 흘려야만 한다.
또 다른 방법으로는 두께가 정확히 50-200Å의 범위에 있는 극히 얇은 산화막을 사용하여 서브스트레이트에 있는 프로그래밍 단자와 부동 게이트를 분리시키는 것이있다(E. Harari, "256-비트 비소멸성 정지형 RAM", 1978년 IEEE 고체회로 국제회의 다이제스트, pp.108-109 및 미국특허 제3,500,142호 참조). 그러나 정확한 두께와 전기적 특성을 갖는 이러한 극히 얇은 산화막을 생산성이 높게 대량 생산한다는 것은 어려운 일이다.
포리실리콘의 다층(多層) 구조사이의 향상된 터널링을 비소멸성 소자에 사용할 수 있는데 이러한 터널링효과가 향상된 각종 반도체소자가 제안되고 있다. (D.Maria 및 kerr, "다결정질 실리콘으로부터 성장시킨 산화물의 계면효과 및 고전도성", Applied physics Letters, pp.505-507, 1975년 11월 : Andersen 및 kerr, "다결정실리콘 중에서 성장시킨 산화물의 전도성의 표면돌기 메카니즘에 대한 증거", J.Appliedphysics, pp.4834-4836, 제48권, 제11호, 1977년 11월 : 미국특허 제4,099,196호 : Berenga 등, "E2-PROM TV 합성장치", 1978년 IEEE 고체회로 국제회의, pp.196-197참조). 이러한 향상된 터널링으로 인하여 두께가 비교적 두꺼운 산화막에 대해서도 종래의 프로그래밍 전압을 사용할 수 있다.
그러나 이러한 비소멸성 반도체 기억장치도 여러가지 결점과 제한을 받고 있으므로 부동게이트 반도체소자를 개선할 필요가 있는 것이다. 이러한 소자에서는 전하의 주입/제거과정에서 소자를 파괴시킬 수 있는 여러가지 효과가 수반된다. 절연물질을 통해 부동게이트로 흐르는 높은 밀도의 전류는 소자의 수명을 단축시킨다는 것은 공지의 사실이다. 실제적인 효과중에서 한가지로는 부동 게이트에 대한 전하주입 및 전하제거 조작 횟수, 즉 "주기"를 제한하는 것이다. 총 주기 및 전하 보존수명은 장
따라서 본 발명의 목적은 기억 내용을 전기적으로 바꿀 수 있는 EAROM 기억 소자에 있어서 서브스트레이트와 부동 게이트를 결합시켜 부동 게이트방식을 개량함과 아울러 소자의 수명을 향상시키기 위해 산화막을 통과하는 순간 전류를 억제하면 변형시키는 방법과 장치를 제시함에 있다. 본 발명을 첨부된 도면에 따라 상술하기로 한다.
넓은 범위에서 보면 본 발명은 부동 게이트에 공급되는 프로그래밍 전류를 제한하여 기억소자의 사이클수를 향상시키도록 사용한 자동 자체조절 구조를 가진 부동 게이트식 EAROM 비소멸성 반도체 기억소자에 관한 것이다. 또한 본 발명은 이러한 소자의 부동게이트를 하전시키고 방전시키는 방법도 다루고있다.
본 발명에 의한 소자는 n형 또는 P형 불순물로 도우핑(doping)된 단결정 반도체 서브스트레이트와 이 서브스트레이트위의 전기적으로 절연된 부동게이트도체로 구성되어 있다. 또한 본 소자는 부동게이트에 전자를 주입시켜 부동게이트에(-) 전위를 주는 전자 주입수단과 부동 게이트로부터 전자를 제거하여 부동 게이트에(-) 전위보다 큰(+) 전위를 주는 전자제거수단과, 부동 게이트에 용량결합되어있는, 서브스트레이트와는 다른 불순물 타입으로 도우핑된 서브스트레이트 내의 전기적으로 절연된 바이어스 전극과 부동 게이트의 전위상태를 검지하는 수단으로 구성되어있다.
이들 요소들을 결합시켜 자동적으로 자체조절이되는 회로계통을 구성하므로서 다음에 상술하는 바와같이 소자의 사용 사이클수를 향상시킬 수 있다.
앞서 말한 바와 같이 본 소자는 n형 또는 P형 불순물로 도우핑된 단결정 서브스트레이트로 구성되어 있으므로 P형 단결정 실리콘 웨이퍼가 적합한 서브스트레이트이지만 사파이어같은 단결정 유전체 기판위에 형성시킨 단결정의 n형 또는 P형 실리콘 에피택시(epitaxy)층이나, n형 실리콘 웨이퍼 및 기타 반도체 물질도 본 발명의 용도에 따라 사용할 수도 있다.
또한 본 발명에 의한 소자는 서브스트레이트위에 전기적으로 절연된 전도체인 최소한 한개의 부동게이트로 구성되어있다. 부동게이트 도체는 고온에서 성장시킨 SiO2같은 절연체로 완전히 둘러싸인 폴리실리콘(polysilicon)이다.
부동게이트는 현재 기술로 쉽게 만들 수 있는 약 500-15000Å정도 두께로 성장된 SiO2유전막에 의해 서브스트레이트로부터 절연된다. 부동게이트의 반도체 서브스트레이트 반대편 상부표면은 바늘모양의 돌기가 매우 많도록 만들어진다. Fowler-Nordheim 터널방출 효과 및 다른 효과로 인해 약 30볼트 정도 이하의 비교적 저전압에서도 이들 돌기로 부터 겹쳐져있는 제거전극(이것 역시 폴리 실리콘으로 만듬)쪽으로 전자 방출이 일어난다.
부동게이트로 전하를 주입시키는 수단 역시 폴리실리콘으로서 그 일부가 부동 게이트 밑에 깔려있는 프로그램 제어 전극으로 구성되어 있다. 프로그램 제어전극의 상부표면도 마찬가지로 수많은 돌기를 만들어 주어 프로그램 제어전극으로 부터 부동 게이트로 주입되는 전자 방출이 프로그램 제어전극과 부동 게이트간의 전위차가 30볼트 정도 이하인 비교적 낮은 전압에서도 일어나게 한다.
또한 부동게이트에 축적된 전하를 감지하는 수단이 구성되어야 하는데 이는 부동 게이트의 일부가 같은 서브스트레이트상에 있는 감지트랜지스터의 게이트를 형성하도록 하여 구성한다. 이렇게하면 만일 부동게이트에 전자가 존재할 경우에는 n채널 감지트랜지스터는 OF상태가 된다. 전자가 부동게이트로 부터 제거되면 전위는 (+)가 되고 n채널 감지 트랜지스터는 ON상태가 된다. 부동게이트 감지트랜지스터의 ON또는 OFF 상태는 부동 게이트의 전하의 존재여부를 감지하게 되므로 이것이 기억소자의 기본이 된다.
본 소자에 있어서 중요한 요소는 부동 게이트에 인접한 서브스트 레이트표면에 서브스트레이트와는 다른 불순물로 도우핑된 전기적으로 절연 또는 전도가 되는 바이어스 전극이다. 바이어스 전극은 일부가 산화막에 의해 절연된 "지우기/쓰기" 전극밑에 오도록하여 부동 게이트와 "지우기/쓰기" 전극 둘의 밑에 오도록 한다.
바이어스 전극은 서브스트레이트와 다른 불순물로 도우핑 되어 있으므로 역방향으로 바이어스된 pn접합에 의하여 서브스트레이트와 격리되는데 이렇게 격리시키는 수단이 본 소자에 포함되어 있어야 한다.
바이어스 전극의 근본 기능은 용량 결합에 의하여 부동게이트에 전자 주입과정(즉, 쓰기 사이클도중)과 전자방출도중(즉, 지우기 사이클 도중)에 부동게이트를 적절히 바이어스시키는 것이다. 바이어스 게이트 전위를 제어하는 방식은 몇가지가 있다. 바이어스 전극전위는 트랜지스터와 같은 스위칭 회로 소자를 사용하여 제어가능한데, 즉 트랜지스터가 ON될때 바이어스 전극을 일정한 기준전압으로 연결시키는 본 소자내의 같은 서브스트레이트에 있는 트랜지스터를 사용할 수도 있다.
스위칭 소자(예 : 스위칭 트랜지스터)가 OFF되면 부동 게이트 아래에 있는 프로그래밍전극에 대하여 바이어스전극은 충분히(+)전위로 되며 이때 전자는 프로그래밍 전극으로부터부동게이트로 이동(tunneling)을 하게되어 부동게이트가 상대적으로 (-)전위가 되게하므로서 부동게이트 전위를 변화시키게 된다. 부동 게이트전위가 전자로 인하여(-)로 변화되는 것은 MOS트랜지스터 같은 적당한 감지요소로 감지할 수 있다. 마찬가지로 "지우기/쓰기" 전극은 부동게이트의 일부분과 절연상태로 중첩되어 있
기억소자에 있어서 자동조절 보상회로의 특징은 부동 게이트와 바이어스전극 및 서브스트레이트 아래에 있는 영역에서 물리적으로 형성되어서 전자가 프로그램 게이트로 부터 부동 게이트로 이동하는 쓰기 조작도중 부동 게이트로 전류펄스를 형성하게하는 것이다. 이러한 회로특성이 있으므로 부동게이트와 프로그래밍 게이트의 돌기사이의 산화물에 걸리는 스트레이스가 극소화된다. 그러나 상당한 작동사이클이 반복되면 산화물내에 축적되어있는 전하로 인하여 부동 게이트에 쓰기 조작을 할때 큰 스트레스가
이 회로는 필요에 따라 추가로 스트레이스를 주어서 자동적으로 이런 상태를 조절한다. 본 발명은 부동 게이트에 최소 스트레스를 주고, 본 발명에 의한 소자의 사용 사이클수를 연장시킴에 있어서 주요 요소인 축적된 전하를 보상하기 위한 추가의 스트레스를 주며 또 전류펄스를 만드는 것의 조합이다. 더군다나 이러한 모든 특징은 바이어스 전극의 반도체 전기특성을 이용하고 이 전극을 서브스트레이트 표면에 만들었기 때문에 고 집적도로서 만들어져 있다. 이러한 점에 있어서 전기적으로 절연된 상태에서
본 발명에 의한 전기적으로 기억내용을 바꿀 수 있는 반도체 소자(10)의 실시예가 제1도와 제2도에 예시되어 있다. 소자(10)은 n채널 MOS소자이지만 P채널 소자와 같은 다른 소자도 사용할 수 있고 또한 본 명세서에도 나와있다.
제1도와 제2도에 예시한 바와 같이 기억소자의 구조는 단결정 P형 실리콘 서브스트레이트(11) 위에 구성되어 있는데 서브스트레이트(11)의 억셉터(acceptor) 도우핑 농도는s1×1014에서 1×1016/cm3의 범위로 한다. 전기적으로 절연된 폴리실리콘 부동 게이트(12)가 서브스트레이트에 인접하여 있는데 이는 서브 스트레이트(11) 내의 바이어스전극(13)에 용량결합되어 있다. 서브스트레이트(11)와는 다른 불순물로 도우핑된 바이어스 전극(13)이 서브스트레이트(11)에 구성되어 있는데 본 실시예에서는 n형 불순 물 농도를 1×1017/cm3로 하였다.
확산(diffusion)이나 이온주입법(ion implantation) 등을 사용하여 바이어스 전극(13)을 만들며, 본 실시예에서는 주입농도(dose)1×1012-1×1012-115/cm2의 n형 불순물의 이온주입으로 약 1마이크로 정도의 두께가 되게한다. 전극전위 스위칭장치(14)를 구조중에 구성하여 바이어스 전극(13)에 소정치의 전위를 공급하고 또 바이어스전극을 전기절연시키도록 한다.
수단(15)도 마찬가지로 구성하여 부동게이트(12)에 전자를 주 입할수 있게하고, 수단(16)을 구성하여 부동게이트(12)로 부터 전자를 제거할 수 있게함과 아울러 수단(17)를 구성하여 부동게이트(12)의 하전상태를 감지하도록 한다.
서브스트레이트(11)와 바이어스전극(13)은 전극(13)을 바이어스시키고 또 절연시키는 수단(14)를 형성하는 폴리실리콘 전극, 전자주입 수단(15) 및 부동 게이트전자 방출유도수단(16)을 형성하는 기타 폴리실리콘 전극과 두께가 약 1000Å이 되는 고온에서 성장시킨 유전산화막(18)에 의하여 격리되어 있다. 이점에 있어서 단결정 서브스트레이트(11) 내의 바이어스전극(13)을 전기절연시키며 또 바이어스시키는 수단(14)은 바이어스 전극(13), 중간부분(27)과 바이어스 전극(13)과 같은 종류의 불순물로 도우핑된 바이어스 전위 공급선(26)으로 이루어진 선택 스위칭 MOS 트랜지스터(24)으로 구성되어 있으며. 이때 폴리 실리콘 MOS 선택게이트전극(28)에 의해 바이어스 전극(13)과 바이어스전위공급선(26) 사이에 있는 P형 서브스트 레이트부분(27)의 전도도를 제어하도록 한다. 통상의 제조방법으로 서브스트레이트에 바이어스 전위공급선을 확산시키거나 이온 주입하여 만드는데, 높은 전도도를 가지기 위해서 비교적 높은 도우핑농도를 가지게하여야 한다. 바이어스전극 스위칭 트랜지스터(24)의 선택게이트와 서브스트레이트(27) 사이의 산화막의 두께와 서
마찬가지로 부동게이트(12), 전자주입수단(15) 및 전자제거수단(16)은 차례대로 폴리실리콘층을 침착시키고(deposition). 부식시킨 후 산화시켜 제1도와 제2도에 예시된 바와 같은 소요의 구조를 형성하도록 한다. 도면에서 세개의 차례대로 만들어진 폴리실리콘 층(50,52,54)이 도시되어 있다. 세단계 폴리실시콘층 가운데 어느것이라도 바이어스 전극 선택게이트전극(28)이 되도록 할 수 있는데, 도면에서는 첫번째층(50)에 의해 형성되도록 하고 있다.
프로그램 게이트전극(30) 형태의 전자주입수단(15)은 마찬가지로 첫번째 폴리실리콘층(50)으로 만드는데, 이 폴리층은 서브스트레이트(11)의 산화에 의해 생성될 산화실리콘 유전막위에 침착(deposit)시킨 것이다. 첫번째 폴리실리콘층(50)을 약 1000℃정도에서 산화시켜 표면돌기(34)를 형성시킨다. 두번째 폴리실리콘층(52)에 대해서도 마찬가지방법으로 부동게이트(12)에 돌기를 만든다.
이 처리의 목적은 제2도에서 톱니로 나타낸 바와 같이 프로그래밍 게이트전극과 부동게이트의 상부표면(36,40)위에 돌기(34)를 형성하려는 것이다. 돌기는 표면에서 많은 수가(예 : 1cm2당 5×109개의 돌기를 가진 면적밀도) 형성된다. 돌기중 대다수는 바닥폭보다 큰 평균높이를 가진다.(예 : 바다폭은 약 450Å이고 높이는 약 750Å). 돌기끝은 극히작은 반경을 가진 만곡부이기 때문에 비교적 작은 평균전계의 세기(field strength)에서도 높은 국부강도를 가지게하므로 터널링에 필요한 평균전계의 세기를 감소시키게 된다. 이들 강한 국부 전계는 비교적 두꺼운 산화막으로 전자를 주입하기에 충분 반면(터널링 목적을 위해서 광의로 "터널링(tunneling)"이란 용어를 사용한 것임) 산화막에는 비교적 낮은 전압차를 가하게 된다. 표면돌기가 부족한 평평한 표면에 있어서는 저전압에서는 두꺼운 산화막속으로 전자가 주입되지 않는다.
조건과 크기에 따라 적절한 표면돌기(34)를 만들수 있으면, 이것은 위와 같은 특정한 예에 한정되는 것은 아니다. 보통 게이트(12) 위에 3차 폴리실리콘층(54)을 형성시켜(이것은 2차 부동게이트 폴리실이콘층(52)의 산화후에함) "지우기/쓰기" 전극(32)을 형성시키는데, 이것은 부동게이트(12)의 표면위의 돌기와 더불어 부동 게이트로 부터 전자를 제거하는 수단(16)을 구성한다.
각 폴리실리콘층(50,52,54)를 격리시키고 절연시키는 산화막(18,20,21,22,23)은 고온 산화막 성장과 같은 공지의 방법으로 만든다. 마찬가지로 폴리실리콘막(50,52,54)의 레이아우트(layout) 패턴은 공지의 반도체 사진평판법(photolithography)에 의해 만든다. 부동게이트(12)와 프로그래밍전극 사이의 중첩부분(44)은 전자가 분리산화막(22)을 통하여 프로그래밍 게이트로부터 부동게이트로 주입되는 부분이다. 프로그래밍 전극(30)에 대해(+)의 전위를 부동게이트(12)에 적절히 바이어스 시켜주면 전자는 프로그래밍전극(30)으로부터 부동게이트(12)로 이동한다. 돌기(34)에 의해 향상된 터널링에 의해 전자는 돌기로부터 산화 막(22)로 주입되어 부동게이트(12)의 (+)전위에 의해 부동게이트(12)에 도달할 때까지 이동한다. 바이어스 전압이 부동게이트(12)에 도달한 전자는 격리 산화막의 에너지 장벽을 넘어설 정도의 에너지 없으므로 부동게이트에 전자가 모이게된다. 이 전자는 외부 에너지에 의해 제거되지 않는한 부동게이트에 무한정 머물러 있게된다.
평평한 하부표면을 가지며, 돌기밀도가 큰 부동게이트 표면 일부에 산화실리콘과 같은 적절한 유전체로 격리되어 겹쳐진 폴리실리콘 층인 "지우기/쓰기" 전극을 이용하여 부동게이트로 부터 전자를 제거할 수 있다. 부동게이트에 대하여 충분히 높은(+)전위로 "지우기/쓰기" 게이트를 적절히 바이어스 시켜주면 전자는 부동게이트의 상부표면에 있는 돌기로부터 "지우기/쓰기" 게이트로 이동하게 된다. 이와 같이해서 부동게이트에 상대적으로 (+)인 전하를 갖게한다(n채널 감지 소
본 실시예에 있어서는 이들 산화막(22,23)의 두께는 약 1000Å 정도이므로 신빙성이 있고 재 현성이 있는 방법으로 쉽게 제조할 수 있다. 그러나 본 발명에서는 적정값으로 산화 실리콘 유전체의 두께를 1000Å으로 하였지만 제조공정의 개선에 따라 최적 두께가 바뀔수 있다.
도면에 도시된 바와같이 수단(17)은 부동게이트(12)의 전위를 감지하도록 하는데, 제1도에 도시된 바와같이 부동 게이트(12)의 일부(19)가 바이어스전극(13)을 벗어나서 MOS 감지트랜지스터(56)의 게이트 전극을 형성하는데, 이 지랜트스터(56)는 P형 서브스트레이트의 중간부분으로 분리된 n형 소오스와 드레인(58,60)으로 구성되어 있고 중간부분의 전도도는 부동게이트의 전하에 의해 제어된다.
소자(10)의 동작에 있어서, 부동게이트(12)에 과잉의 전자가 축적되어 전압이 강하되면[(-)로] 옆에 있는 감지트랜지스터(56)를 OFF시키며, 또 전자를 제거하여 부동게이트를 상대적으로 (+)로 만들어 전압상승을 시켜주면 옆에있는 트랜지스터(56)이 on된다. 게이트가 부동게이트(12)의 일부로 형성된 감지트랜지스터의 정확한 배치관계는 중요하지 않으므로 여러가지 변화를 줄 수 있다.
감지 트랜지스터(56)의 ON 또는 OFF 특성은 소자(10)의 부동 게이트(12)의 기억상태를 감지하는 기초가 된다. 동게이트(12)의 기억상태는 게이트쪽으로 전자를 쓰거나(프로그래밍), 게이트로부터 전자를 제거함(지우기)으로서 변화된다.
조작에 있어서 "지우기/쓰기" 전극(32)과 부동게이트(12)는 서브스트레이트(11)의 바이어스전극(13)과 상당한 상호용량관계를 가진다. 이러한 점에 있어서 여기서 알아두어야 할 것은 "지우기/쓰기" 전극(32)은 바이어스 전극(13)의 일부와 중첩되는데, 중첩면적과 산화막의 두께에 의해 용량이 결정되는 결합 용량 CC3를 형성시킨다는 것이다.
마찬가지로 부동게이트(12)도 바이어스 전극(13)과 중첩되어 바이어스 전극(13)에 대한 부동게이트(12)의 전위차, 바이어스 전극(13)의 도우핑 농도N, 중첩면적과 산화막의 두께에 의해 용량이 결정되는 결합용량 CC2를 형성시킨다. 이 회로요소들은 제3도에 예시되어 있다. 부동게이트(12)와 바이어스전극(13)사이의 용량성 중첩부분에 있어서 전압가변 용량(CC2)의 특성으로 인해 자체조절 보상회로 요소가 구성된다.
소자(10)의 쓰기(프로그래밍)에 있어서는 프로그래밍전극(30)으로 부터 부동게이트(12)로 과잉의 전자가 주입된다. 부동게이트(12)에 과잉의 전자주입을 하기위한 프로그래밍 사이클을 실시하자면 프로그래밍 전극(30)으로 부터 부동 게이트(12)로 전자의 터널전류 펄스가 흐르도록 한다. 부동게이트(12)를 프로그래밍 전극(30)에 대해 충분히(+) 전위로 상승시켜주면 중첩부분(44)에서 이러한 터널링이 일어난다.
부동게이트(12)의 상대전위를 상승시킬 때는 "지우기/쓰기" 전극(32) 부동게이트(12) 및 바이어스전극(13) 사이의 용량결합을 이용한다.
쓰기 사이클을 실시하자면 선택게이트 전극(28)에 가해진 적절한 전위 Von 만큼 서브스트레이트(11)전압보다 (+)인 기준전압으로 바이어스전극(13)이 연결되도록 스위칭 트랜지스터(24)가 도통되어 바이어스전극(13)이 전압원(26)의 전위와 거의 평형이 되게함과 아울러 역 바이어스된 p-n 접합작용에 의해 바이어스 전극(13)과 서브스트레이트가 전기 절연되게 하여야한다. 이때 프로그래밍 전극(30)은 일정한 기준전압에 있게한다. 선택 스위칭 트랜지스터(24)는 게이트전극(28)에 적절한 전위(Voff)를 가하므로
바이어스 전극(13)에 프로그래밍전극(30)에 대하여 충분히 높은 전압에 도달하게되면 전자는 프로그래밍전극에서 부터 부동게이트(12)로 이동한다. 본 실시예에 있어서 프로그래밍전극(30)과 전압원(26)은 어떤 DC 전압(Vss)에 있게되는데, 이 전압은 보통 접지 전위(0볼트)이다. 서브스트 레이트전압(VBB)는 VSS보다 작은(-) DC전압에 고정되어있는데, VBB는 약-2 내지 -5볼트 정도의 범위에 있게된다.
구체적으로 바이어스전극(13)을 전압원(26)의 전위(VSS)로 평형이 되게하는 충분한 시간동안 선택게이트전극(28)에 OFF위치(0볼트)에서 ON위치(약 2-5볼트 정도까지)로 변화하는 펄스를 가해주어서 쓰기 사이클이 시작된다. 본 실시예에서는 약 10ns(naon second)가 소요된다. 이렇게하고나면 선택게이트 스위칭 트랜지스터(24)는 OFF되어 바이어스 전극(13)은 부동상태, 즉 전위(VSS)에 의한 역바이어스에 따라 (-n 접합작용에 의해 서브스트레이트(11)와 격리된다.
"지우기/쓰기" 전극(32)는 바이어스전극(13)이 평행이되는 동안 전위 VSS로 유지된다. 그 다음에 "지우기/쓰기" 전극(32)는 약 25볼트 정도의 쓰기전위 VD까지 상승하게되며 이 전위는 용량 CC3를 경유하여 부동바이어스전극(13)으로, 용량 CC2를 경유하여 부동 게이트(12)로 분배된다. 외부 또는 같은 칩(chip)에 있는 전원장치로부터 적당한 연결을 하여 각종작동, 제어 및 감지전위가 같은 칩상에서 발생되도록 할 수도 있다. 소자(10)은 개별기억 요
본 실시예에서 CC2는 CC3와 거의 같다.
예시된 소자(10)는 프로그래밍전극(30)으로 부터 부동게이트(12)로 전자의 프로그래밍도중 자체조절 스트레스 보상을 한다. 만일 바이어스전극의 도우핑 농도가 극히 높으면(예 : 약 1018원자 /cm3) 용량 CC2는 바이어스전극(13)과 부동게이트(12)를 경유하여 "지우기/쓰기" 전극(32)과 프로그래밍전극(30)으로 가해지는 전위에 대해서는 금속과 같이 전위에 관계없는 용량판과 같이 작용한다. 그러나 바이어스전극(13)의 도우핑 농도를 적절히 제어하면 용량-전위 상호작용 효과는 일정한 방식으로 가변되어 장치의 수명을 연장시킬 수 있게된다.
바이어스전극(13)과 부동게이트(12) 사이의 용량 CC2는 전압에 의존하게되고 또한 프로그래밍전극(30)으로 부터 이동된 전하는 부동게이트(12)의 전위에 영향을 주므로 이러한 가변 용량은 자체조절 및 보상 방식으로 터널링 전류를 변형 및 제한하도록 이용할 수 있다. 이러한 부동게이트 터널링 펄스전류의 변형을 사용하여 소자의 사이클 회수를 늘릴 수 있다. 마찬가지 방법으로 소자를 사용함에 따라 노후화되면 터널링 전극 사이에 큰 전계 스트레스를 효과적으로 가할 수 있는 보상방법을 강구한
이러한 자체 보상 특징은 서브스트레이트(11)과는 다른 형의 불순물로 도우핑된 전기절연된 부동 바이어스전극(13)의 특수한 물리적인 특성을 이용한 것이다. 전압원 Vss와 단절되어 바이어스전극(13)이 부동상태가 되면 서브스트레이트, 부동게이트 및 기타 전극과 전기절연된 격리 영역이 역바이어스된 Pn접합에 의해 서브스트 레이트에 형성된다. 부동게이트와 바이어스전극 사이의 용량 CC2는 주로 중간 절연막의 두께, 유전상수, 바이어스 전극 부분의 도우핑 농도 및 소자내의
이것으로 인하여 터널링전극 사이의 전체적인 구동 전압의 강하가 일어나는데, 그 이유는 부동게이트와 바이어스 전극간의 유효결합 용량이 감소되기 때문이다. 이러한 영향은 프로그래밍 전극으로 부터 부동게이트로 흐르는 최대전류를 변형시키고 제어하며 또 제한하는 것이 된다. 산화막을 통과하는 터널링 전류를 제어하면 총 사이클수를 향상시키는 것이되므로 성능이 훨씬 개선된다.
앞서 설명한 바와 같이 부동게이트로 터널링이 일단 일어나면 부동게이트(12)의 전위는 부동되어 있는 바이어스전극(13)에 대하여 점차(-)가 되며 이것으로 인하여 용량 CC2가 감소하게된다.
제3도에 예시한 바와 같이 부동게이트(12)의 전위가 바이어스 전극 표면의 내부의 부분(12B)의 전위보다 낮을때는 공핍영격(depletion region)(12A)이 생겨서 부동게이트와 바이어스전극 사이의 결합 용량인 CC2를 감소시키게 된다. 부분(12B)는 용량 CC2및 CC3사이를 전선처럼, 아니면 공통 연결시키는 점이 라고 볼 수 있다. 마찬가지로 부분(12C)와 (12D)는 서브스트레이트(11)와 바이어스 (전극(13)사이의 역 바어어스된 Pn접합의 공핍영역이다. 이들 공핍효과는 부동게이트(12)의 전위가 바이어스전극(13)의 전위보다 낮을 때 나타나는 것으로서 부동게이트와 바이어스전극 용량 CC2를 감소시킨다. 공핍영역에 의한 전극의 가변 용량은 전극과 서브스트레이트 사이의 전위에 대한 함수로 나타낼수 있으며〔Boyl 및 Smith(1970), "전하 결합식 반도체장치", Bell System Technical Journal 제49권, pp.587~593참조〕본 실시예에서는 바이어스전극(13)에 대한 부동게이트(12) 사이의 가변 용량 CC2를 다음과 같이 나타낼 수 있다.
Figure kpo00001
위의 식에서 Co는 최대 커패시턴스 값으로서 다음식으로 주어지는 부동게이트(12)의 인접표면 사이에 형성되는 커패시터의 1cm2당 값이다.
Figure kpo00002
위의 식에서
Figure kpo00003
: 부동게이트(12)와 바이어스 전극(13) 사이의 SiO2부분(21)의 유전율
X : 부동게이트(12)와 바이어스 전극(13) 사이의 SiO2부분(21)의 두께
q : 전자의 전하
ks : 실리콘의 비유전율
kd : 바이어스전극(13)과 부동게이트(12)를 분리시키는 부분(SiO2) (21)의 비유전율
N : 바이어스전극(13)의 도우핑농도
ΔV : 바이어스전극(13)의 전위(VN+)-부동게이트(12)의 전위(VFG). 단, ΔV 는 0보다 큰 값임
VFB: 플랫밴드(flat band) 전압
따라서 CC2는 기타 변수는 일정할 때, 극히 높은 도우핑농도(N)에 대한 Co(상수)와 거의 동일한 값으로 부터 극히 낮은 도우핑농도(N)에 대한 0에 가까운 값까지 변한다. 따라서 용량 CC2는 부동게이트(12)가 전자를 받아(-) 전위로 떨어짐에따라 감소하게 된다. 그러나 ΔV 가 0이하가 되면 용량 CC2는 비교적 일정한 최대치 Co에 있게된다.
가변 용량 CC2는 바이어스전극부분(13)에 대한 부동 게이트(12)의 전압 결합을 제어하게되고 결과적으로 프로그래밍전극(30)과 터널링전류를 구동시키는 부동게이트 사이의 전위차는 바이어스 전극의 도우핑농도(N)를 제어함에 따라 효과적으로 조절된다.
본 발명에서 예시된 형식의 소자구조에 대한 용량 CC2의 변화가 바이어스전극(13)의 여러가지 도우핑 농도에 대해 제 4도에 예시되어 있다. 제 4도는 Co에 대한 CC2의 비율을 부동게이트(12)의 전위(VFG)와 바이어스전극 전위(ΔN+)간의 전압차 ΔN에 대해 그래프로 나타낸 것인데, 여기서는 SiO2유전체의 두께를 약 800Å으로 하고 n형 불순물 도우핑농도가 1×1016원자/cm3, 1×1017원자/cm3및 1×1018원자/cm3인 것에 대한 그래프이다. "쓰기" 사이클도중의 용량 CC2의 적절한 변화범위는 바이어스전극의 도우핑 농도가 N=107원자/cm3인것에 대하여 나타나있는데, 이 농도에서는 "쓰기" 사이클도중 약 0.5-0.6사이의 CC2/Co 비율이 나타나며 이 비율에서 전자주입이 끝난뒤 ΔV가 보통 약 9-10볼트 사이에 있게된다. 따라서 용량 CC2는 1×1017/cm3의 도우핑의 경우 쓰기 사이클도중 거의 1/2정도로 감소한다.
가변 용량이 주어진 본 발명에 의한 소자에 있어서 바이어스전극(13)의 도우핑농도는 약 5×1016-5×1017정도의 범위이다. 이 예에서는 "쓰기" 사이클도중 용량 CC2는 약 1/3에서 부터 약 1/2정도씩이나 감소되어야한다(즉 초기값(Co)의 약 0.33-0.5 정도까지 감소되는 것임). 용량 CC2는 부동게이트로 흐르는 총터널링전류(음전하)의 함수로서 감소되므로 터널링 전류 그 자체는 구동전위를 감소시키며 쓰기 사이클도중 부동게이트에 소정의 전하가 축적되면 효과
따라서 터널링전류를 자체조절하여 제어하는 구조적인 구조를 본 소자(10)가 가지고 있다는 점을 알 수 있다. 부동게이트 소자에서 사용 가능한 총 사이클수는 첨두 전류와 프로그래밍에 사용되는 터널링 전류의 모양에 따라 좌우되며 용량 CC2의 특징은 낮은 전류를 항상 유지하여 소자의 수명을 향상시키는 최소한의 유효스트레스를 가하도록 하는 것이다.
가변 용량 CC2의 또다른 특징으로서는 많은 사이클이 반복된 후 정지가 한층 프로그램하기가 어려워질 경우에는 스트레스를 크게 해준다는 점이다. 따라서 소자(10)의 구조적인 특징으로 인하여 프로그래밍이 시작될때까지 부동게이트(12)의 전계강도를 상승시키며, 이때 CC2감소로 인해 나타나는 자체조절작용은 구동전계의 감소를 유발시킨다. 그러나 많은 사이클이 반복되면 전계강도가 매우 큰 값에 도달할때까지 터널링 전류가 흐르지 않는다. 이와같이 소자(10)는 산화막의 특성이 반복된 사이클로 나빠질때 필요한 스트레스를 증가시키는 보상을 하게된다.
요약컨데 기억소자(10)의 일부인 회로를 구성하여 전자의 터널링 전류를 자동적으로 변형, 제어하도록 하면 소자의 전체 쓰기 사이클이 증가된다는 것이다. 더욱이 쓰기특성이 저하될때라도 고유의 회로 계통은 소자의 성능저하를 이겨내도록 스트레스를 증가시키도록 작용한다. 이러한 특성이 있으므로 기억소자(10)의 사용수명을 상당히 연장된다.
소자(10)의 부동게이트(12)는 또한 전기적으로 지워질 수 있는데, 이것은 적절한 "지우기" 방식을 사용하여 기억소자의 부동게이트(12)로 부터 전자를 제거하는 것이다. 부동게이트(12)에 축적된 전자를 제거 하자면 부동게이트의 상부표면(40)에 있는 돌기(34)로 부터 "지우기/쓰기" 전극(32)의 평평한 하부표면(42)으로 전자가 방출되도록 부동게이트(12)에 대하여 "지우기/쓰기" 전극(32)이 충분한 (+)전압을 가지도록 전압을 상승시켜야 한다.
부동게이트(12)로 부터 전자를 제거하려면 제1도에 예시한 Von/Voff 스위치를 경유하여 약 5볼트 정도의 VGS전위를 가하여 선택스위칭 트랜지스터(24)가 ON되도록 해야한다.
지우기 사이클시간 전체를 통해 선택트랜지스터(24)를 ON상태에 있게하므로서 바이어스 전극은 전 사이클시간을 통하여 전압공급선(26)에 연결되어 일정한 기준전위(VSS)로 유지되도록 한다.
부동게이트(12)는 바이어스전극(13)에 용량결합이 되어있기 때문에 부동게이트(12)는 바이어스전극의 고정된 기준전위(Vss)부근에서 용량적으로 유지된다. 다음에 "지우기/쓰기" 전극(32)을 충분히 높은 전위(Vw)로 바이어스시켜서 "지우기/쓰기" 전극(32)과 부동게이트(12) 사이에 충분한 전압차를 발생시켜 부동게이트의 상부표면(40)에 있는 돌기(34)로 부터 "지우기/쓰기" 전극(32)로 전자가 이동해서 부동게이트(12)는 (+)전하를 띄게된다.
게이트가 부동게이트의 일부가 연장된 구조의 감지 트랜지스터(56)의 전도상태를 감지하여 부동게이트(12)의 (+)전하를 감지할 수 있다. Vss전위에 대하여 부동게이트가 상대적으로 (+)전위를 가지기 때문에 감지트랜지스터(56)은 ON되어 전류는 N+소오스-드레인(source-drain) 사이를 흐르게된다.
따라서 본 발명에 따라 전기적으로 기억 내용을 변화시킬 수 있는 기억소자와 방법이 제공되었는데 이소자는 자체조절 및 보상구조를 결합시켰으므로 장치의 수명이 길어지게 된다.
본 발명에 의한 소자는 공지의 디코우딩 및 버퍼 요소와 결합시키면 전기적으로 기억내용을 변화시킬수 있는 ROM(EAROM) 기억 소자로서 사용할 수 있다. 또한 본 발명에 의한 소자를 사용하여 고장이 잘 나지않는 요소를 만들 수 있는데, 이렇게 하면 소자의 생산 수득율을 개선하게 되며 마이크로 콤퓨터칩(micro computer chip)에 있어서 대체 논리 경로를 구성할 수도 있다. 이러한 회로 및 여러회로를 합성하여 활용하므로서 집적회로(IC)로 쉽게 생산할 수 있다.
본 발명은 특정한 예에 대해서만 상술되어 있지만 여러가지로 변화나 개조를 실시할 수 있다. 예를들어 제5도와 제6도에 예시한 것은 측방향으로 배열된 돌기와 부동게이트를 가진 전극 배열을 한 전기적으로 기억내용을 바꿀 수 있는 비소멸성 기억소자에 대한 다른 예(109)이다. 여기서 소자(100)는 바이어어스전극(104)의 채널 연장부분(106)의 끝에 있는 입력트랜지스터(도면이 예시되지 않았음)을 경유하여 적절한 바이어스 전극의1전압원에 연결된 단결정의 )형 바이어스 전극(104)을 가진 단결정의 P형 실리콘 서브스트레이트(102)로 구성되어 있다. 바이어스전극과 겹쳐져서 용량결합을 하며 SiO2막(108)(두께 500-1000Å)으로 격리 된 폴리실리콘으로 된 "지우기/쓰기" : 전극(110)과 전기절연된 폴리실리콘 부동게이트(112)가 있다.
부동게이트(112)의 연장부분(114)은 n형 소오스-드레인 부분이 구성되어 있는 MOS감지 트랜지스터(116)의 게이트를 형성하며 또한 인접한 폴리실리콘프로그래밍 전극(118)까지 열장된다. 첫번째 폴리실리콘층으로 프로그래밍 전극(118)을 만들고, 두번째 폴리실리콘층으로는 부동게이트(112)를 만들며, 세번째 폴리실리콘층으로는 "지우기/쓰기" 전극을 만들어서 도면에 예시된 바와같이 매우 가까이 배치된 구조를 만들 수 있다.
부동게이트에 바로 인접하여(그러나 SiO2막(122)에 의해 500-1000Å 정도 떨어져 있음) 돌기(120)를 프로그래 밍전(118)극에 만들어서 프로그래밍 게이트로 부터 부동게이트로 전자가 이동될 수 있게한다. 마찬가지로 부동게이트(112)에는 "지우기/쓰기" 전극에 바로 인접하여〔그러나 SiO2막(126)에 의해 500-1000Å 정도 떨어져 있음〕 돌기(124)를 구성하여 부동게이트로 부터 "지우기/쓰기" 전극으로 전자가 이동될 수 있게한다. 종래의 방법(예 : 미국특허 제4,053,349호)을 사용하여 측방향의 전극구조를 만들 수 있으며 소자(10)의 동작과 마찬가지 원리로 소자(100)은 동작한다.
또다른 실시예로서 본 발명에 의한 기억소자를 RAM 회로와 더불어 구성하면 RAM의 내용을 영구히 보존할 수 있다. 어드레스 지정을 위한 X선, Y선 선택 디코우더를 구성시켜 비소멸성의 고집적 기억 소자 배열의 대형 기억 소자를 만들 수 있다. 이러한 수정과 응용은 본 발명의 기본 윈리와 범위에 포함되는 것이다.

Claims (1)

  1. n형 또는 P형으로 도우핑된 단결정 반도체층과, 이 반도체층의 표면에 이 반도체층과 반대되는 불순물로 도우핑시켜 형성시킨 전기적으로 절연가능한 바이어스 전극과, 이 바이어스 전극을 덮어 용량적인 결합 관계를 갖고 있는 전기적으로 절연 가능한 부동 게이트(floating gate)와, 이 부동 게이트로 전자를 주입시키기 위해 이 부동게이트에 인접한 프로그래밍 전극과, 상기 바이어스 전극을 덮어 용량적인 결합 관계를 갖고 있으며 상기 부동 게이트와의 사이에 전계가 형성되면 이 부동게이트로 부터 전자를 제거시키기 위한 상기 부동게이트에 인접한 지우기/쓰기 전극과, 상기 바이어스 전극을 전기적으로 절연시키고 또 이 전극에 소정의 전위를 주기 위한 수단과 상기 부동 게이트의 전위를 감지하기 이한 수단으로 구성된 전기적으로 기억 내용을 바꿀 수 있는 비소멸성 반도체소자(EAROM).
KR1019800000255A 1979-01-24 1980-01-24 서브스트 레이트와 용량 결합된 부동 게이트의 earom기억 소자 Expired KR830001453B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US?006030? 1979-01-24
US06/006,030 US4274012A (en) 1979-01-24 1979-01-24 Substrate coupled floating gate memory cell

Publications (2)

Publication Number Publication Date
KR830002397A KR830002397A (ko) 1983-05-28
KR830001453B1 true KR830001453B1 (ko) 1983-07-29

Family

ID=21718946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019800000255A Expired KR830001453B1 (ko) 1979-01-24 1980-01-24 서브스트 레이트와 용량 결합된 부동 게이트의 earom기억 소자

Country Status (13)

Country Link
US (2) US4300212A (ko)
JP (1) JPS5599780A (ko)
KR (1) KR830001453B1 (ko)
BE (1) BE881328A (ko)
CA (1) CA1133636A (ko)
DE (1) DE3002493A1 (ko)
FR (1) FR2447611A1 (ko)
GB (1) GB2041645B (ko)
IE (1) IE49130B1 (ko)
IL (1) IL59060A (ko)
IT (1) IT1127576B (ko)
NL (1) NL8000436A (ko)
SE (1) SE8000393L (ko)

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486769A (en) * 1979-01-24 1984-12-04 Xicor, Inc. Dense nonvolatile electrically-alterable memory device with substrate coupling electrode
US4520461A (en) * 1979-01-24 1985-05-28 Xicor, Inc. Integrated high voltage distribution and control systems
US4617652A (en) * 1979-01-24 1986-10-14 Xicor, Inc. Integrated high voltage distribution and control systems
US4488060A (en) * 1979-01-24 1984-12-11 Xicor, Inc. High voltage ramp rate control systems
DE2908796C3 (de) * 1979-03-07 1982-04-01 Siemens AG, 1000 Berlin und 8000 München Umprogrammierbarer Halbleiter-Festwertspeicher vom Floating-Gate-Typ
US4561004A (en) * 1979-10-26 1985-12-24 Texas Instruments High density, electrically erasable, floating gate memory cell
US4380863A (en) * 1979-12-10 1983-04-26 Texas Instruments Incorporated Method of making double level polysilicon series transistor devices
JPS5927102B2 (ja) * 1979-12-24 1984-07-03 富士通株式会社 半導体記憶装置
JPS56120166A (en) * 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
US4334292A (en) * 1980-05-27 1982-06-08 International Business Machines Corp. Low voltage electrically erasable programmable read only memory
IT1209227B (it) * 1980-06-04 1989-07-16 Sgs Microelettronica Spa Cella di memoria non volatile a 'gate' flottante elettricamente alterabile.
US4404577A (en) * 1980-06-30 1983-09-13 International Business Machines Corp. Electrically alterable read only memory cell
DE3029539A1 (de) 1980-08-04 1982-03-11 Deutsche Itt Industries Gmbh, 7800 Freiburg Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
JPS5743470A (en) * 1980-08-29 1982-03-11 Fujitsu Ltd Semiconductor device
US4380056A (en) * 1980-10-10 1983-04-12 Hughes Aircraft Company Charge coupled device focal plane with serial register having interdigitated electrodes
EP0052982B1 (en) * 1980-11-20 1986-08-13 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US4477825A (en) * 1981-12-28 1984-10-16 National Semiconductor Corporation Electrically programmable and erasable memory cell
FR2543726B1 (fr) * 1983-03-31 1985-06-14 Efcis Cellule de memoire ram non volatile a transistors cmos a grille flottante commune
US4757360A (en) * 1983-07-06 1988-07-12 Rca Corporation Floating gate memory device with facing asperities on floating and control gates
US4630238A (en) * 1983-10-14 1986-12-16 Fujitsu Limited Semiconductor memory device
US4868629A (en) * 1984-05-15 1989-09-19 Waferscale Integration, Inc. Self-aligned split gate EPROM
US4795719A (en) * 1984-05-15 1989-01-03 Waferscale Integration, Inc. Self-aligned split gate eprom process
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
US4729115A (en) * 1984-09-27 1988-03-01 International Business Machines Corporation Non-volatile dynamic random access memory cell
US4665417A (en) * 1984-09-27 1987-05-12 International Business Machines Corporation Non-volatile dynamic random access memory cell
JPS6180866A (ja) * 1984-09-27 1986-04-24 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 不揮発性半導体メモリ・セル
US4616245A (en) * 1984-10-29 1986-10-07 Ncr Corporation Direct-write silicon nitride EEPROM cell
US5172196A (en) * 1984-11-26 1992-12-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US4665503A (en) * 1985-01-15 1987-05-12 Massachusetts Institute Of Technology Non-volatile memory devices
JPS61246995A (ja) * 1985-04-24 1986-11-04 Fujitsu Ltd 不揮発性ランダムアクセスメモリ装置
US4599706A (en) * 1985-05-14 1986-07-08 Xicor, Inc. Nonvolatile electrically alterable memory
US4752912A (en) * 1985-05-14 1988-06-21 Xicor, Inc. Nonvolatile electrically alterable memory and method
US5357459A (en) * 1985-07-15 1994-10-18 Texas Instruments Incorporated Nonvolatile capacitor random access memory
US4962322A (en) * 1988-12-05 1990-10-09 Texas Instruments Incorporated Nonvolatible capacitor random access memory
JPS6273653A (ja) * 1985-09-26 1987-04-04 Mitsubishi Electric Corp 容量回路構造
JPS6289364A (ja) * 1985-10-16 1987-04-23 Seiko Instr & Electronics Ltd 不揮発性半導体記憶装置
US4829482A (en) * 1985-10-18 1989-05-09 Xicor, Inc. Current metering apparatus for optimally inducing field emission of electrons in tunneling devices and the like
US4715014A (en) * 1985-10-29 1987-12-22 Texas Instruments Incorporated Modified three transistor EEPROM cell
US4774202A (en) * 1985-11-07 1988-09-27 Sprague Electric Company Memory device with interconnected polysilicon layers and method for making
US4706102A (en) * 1985-11-07 1987-11-10 Sprague Electric Company Memory device with interconnected polysilicon layers and method for making
JPS62217493A (ja) * 1986-02-27 1987-09-24 Fujitsu Ltd 半導体不揮発性記憶装置
US4735919A (en) * 1986-04-15 1988-04-05 General Electric Company Method of making a floating gate memory cell
EP0253014B1 (en) * 1986-07-18 1990-04-11 Nippondenso Co., Ltd. Method of manufacturing a monvolatile semiconductor memory apparatus with writing and erasing capability
US4809225A (en) * 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
US5434811A (en) * 1987-11-19 1995-07-18 National Semiconductor Corporation Non-destructive read ferroelectric based memory circuit
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5324677A (en) * 1988-06-15 1994-06-28 Seiko Instruments Inc. Method of making memory cell and a peripheral circuit
US4958318A (en) * 1988-07-08 1990-09-18 Eliyahou Harari Sidewall capacitor DRAM cell
US5023694A (en) * 1988-08-03 1991-06-11 Xicor, Inc. Side wall contact in a nonvolatile electrically alterable memory cell
US5227649A (en) * 1989-02-27 1993-07-13 Texas Instruments Incorporated Circuit layout and method for VLSI circuits having local interconnects
EP0675502B1 (en) * 1989-04-13 2005-05-25 SanDisk Corporation Multiple sector erase flash EEPROM system
ATE135495T1 (de) * 1989-06-21 1996-03-15 Xicor Inc Apparat und verfahren zur herstellung einer speicherzelle mit schwebendem gate und doppelter dielektrikumschicht
US5153691A (en) * 1989-06-21 1992-10-06 Xicor, Inc. Apparatus for a dual thickness floating gate memory cell
US5012132A (en) * 1989-10-05 1991-04-30 Xicor, Inc. Dual mode high voltage coupler
IT1236980B (it) * 1989-12-22 1993-05-12 Sgs Thomson Microelectronics Cella di memoria eprom non volatile a gate divisa e processo ad isolamento di campo autoallineato per l'ottenimento della cella suddetta
US5043780A (en) * 1990-01-03 1991-08-27 Micron Technology, Inc. DRAM cell having a texturized polysilicon lower capacitor plate for increased capacitance
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5483104A (en) * 1990-01-12 1996-01-09 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5124774A (en) * 1990-01-12 1992-06-23 Paradigm Technology, Inc. Compact SRAM cell layout
US5208176A (en) * 1990-01-16 1993-05-04 Micron Technology, Inc. Method of fabricating an enhanced dynamic random access memory (DRAM) cell capacitor using multiple polysilicon texturization
US5572054A (en) * 1990-01-22 1996-11-05 Silicon Storage Technology, Inc. Method of operating a single transistor non-volatile electrically alterable semiconductor memory device
US5029130A (en) * 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5242848A (en) * 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US5202850A (en) * 1990-01-22 1993-04-13 Silicon Storage Technology, Inc. Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
US5067108A (en) * 1990-01-22 1991-11-19 Silicon Storage Technology, Inc. Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
US5153880A (en) * 1990-03-12 1992-10-06 Xicor, Inc. Field-programmable redundancy apparatus for memory arrays
US5161157A (en) * 1990-03-12 1992-11-03 Xicor, Inc. Field-programmable redundancy apparatus for memory arrays
US5097449A (en) * 1990-03-15 1992-03-17 Vlsi Technology, Inc. Non-volatile memory structure
US5309386A (en) * 1990-05-14 1994-05-03 Sharp Kabushiki Kaisha Semiconductor memory with enhanced capacity
US5331164A (en) * 1991-03-19 1994-07-19 California Institute Of Technology Particle sensor array
US5291439A (en) * 1991-09-12 1994-03-01 International Business Machines Corporation Semiconductor memory cell and memory array with inversion layer
US5331189A (en) * 1992-06-19 1994-07-19 International Business Machines Corporation Asymmetric multilayered dielectric material and a flash EEPROM using the same
US5479368A (en) * 1993-09-30 1995-12-26 Cirrus Logic, Inc. Spacer flash cell device with vertically oriented floating gate
US5640031A (en) * 1993-09-30 1997-06-17 Keshtbod; Parviz Spacer flash cell process
US5416738A (en) * 1994-05-27 1995-05-16 Alliance Semiconductor Corporation Single transistor flash EPROM cell and method of operation
US5478767A (en) * 1994-09-30 1995-12-26 United Microelectronics Corporation Method of making a flash EEPROM memory cell comprising polysilicon and textured oxide sidewall spacers
US5481492A (en) * 1994-12-14 1996-01-02 The United States Of America As Represented By The Secretary Of The Navy Floating gate injection voltage regulator
US5625211A (en) * 1995-01-12 1997-04-29 Actel Corporation Two-transistor electrically-alterable switch employing hot electron injection and fowler nordheim tunneling
US5780892A (en) * 1995-03-21 1998-07-14 Winbond Electronics Corporation Flash E2 PROM cell structure with poly floating and control gates
US5675531A (en) * 1995-04-05 1997-10-07 International Business Machines Corporation Device for information storage using field emission
EP0744777B1 (en) * 1995-05-25 2000-08-30 Matsushita Electric Industrial Co., Ltd. Nonlinear element and bistable memory device
KR100246782B1 (ko) * 1996-08-30 2000-03-15 김영환 메모리 셀 어레이
US5889303A (en) * 1997-04-07 1999-03-30 Motorola, Inc. Split-Control gate electrically erasable programmable read only memory (EEPROM) cell
FR2764426B1 (fr) * 1997-06-04 1999-07-16 Sgs Thomson Microelectronics Circuit integre a memoire non volatile electriquement programmable avec registre de configuration d'options
KR100260281B1 (ko) * 1997-12-09 2000-07-01 윤덕용 비휘발성 정적 기억소자
US6242304B1 (en) 1998-05-29 2001-06-05 Micron Technology, Inc. Method and structure for textured surfaces in floating gate tunneling oxide devices
US6121088A (en) * 1998-09-17 2000-09-19 Taiwan Semiconductor Manufacturing Company Method of manufacture of undoped polysilicon as the floating-gate of a split-gate flash cell
US6266075B1 (en) 1999-07-08 2001-07-24 Brady Worldwide, Inc. Printer with memory device for storing platen pressures
US6154392A (en) * 1999-10-12 2000-11-28 Patti; Robert Four-terminal EEPROM cell for storing an analog voltage and memory system using the same to store multiple bits per EEPROM cell
US6403455B1 (en) 2000-08-31 2002-06-11 Samsung Austin Semiconductor, L.P. Methods of fabricating a memory device
US6689668B1 (en) 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers
JP4802415B2 (ja) * 2001-08-13 2011-10-26 日本テキサス・インスツルメンツ株式会社 強誘電体メモリ
US6563730B1 (en) 2002-04-09 2003-05-13 National Semiconductor Corporation Low power static RAM architecture
US7058849B2 (en) * 2002-07-02 2006-06-06 Micron Technology, Inc. Use of non-volatile memory to perform rollback function
US7050323B2 (en) * 2002-08-29 2006-05-23 Texas Instruments Incorporated Ferroelectric memory
US6711051B1 (en) 2002-09-05 2004-03-23 National Semiconductor Corporation Static RAM architecture with bit line partitioning
US6961279B2 (en) 2004-03-10 2005-11-01 Linear Technology Corporation Floating gate nonvolatile memory circuits and methods
US7760548B2 (en) * 2006-11-29 2010-07-20 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8077536B2 (en) 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
US8194451B2 (en) 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US9391079B2 (en) 2007-11-29 2016-07-12 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8159868B2 (en) 2008-08-22 2012-04-17 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US8514622B2 (en) 2007-11-29 2013-08-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US9601493B2 (en) 2006-11-29 2017-03-21 Zeno Semiconductor, Inc Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US9230651B2 (en) 2012-04-08 2016-01-05 Zeno Semiconductor, Inc. Memory device having electrically floating body transitor
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7847338B2 (en) 2007-10-24 2010-12-07 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8130548B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8264875B2 (en) 2010-10-04 2012-09-11 Zeno Semiconducor, Inc. Semiconductor memory device having an electrically floating body transistor
US8130547B2 (en) * 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US10403361B2 (en) 2007-11-29 2019-09-03 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8174886B2 (en) 2007-11-29 2012-05-08 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8014200B2 (en) 2008-04-08 2011-09-06 Zeno Semiconductor, Inc. Semiconductor memory having volatile and multi-bit, non-volatile functionality and methods of operating
JP2010056475A (ja) * 2008-08-29 2010-03-11 Fujifilm Corp 固体撮像素子及び撮像装置
JP2010056474A (ja) * 2008-08-29 2010-03-11 Fujifilm Corp 固体撮像素子及び撮像装置
USRE47381E1 (en) 2008-09-03 2019-05-07 Zeno Semiconductor, Inc. Forming semiconductor cells with regions of varying conductivity
WO2016176248A1 (en) 2015-04-29 2016-11-03 Zeno Semiconductor, Inc. A mosfet and memory cell having improved drain current through back bias application
US11908899B2 (en) 2009-02-20 2024-02-20 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
WO2011097592A1 (en) 2010-02-07 2011-08-11 Zeno Semiconductor , Inc. Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US9922981B2 (en) 2010-03-02 2018-03-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US10461084B2 (en) 2010-03-02 2019-10-29 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8582359B2 (en) 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
US8957458B2 (en) 2011-03-24 2015-02-17 Zeno Semiconductor, Inc. Asymmetric semiconductor memory device having electrically floating body transistor
US9025358B2 (en) 2011-10-13 2015-05-05 Zeno Semiconductor Inc Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
CN104471648B (zh) 2012-02-16 2017-07-21 芝诺半导体有限公司 包括初级和二级电晶体的存储单元
US9208880B2 (en) 2013-01-14 2015-12-08 Zeno Semiconductor, Inc. Content addressable memory device having electrically floating body transistor
US9029922B2 (en) 2013-03-09 2015-05-12 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US9275723B2 (en) 2013-04-10 2016-03-01 Zeno Semiconductor, Inc. Scalable floating body memory cell for memory compilers and method of using floating body memories with memory compilers
US9368625B2 (en) 2013-05-01 2016-06-14 Zeno Semiconductor, Inc. NAND string utilizing floating body memory cell
US9281022B2 (en) 2013-07-10 2016-03-08 Zeno Semiconductor, Inc. Systems and methods for reducing standby power in floating body memory devices
US9548119B2 (en) 2014-01-15 2017-01-17 Zeno Semiconductor, Inc Memory device comprising an electrically floating body transistor
US9496053B2 (en) 2014-08-15 2016-11-15 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US10553683B2 (en) 2015-04-29 2020-02-04 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
US10079301B2 (en) 2016-11-01 2018-09-18 Zeno Semiconductor, Inc. Memory device comprising an electrically floating body transistor and methods of using
TWI835705B (zh) 2018-04-18 2024-03-11 美商季諾半導體股份有限公司 包括電性浮體電晶體的記憶裝置
US11600663B2 (en) 2019-01-11 2023-03-07 Zeno Semiconductor, Inc. Memory cell and memory array select transistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3800297A (en) * 1972-06-03 1974-03-26 Gen Electric Non-volatile associative memory
US4037242A (en) * 1975-12-29 1977-07-19 Texas Instruments Incorporated Dual injector, floating gate MOS electrically alterable, non-volatile semiconductor memory device
US4119995A (en) * 1976-08-23 1978-10-10 Intel Corporation Electrically programmable and electrically erasable MOS memory cell
US4099196A (en) * 1977-06-29 1978-07-04 Intel Corporation Triple layer polysilicon cell
DE2743422A1 (de) * 1977-09-27 1979-03-29 Siemens Ag Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
US4128773A (en) * 1977-11-07 1978-12-05 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same

Also Published As

Publication number Publication date
FR2447611B1 (ko) 1985-03-22
FR2447611A1 (fr) 1980-08-22
GB2041645A (en) 1980-09-10
JPS5599780A (en) 1980-07-30
IT8047668A0 (it) 1980-01-22
US4300212A (en) 1981-11-10
IE800004L (en) 1980-07-24
IT1127576B (it) 1986-05-21
BE881328A (fr) 1980-05-16
KR830002397A (ko) 1983-05-28
DE3002493A1 (de) 1980-08-07
IE49130B1 (en) 1985-08-07
US4274012A (en) 1981-06-16
SE8000393L (sv) 1980-07-25
NL8000436A (nl) 1980-07-28
JPS6252955B2 (ko) 1987-11-07
DE3002493C2 (ko) 1990-12-20
GB2041645B (en) 1983-03-09
CA1133636A (en) 1982-10-12
IL59060A (en) 1982-03-31
IL59060A0 (en) 1980-03-31

Similar Documents

Publication Publication Date Title
KR830001453B1 (ko) 서브스트 레이트와 용량 결합된 부동 게이트의 earom기억 소자
US5777361A (en) Single gate nonvolatile memory cell and method for accessing the same
US4412311A (en) Storage cell for nonvolatile electrically alterable memory
EP0744754B1 (en) Method and apparatus for hot carrier injection
US4622656A (en) Non-volatile semiconductor memory
US7750395B2 (en) Scalable Flash/NV structures and devices with extended endurance
US6277689B1 (en) Nonvolatile memory
US7741177B2 (en) Method and apparatus transporting charges in semiconductor device and semiconductor memory device
US5969383A (en) Split-gate memory device and method for accessing the same
US5241202A (en) Cell structure for a programmable read only memory device
EP0495492B1 (en) Non-volatile memory cell structure and process for forming same
US4608585A (en) Electrically erasable PROM cell
EP0177816B1 (en) Non-volatile dynamic random access memory cell
KR0124500B1 (ko) 불휘발성 반도체 메모리 및 그 제조 방법
US8076707B1 (en) Pseudo-nonvolatile direct-tunneling floating-gate device
EP1096572B1 (en) Electrically programmable and erasable memory device and method of operating same
JP4083835B2 (ja) 不揮発性メモリ・セルおよびプログラミング方法
EP0034653A1 (en) Dual electron injector structures
US5661687A (en) Drain excluded EPROM cell
EP0175894B1 (en) Non-volatile semiconductor storage cell
US6850440B2 (en) Method for improved programming efficiency in flash memory cells
US6424573B1 (en) Floating gate field effect transistor and method of driving the same
JPS59148370A (ja) Ｍｏｓ電界効果型半導体装置
JPS6349389B2 (ko)

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19800124

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19830314

Patent event code: PE09021S01D

PG1501 Laying open of application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19830624

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19831007

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19831028

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19831028

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19860623

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19870721

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19880614

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19890714

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19900718

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19910624

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 19920707

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 19930720

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 19940709

Start annual number: 12

End annual number: 12

PC1801 Expiration of term