[go: up one dir, main page]

KR20220012672A - 투명 표시 장치 - Google Patents

투명 표시 장치 Download PDF

Info

Publication number
KR20220012672A
KR20220012672A KR1020200091747A KR20200091747A KR20220012672A KR 20220012672 A KR20220012672 A KR 20220012672A KR 1020200091747 A KR1020200091747 A KR 1020200091747A KR 20200091747 A KR20200091747 A KR 20200091747A KR 20220012672 A KR20220012672 A KR 20220012672A
Authority
KR
South Korea
Prior art keywords
pixel
sub
pixels
signal line
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020200091747A
Other languages
English (en)
Inventor
권혁준
옥종환
김창수
홍순환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200091747A priority Critical patent/KR20220012672A/ko
Priority to US17/372,205 priority patent/US11700749B2/en
Priority to CN202110800761.5A priority patent/CN113972243A/zh
Publication of KR20220012672A publication Critical patent/KR20220012672A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L27/3218—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L27/3276—
    • H01L51/5262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 높은 투과율을 가지는 동시에 높은 해상도를 가질 수 있으며, 더 나아가, 최적의 화질을 제공할 수 있다. 본 발명의 일 실시예에 따른 투명 표시 장치는 제1 방향으로 연장되고 이격 배치된 복수의 제1 신호 라인, 제2 방향으로 연장되고 이격 배치된 복수의 제2 신호 라인, 인접한 2개의 제1 신호 라인들 사이 및 인접한 2개의 제2 신호 라인들 사이에 구비된 투과부, 및 제1 신호 라인과 제2 신호 라인이 교차하는 교차 영역에 배치되고, 제1 색 광을 방출하는 제1 서브 화소, 제2 색 광을 방출하는 제2 서브 화소, 및 제3 색 광을 방출하는 제3 서브 화소를 포함하는 화소를 포함한다. 화소는 홀수 행의 제1 신호 라인과 중첩되는 제1 화소 및 짝수 행의 제2 신호 라인과 중첩되는 제2 화소를 포함하고, 제1 화소 및 제2 화소는 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 중 적어도 하나의 위치가 상이하다.

Description

투명 표시 장치{TRANSPARENT DISPLAY DEVICE}
본 발명은 투명 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD, Liquid Crystal Display), 플라즈마 표시장치(PDP, Plasma Display Panel), 퀀텀닷발광 표시장치 (QLED: Quantum dot Light Emitting Display), 유기발광 표시장치(OLED, Organic Light Emitting Display)와 같은 여러 가지 표시장치가 활용되고 있다.
한편, 최근에는 사용자가 표시 장치를 투과해 반대편에 위치한 사물 또는 이미지를 볼 수 있는 투명 표시 장치에 대한 연구가 활발히 진행되고 있다.
투명 표시 장치는 투과 영역을 통해서 표시 영역에서 높은 광 투과율을 가질 수 있다. 그러나, 투명 표시 장치는 투과 영역으로 인하여 해상도가 떨어질 수 있다. 투명 표시 장치는 해상도가 높아질수록 투과율이 감소하는 문제가 있다.
또한, 투명 표시 장치는 투과 영역으로 인하여 서브 화소들 간의 이격 거리가 커지므로, 서브 화소 간격이 인지되어 화질 열화가 발생할 수 있다.
본 발명은 투과율을 향상시키는 동시에 높은 해상도를 구현할 수 있는 투명 표시 장치를 제공하는 것을 기술적 과제로 한다.
또한, 본 발명은 서브 화소 간격이 인지되는 것을 방지하고 최적의 화질을 가지는 투명 표시 장치를 제공하는 것을 다른 기술적 과제로 한다.
또한, 본 발명은 화질 선명도를 향상시킬 수 있는 투명 표시 장치를 제공하는 것을 또 다른 기술적 과제로 한다.
본 발명의 일 실시예에 따른 투명 표시 장치는 제1 방향으로 연장되고 이격 배치된 복수의 제1 신호 라인, 제2 방향으로 연장되고 이격 배치된 복수의 제2 신호 라인, 인접한 2개의 제1 신호 라인들 사이 및 인접한 2개의 제2 신호 라인들 사이에 구비된 투과부, 및 제1 신호 라인과 제2 신호 라인이 교차하는 교차 영역에 배치되고, 제1 색 광을 방출하는 제1 서브 화소, 제2 색 광을 방출하는 제2 서브 화소, 및 제3 색 광을 방출하는 제3 서브 화소를 포함하는 화소를 포함한다. 화소는 홀수 행의 제1 신호 라인과 중첩되는 제1 화소 및 짝수 행의 제2 신호 라인과 중첩되는 제2 화소를 포함하고, 제1 화소 및 제2 화소는 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 중 적어도 하나의 위치가 상이하다.
본 발명의 다른 실시예에 따른 투명 표시 장치는 제1 방향으로 연장되고, 서로 이격 배치된 제1 비투과부 및 제2 비투과부, 제2 방향으로 연장되고, 서로 이격 배치된 제3 비투과부 및 제4 비투과부, 제1 비투과부와 제2 비투과부 사이 및 제3 비투과부와 제4 비투과부 사이에 구비된 투과부, 제3 비투과부 및 제4 비투과부 각각과 제1 비투과부가 교차하는 교차 영역에 배치된 제1 화소, 및 제3 비투과부 및 제4 비투과부 각각과 제2 비투과부가 교차하는 교차 영역에 배치된 제2 화소를 포함한다. 제1 화소 및 제2 화소 각각은 제1 색 광을 방출하는 제1 서브 화소, 제2 색 광을 방출하는 제2 서브 화소, 및 제3 색 광을 방출하는 제3 서브 화소를 포함하고, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소 중 적어도 하나는 제1 화소와 제2 화소에서 형상 및 위치가 상이하다.
본 발명은 2개의 단위 화소가 하나의 투과부와 대응될 수 있다. 이에 따라, 본 발명은 투과부의 총 면적이 증가되어 높은 투과율을 가지는 동시에 높은 해상도를 가질 수 있다.
또한, 본 발명은 홀수 행의 제1 신호 라인과 중첩되는 제1 화소 및 짝수 행의 제2 신호 라인과 중첩되는 제2 화소에서 서브 화소들의 배열 순서가 상이할 수 있다. 본 발명은 최적의 화소 구조를 가짐으로써, 화질 열화가 발생하는 것을 방지할 수 있다.
또한, 본 발명은 제1 신호 라인 및 제2 신호 라인이 교차하는 교차 영역을 중심으로 복수의 서브 화소들이 모여서 배치됨으로써, 화질 선명도 및 가독성을 향상시킬 수 있다.
또한, 본 발명은 화소의 복수의 측들이 경사를 가지도록 함으로써, 투과부의 외곽 길이를 최소화시킬 수 있다. 이에 따라, 본 발명은 블랙 매트릭스가 형성되는 영역, 즉, 비발광 영역을 감소시킬 수 있으며, 투과도를 향상시킬 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 2는 투명 표시 패널을 개략적으로 보여주는 평면도이다.
도 3은 도 2의 A영역에 구비된 화소의 일 실시예를 개략적으로 보여주는 도면이다.
도 4는 제1 신호 라인, 제2 신호 라인 및 화소를 개략적으로 보여주는 도면이다.
도 5는 제1 단위 화소에 포함된 서브 화소들의 배치를 설명하기 위한 도면이다.
도 6은 제2 단위 화소에 포함된 서브 화소들의 배치를 설명하기 위한 도면이다.
도 7a 및 도 7b는 실시예1 및 실시예2 각각의 화소 구조 및 화각을 보여주는 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
'적어도 하나'의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, ''제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나''의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 명세서의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 발명에 따른 투명 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1는 본 발명의 일 실시예에 따른 투명 표시 장치를 보여주는 사시도이고, 도 2는 투명 표시 패널을 개략적으로 보여주는 평면도이다.
이하에서, X축은 게이트 라인과 나란한 방향을 나타내고, Y축은 데이터 라인과 나란한 방향을 나타내며, Z축은 투명 표시 장치(100)의 높이 방향을 나타낸다.
본 발명의 일 실시예에 따른 투명 표시 장치(100)는 유기 발광 표시 장치(Organic Light Emitting Display)로 구현된 것을 중심으로 설명하였으나, 액정 표시 장치(Liquid Crystal Display), 플라즈마 표시장치(PDP: Plasma Display Panel), 퀀텀닷 발광표시장치 (QLED: Quantum dot Light Emitting Display) 또는 전기 영동 표시 장치(Electrophoresis display)로도 구현될 수 있다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 투명 표시 장치(100)는 투명 표시 패널(110), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(210), 연성필름(220), 회로보드(230), 및 타이밍 제어부(240)를 포함한다.
투명 표시 패널(110)은 서로 마주보는 제1 기판(111)과 제2 기판(112)을 포함한다. 제2 기판(112)은 봉지 기판일 수 있다. 제1 기판(111)은 플라스틱 필름(plastic film), 유리 기판(glass substrate), 또는 반도체 공정을 이용하여 형성된 실리콘 웨이퍼 기판일 수 있다. 제2 기판(112)은 플라스틱 필름, 유리 기판, 또는 봉지 필름일 수 있다. 이러한 제1 기판(111)과 제2 기판(112)은 투명한 재료로 이루어질 수 있다.
투명 표시 패널(110)은 화소(P1, P2)들이 형성되어 화상을 표시하는 표시 영역(DA)과 화상을 표시하지 않는 비표시 영역(NDA)으로 구분될 수 있다.
표시 영역(DA)에는 제1 신호 라인들(SL1), 제2 신호 라인들(SL2) 및 화소들(P)이 구비될 수 있으며, 비표시 영역(NDA)에는 패드들이 배치된 패드 영역(PA) 및 적어도 하나의 게이트 구동부(205)가 구비될 수 있다.
제1 신호 라인들(SL1)은 제1 방향(X축 방향)으로 연장될 수 있으며, 표시 영역(DA)에서 제2 신호 라인들(SL2)과 교차될 수 있다. 제2 신호 라인들(SL2)은 표시 영역(DA)에서 제2 방향(Y축 방향)으로 연장될 수 있다. 화소들(P)은 제1 신호 라인(SL1)과 제2 신호 라인(SL2)이 교차하는 영역에 구비되며, 소정의 광을 방출하여 화상을 표시한다.
게이트 구동부(205)는 게이트 라인에 접속되어 게이트 신호들을 공급한다. 이러한 게이트 구동부(205)는 투명 표시 패널(110)의 표시 영역(DA)의 일측 또는 양측 바깥쪽의 비표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부(205)는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 투명 표시 패널(110)의 표시 영역(DA)의 일측 또는 양측 바깥쪽의 비표시 영역(NDA)에 부착될 수도 있다.
일 예로, 게이트 구동부(205)는 도 2에 도시된 바와 같이 표시 영역(DA)의 제1 측 바깥쪽의 비표시 영역(NDA)에 형성된 제1 게이트 구동부(205a) 및 표시 영역(DA)의 제1 측과 마주보는 제2 측 바깥쪽의 비표시 영역(NDA)에 형성된 제2 게이트 구동부(205b)를 포함할 수 있으나, 반드시 이에 한정되지는 않는다.
소스 드라이브 IC(210)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on panel) 방식으로 연성필름(220)에 실장될 수 있다.
투명 표시 패널(110)의 패드 영역(PA)에는 전원 패드들, 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(220)에는 패드들과 소스 드라이브 IC(210)를 연결하는 배선들, 패드들과 회로보드(230)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(220)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(220)의 배선들이 연결될 수 있다.
도 3은 도 2의 A영역에 구비된 화소의 일 실시예를 개략적으로 보여주는 도면이고, 도 4는 제1 신호 라인, 제2 신호 라인 및 화소를 개략적으로 보여주는 도면이고, 도 5는 제1 단위 화소에 포함된 서브 화소들의 배치를 설명하기 위한 도면이고, 도 6은 제2 단위 화소에 포함된 서브 화소들의 배치를 설명하기 위한 도면이다.
도 3 내지 도 6을 참조하면, 투명 표시 패널(110)은 화소(P)들이 형성되어 화상을 표시하는 표시 영역(DA)과 화상을 표시하지 않는 비표시 영역(NDA)으로 구분될 수 있다.
표시 영역(DA)은 투과부(TA)와 비투과부를 포함한다. 투과부(TA)는 외부로부터 입사되는 빛의 대부분을 통과시키는 영역이고, 비투과부는 외부로부터 입사되는 빛의 대부분을 투과시키기 않는 영역이다. 일 예로, 투과부(TA)는 광 투과율이 α%, 예컨대, 90% 보다 큰 영역이고, 비투과부는 광 투과율이 β%, 예컨대, 50% 보다 작은 영역일 수 있다. 이때, α 는 β 보다 큰 값이다. 투명 표시 패널(110)은 투과부(TA)들로 인해 투명 표시 패널(110)의 배면(背面)에 위치한 사물 또는 배경을 볼 수 있다.
비투과부에는 제1 신호 라인(SL1)이 배치된 제1 및 제2 비투과부(NTA1, NTA2), 제2 신호 라인(SL2)이 배치된 제3 및 제4 비투과부(NTA3, NTA4), 그리고, 화소(P)를 포함할 수 있다.
제1 신호 라인(SL1)은 표시 영역(DA)에서 제1 방향(X축 방향)으로 연장될 수 있다. 복수의 제1 신호 라인들(SL1)은 서로 이격 배치될 수 있다.
일 예로, 제1 신호 라인(SL1)은 게이트 라인을 포함할 수 있다. 이때, 제1 신호 라인(SL1)은 도 4에 도시된 바와 같이 2개의 게이트 라인을 포함할 수 있다. 예컨대, 제1 신호 라인(SL1)은 제1 단위 화소(UP1)에 포함된 복수의 서브 화소들(SP1, SP3)에 게이트 신호를 공급하는 제1 게이트 라인(GL1), 및 제2 단위 화소(UP2)에 포함된 복수의 서브 화소들(SP2, SP3)에 게이트 신호를 공급하는 제2 게이트 라인(GL2)을 포함할 수 있다.
이하에서는 제1 신호 라인(SL1)이 복수의 라인을 포함하는 경우, 하나의 제1 신호 라인(SL1)은 복수의 라인으로 이루어진 신호 라인 그룹을 의미할 수 있다. 예컨대, 제1 신호 라인(SL1)이 제1 및 제2 게이트 라인(GL1, GL2)을 포함하는 경우, 하나의 제1 신호 라인(SL1)은 제1 및 제2 게이트 라인(GL1, GL2)으로 이루어진 신호 라인 그룹을 의미할 수 있다.
제2 신호 라인(SL2)은 표시 영역(DA)에서 제2 방향(Y축 방향)으로 연장될 수 있으며, 표시 영역(DA)에서 제1 신호 라인(SL1)과 교차될 수 있다. 복수의 제2 신호 라인들(SL2)은 서로 이격 배치될 수 있다.
일 예로, 제2 신호 라인(SL2)은 데이터 라인을 포함할 수 있다. 이때, 제2 신호 라인(SL2)은 도 4에 도시된 바와 같이 2개의 데이터 라인을 포함할 수 있다. 예컨대, 제2 신호 라인(SL2)은 제1 단위 화소(UP1)에 포함된 복수의 서브 화소들(SP1, SP3)에 데이터 전압을 공급하는 제1 데이터 라인(DL1), 및 제2 단위 화소(UP2)에 포함된 복수의 서브 화소들(SP2, SP3)에 데이터 전압을 공급하는 제2 데이터 라인(DL2)을 포함할 수 있다.
한편, 도 4에 도시하고 있지 않지만, 제2 신호 라인(SL2)은 화소 전원 라인, 공통 전원 라인 및 레퍼런스 라인 중 적어도 하나를 더 포함할 수 있다.
이하에서는 제2 신호 라인(SL2)이 복수의 라인을 포함하는 경우, 하나의 제2 신호 라인(SL2)은 복수의 라인으로 이루어진 신호 라인 그룹을 의미할 수 있다. 예컨대, 제2 신호 라인(SL2)이 제1 및 제2 데이터 라인(DL1, DL2), 화소 전원 라인, 공통 전원 라인 및 레퍼런스 라인을 포함하는 경우, 하나의 제2 신호 라인(SL2)은 제1 및 제2 데이터 라인(DL1, DL2), 화소 전원 라인, 공통 전원 라인 및 레퍼런스 라인으로 이루어진 신호 라인 그룹을 의미할 수 있다.
화소 전원 라인은 표시 영역(DA)에 구비된 서브 화소들(SP1, SP2, SP3) 각각의 구동 트랜지스터에 제1 전원을 공급할 수 있다. 공통 전원 라인은 표시 영역(DA)에 구비된 서브 화소들(SP1, SP2, SP3)의 캐소드 전극에 제2 전원을 공급할 수 있다. 이때, 제2 전원은 서브 화소들(SP1, SP2, SP3)에 공통적으로 공급하는 공통 전원일 수 있다. 레퍼런스 라인은 표시 영역(DA)에 구비된 서브 화소들(SP1, SP2, SP3) 각각의 구동 트랜지스터에 초기화 전압(또는 센싱 전압)을 공급할 수 있다.
인접한 제1 신호 라인들(SL1) 사이에는 투과부(TA)가 배치될 수 있다. 구체적으로, 투과부(TA)는 홀수 행의 제1 신호 라인(SL1-1)이 배치된 제1 비투과부(NTA1)와 짝수 행의 제1 신호 라인(SL1-2)이 배치된 제2 비투과부(NTA2) 사이에 배치될 수 있다. 즉, 투과부(TA)는 홀수 행의 제1 신호 라인(SL1-1)과 짝수 행의 제1 신호 라인(SL1-2) 사이에 배치될 수 있다.
또한, 인접한 제2 신호 라인들(SL2) 사이에는 투과부(TA)가 배치될 수 있다. 구체적으로, 투과부(TA)는 홀수 행의 제2 신호 라인(SL2-1)이 배치된 제3 비투과부(NTA3)과 짝수 행의 제2 신호 라인(SL2-2)이 배치된 제4 비투과부(NTA4) 사이에 배치될 수 있다. 즉, 투과부(TA)는 홀수 행의 제2 신호 라인(SL2-1)과 짝수 행의 제2 신호 라인(SL2-2) 사이에 배치될 수 있다. 투과부(TA)는 2개의 제1 신호 라인들(SL1-1, SL1-2) 및 2개의 제2 신호 라인들(SL2-1, SL2-2)에 의하여 둘러싸일 수 있다.
이러한 투과부(TA)는 제1 방향으로의 길이가 제2 방향으로의 길이 보다 긴 형상을 가질 수 있다. 제1 방향으로 연장된 제1 신호 라인(SL1)은 제2 방향으로 연장된 제2 신호 라인(SL2) 보다 작은 폭을 가질 수 있다. 제1 신호 라인(SL1)은 게이트 라인들(GL1, GL2)을 포함하는 반면, 제2 신호 라인(SL2)은 데이터 라인들(DL1, DL2) 이외에 화소 전원 라인 및 공통 전원 라인 중 하나가 포함될 수 있다. 화소 전원 라인 및 공통 전원 라인은 높은 전압이 인가되므로, 게이트 라인들(GL1, GL2)이나 데이터 라인들(DL1, DL2) 보다 넓은 폭을 가져야 한다. 이에, 제2 신호 라인(SL2)은 제1 신호 라인(SL1) 보다 넓은 폭을 가질 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 하나의 투과부(TA)의 크기를 증가시킴으로써, 투과율을 향상시킬 수 있다. 하나의 투과부(TA)의 크기가 증가되면, 하나의 투과부(TA)를 둘러싸고 있는 제1 신호 라인(SL1) 및 제2 신호 라인(SL2) 중 적어도 하나의 길이도 증가될 수 있다.
투과부(TA)의 제2 방향으로의 길이를 길게 형성하는 경우, 인접한 2개의 투과부(TA) 사이에 배치되는 제2 신호 라인(SL2)의 길이가 증가될 수 있다. 한편, 투과부(TA)의 제1 방향으로의 길이를 길게 형성하는 경우, 인접한 2개의 투과부(TA) 사이에 배치되는 제1 신호 라인(SL1)의 길이가 증가될 수 있다. 제1 신호 라인(SL1)은 제2 신호 라인(SL2) 보다 작은 폭을 가지므로, 길이 증가에 따른 면적 증가율이 작다. 제1 신호 라인(SL1) 및 제2 신호 라인(SL2)이 구비되는 영역은 광이 투과되지 않는 비투과부에 해당하므로, 투과부(TA)의 제1 방향으로의 길이를 증가시키는 것이 제2 방향으로의 길이를 증가시키는 것보다 비투과부의 면적 증가율이 작다.
이에 따라, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 투과부(TA)의 제1 방향의 길이를 증가시킴으로써, 투과부(TA)의 크기를 증가시키고, 투과율을 향상시킬 수 있다.
화소들(P)은 제1 신호 라인(SL1)과 제2 신호 라인(SL2)이 교차하는 교차 영역(IA)에 구비되며, 소정의 광을 방출하여 화상을 표시한다. 발광 영역(EA)은 화소(P)에서 광을 발광하는 영역에 해당할 수 있다.
화소(P)는 도 3에 도시된 바와 같이 홀수 행의 제1 신호 라인(SL1-1)과 중첩되는 제1 화소(P1) 및 짝수 행의 제1 신호 라인(SL1-2)과 중첩되는 제2 화소(P2)를 포함할 수 있다.
제1 화소(P1)는 홀수 행의 제1 신호 라인(SL1-1)이 배치된 제1 비투과부(NTA1)과 홀수 행의 제2 신호 라인(SL2-1)이 배치된 제3 비투과부(NTA3)가 교차하는 교차 영역에 구비될 수 있다. 또한, 제1 화소(P1)는 홀수 행의 제1 신호 라인(SL1-1)이 배치된 제1 비투과부(NTA1)과 짝수 행의 제2 신호 라인(SL2-2)이 배치된 제4 비투과부(NTA4)가 교차하는 교차 영역에 구비될 수 있다. 홀수 행의 제2 신호 라인(SL2-1)과 중첩되는 제1 화소(P1)는 짝수 행의 제2 신호 라인(SL2-2)과 중첩되는 제1 화소(P1)와 서브 화소들(SP1, SP2, SP3)의 배열 순서가 동일하므로, 제1 화소(P1)가 홀수 행의 제1 신호 라인(SL1-1) 및 제2 신호 라인(SL2)이 교차하는 교차 영역에 배치되는 것으로 설명할 수 있다.
제2 화소(P2)는 짝수 행의 제1 신호 라인(SL1-2)이 배치된 제2 비투과부(NTA2)과 홀수 행의 제2 신호 라인(SL2-1)이 배치된 제3 비투과부(NTA3)가 교차하는 교차 영역에 구비될 수 있다. 또한, 제2 화소(P2)는 짝수 행의 제1 신호 라인(SL1-2)이 배치된 제2 비투과부(NTA2)과 짝수 행의 제2 신호 라인(SL2-2)이 배치된 제4 비투과부(NTA4)가 교차하는 교차 영역에 구비될 수 있다. 홀수 행의 제2 신호 라인(SL2-1)과 중첩되는 제2 화소(P2)는 짝수 행의 제2 신호 라인(SL2-2)과 중첩되는 제2 화소(P2)와 서브 화소들(SP1, SP2, SP3)의 배열 순서가 동일하므로, 제2 화소(P2)가 짝수 행의 제1 신호 라인(SL1-2) 및 제2 신호 라인(SL2)이 교차하는 교차 영역에 배치되는 것으로 설명할 수 있다.
제1 화소(P1) 및 제2 화소(P2) 각각은 제1 단위 화소(UP1) 및 제2 단위 화소(UP2)를 포함할 수 있다. 즉, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 신호 라인(SL1)과 제2 신호 라인(SL2)이 교차하는 교차 영역(IA)에 2개의 단위 화소(UP1, UP2)가 구비될 수 있다.
본 발명이 일 실시예에 따른 투명 표시 패널(110)은 하나의 교차 영역에 2개의 단위 화소(UP1, UP2)를 구비함으로써, 투과부(TA)의 크기를 증가시켜 투과율을 향상시키는 동시에 높은 해상도도 가질 수 있다.
제1 단위 화소(UP1) 및 제2 단위 화소(UP2) 각각은 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 중 적어도 둘을 포함할 수 있다. 이때, 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 중 하나는 제1 단위 화소(UP1) 및 제2 단위 화소(UP2)에 중복해서 배치될 수 있다.
예컨대, 제2 서브 화소(SP2)는 제1 단위 화소(UP1) 및 제2 단위 화소(UP2)에 중복해서 배치될 수 있다. 즉, 제1 단위 화소(UP1)는 제1 서브 화소(SP1) 및 제3 서브 화소(SP3)를 포함하고, 제2 단위 화소(UP2)는 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함할 수 있다.
제1 서브 화소(SP1)는 제1 색 광을 방출하는 제1 발광 영역(EA1)을 포함할 수 있으며, 제2 서브 화소(SP2)는 제2 색 광을 방출하는 제2 발광 영역(EA2)을 포함할 수 있으며, 제3 서브 화소(SP3)는 제3 색 광을 방출하는 제3 발광 영역(EA3)을 포함할 수 있다.
일 예로, 제1 내지 제3 발광 영역들(EA1, EA2, EA3)은 모두 서로 다른 색의 광을 방출할 수 있다. 예컨대, 제1 발광 영역(EA1)은 녹색 광을 방출할 수 있으며, 제2 발광 영역(EA2)은 청색 광을 방출할 수 있으며, 제3 발광 영역(EA3)은 적색 광을 방출할 수 있다. 그러나, 반드시 이에 한정되지는 않는다. 또한, 각각의 서브 화소(SP1, SP2, SP3)의 배열 순서는 다양하게 변경될 수 있다.
이하에서는 설명의 편의를 위하여, 제1 서브 화소(SP1)가 녹색 광을 방출하는 녹색 서브 화소이고, 제2 서브 화소(SP2)가 청색 광을 방출하는 청색 서브 화소이며, 제3 서브 화소(SP3)가 적색 광을 방출하는 적색 서브 화소인 것으로 설명하도록 한다. 또한, 제1 단위 화소(UP1)는 제1 서브 화소(SP1) 및 제3 서브 화소(SP3)를 포함하고, 제2 단위 화소(UP2)는 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함하는 것으로 설명하고 있으나, 반드시 이에 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 화소(P1) 및 제2 화소(P2)에서 제1 내지 제3 서브 화소(SP1, SP2, SP3)의 배열 순서가 상이한 것이 특징이다. 제1 화소(P1) 및 제2 화소(P2)는 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 중 적어도 하나의 위치가 상이할 수 있다.
구체적으로, 제1 화소(P1) 및 제2 화소(P2)는 제1 단위 화소(UP1) 및 제2 단위 화소(UP2)의 위치가 상이하다. 제1 화소(P1)는 교차 영역(IA)을 중심으로 제1 방향(D1 방향)에 제1 단위 화소(UP1)가 배치되고, 제1 방향(D1 방향)과 반대인 제2 방향(D2 방향)에 제2 단위 화소(UP2)가 배치될 수 있다. 반면, 제2 화소(P2)는 제1 화소(P1)와 달리 교차 영역(IA)을 중심으로 제2 방향(D2 방향)에 제1 단위 화소(UP1)가 배치되고, 제1 방향(D1 방향)에 제2 단위 화소(UP2)가 배치될 수 있다.
한편, 제1 단위 화소(UP1)에 포함된 제1 서브 화소(SP1) 및 제3 서브 화소(SP3)는 제1 화소(P1) 및 제2 화소(P2)에서 배열 순서가 상이할 수 있다. 이에 따라, 제1 단위 화소(UP1)에 포함된 제1 서브 화소(SP1) 및 제3 서브 화소(SP3)는 제1 화소(P1) 및 제2 화소(P2)에서 위치 및 형상이 상이할 수 있다.
구체적으로, 제1 화소(P1) 및 제2 화소(P2) 각각에는 4개의 서브 화소들이 배치될 수 있도록 교차 영역(IA)을 중심으로 4개의 서브 화소 영역들이 구비될 수 있다. 제1 화소(P1) 및 제2 화소(P2) 각각에는 제1 신호 라인(SL1)과 중첩되는 제1 서브 화소 영역, 제2 신호 라인(SL2)과 중첩되는 제2 서브 화소 영역, 제1 신호 라인(SL1)과 중첩되고 상기 제1 서브 화소 영역과 마주보는 제3 서브 화소 영역, 및 제2 신호 라인(SL2)과 중첩되고 상기 제2 서브 화소 영역과 마주보는 제4 서브 화소 영역을 포함할 수 있다.
제1 화소(P1)는 교차 영역(IA)을 중심으로 제1 방향(D1 방향)에 제1 단위 화소(UP1)가 배치될 수 있다. 제1 화소(P1)의 제1 단위 화소(UP1)에 포함된 제1 서브 화소(SP1)는 홀수 행의 제1 신호 라인(SL1-1) 상에 배치될 수 있다. 이러한 제1 화소(P1)의 제1 단위 화소(UP1)에 포함된 제1 서브 화소(SP1)는 제1 화소(P1)의 제1 서브 화소 영역에 구비될 수 있다. 일 실시예에 있어서, 제1 화소(P1)의 제1 단위 화소(UP1)에 포함된 제1 서브 화소(SP1)는 제1 측 방향으로 제1 신호 라인(SL1-1)을 따라 돌출된 돌출부를 포함할 수 있다.
그리고, 제1 화소(P1)의 제1 단위 화소(UP1)에 포함된 제3 서브 화소(SP3)는 제2 신호 라인(SL2) 상에 배치될 수 있다. 이러한 제1 화소(P1)의 제1 단위 화소(UP1)에 포함된 제3 서브 화소(SP3)는 제1 화소(P1)의 제2 서브 화소 영역에 구비될 수 있다. 일 실시예에 있어서, 제1 화소(P1)의 제1 단위 화소(UP1)에 포함된 제3 서브 화소(SP3)는 제2 측 방향으로 제2 신호 라인(SL2)을 따라 돌출된 돌출부를 포함할 수 있다.
제2 화소(P2)는 제1 화소(P1)와 달리 교차 영역(IA)을 중심으로 제2 방향(D2 방향)에 제1 단위 화소(UP1)가 배치될 수 있다. 제2 화소(P2)의 제1 단위 화소(UP1)에 포함된 제1 서브 화소(SP1)는 짝수 행의 제1 신호 라인(SL1-2) 상에 배치될 수 있다. 이러한 제2 화소(P2)의 제1 단위 화소(UP1)에 포함된 제1 서브 화소(SP1)는 제1 화소(P1)와 달리 제2 화소(P2)의 제3 서브 화소 영역에 구비될 수 있다. 일 실시예에 있어서, 제2 화소(P2)의 제1 단위 화소(UP1)에 포함된 제1 서브 화소(SP1)는 제1 화소(P1)의 제1 서브 화소(SP1)가 돌출된 방향과 반대인 제3 측 방향으로 제1 신호 라인(SL1-2)을 따라 돌출된 돌출부를 포함할 수 있다.
그리고, 제2 화소(P2)의 제1 단위 화소(UP1)에 포함된 제3 서브 화소(SP3)는 제2 신호 라인(SL2) 상에 배치될 수 있다. 이러한 제2 화소(P2)의 제1 단위 화소(UP1)에 포함된 제3 서브 화소(SP3)는 제1 화소(P1)와 달리 제2 화소(P2)의 제4 서브 화소 영역에 구비될 수 있다. 일 실시예에 있어서, 제2 화소(P2)의 제1 단위 화소(UP1)에 포함된 제3 서브 화소(SP3)는 제2 측 방향으로 제2 신호 라인(SL2)을 따라 돌출된 돌출부를 포함할 수 있다.
제1 화소(P1)의 제1 단위 화소(UP1)와 제2 화소(P2)의 제1 단위 화소(UP1)가 상술한 바와 같은 배열순서를 가지는 경우, 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1)의 대각 길이(c1, c2)는 도 5에 도시된 바와 같이 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1)의 세로 길이(b) 보다 길 수 있다. 또한, 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1)의 대각 길이(c1, c2)는 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1)의 가로 길이(a) 보다 짧을 수 있다.
제1 서브 화소(SP1)가 녹색 서브 화소인 경우, 녹색 광은 적색 광 및 청색 광 보다 높은 휘도를 가질 수 있다. 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 휘도가 높은 녹색 서브 화소를 균일하게 배치함으로써, 최적의 화질을 구현할 수 있다.
제1 화소(P1) 및 제2 화소(P2)가 제1 단위 화소(UP1) 및 제2 단위 화소(UP2)의 위치가 동일하고, 제1 단위 화소(UP1)에 포함된 제1 서브 화소(SP1) 및 제3 서브 화소(SP3)의 배열순서가 동일할 수 있다. 제1 서브 화소(SP1)가 제1 화소(P1) 및 제2 화소(P2) 각각에서 동일한 위치에 배치되므로, 제2 신호 라인(SL2) 또는 제1 신호 라인(SL1)과 나란하게 일렬로 배치될 수 있다. 이러한 경우, 이미지에서 녹색 서브 화소들이 라인으로 인지될 수 있다. 그리고, 녹색 서브 화소가 높은 휘도를 가지는 경우, 녹색 서브 화소들로 이루어진 라인이 보다 쉽게 인지될 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 서브 화소(SP1)를 제1 화소(P1) 및 제2 화소(P2)에서 다른 위치에 배치할 수 있다. 제1 화소(P1)는 제1 서브 화소(SP1)를 제1 서브 화소 영역에 배치하고, 제2 화소(P2)는 제1 서브 화소(SP1)를 제1 서브 화소 영역이 아닌 제1 서브 화소 영역과 마주보는 위치에 구비된 제3 서브 화소 영역에 배치할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 서브 화소(SP1)가 제2 신호 라인(SL2)과 나란하게 일렬로 배치되지 않으므로, 이미지에서 제1 서브 화소(SP1)가 라인으로 인지되지 않을 수 있다.
한편, 제1 화소(P1)의 제1 서브 화소(SP1)는 제1 측 방향으로 제1 신호 라인(SL1-1)을 따라 돌출된 돌출부를 포함하고, 제2 화소(P2)의 제1 서브 화소(SP1)는 제1 화소(P1)의 제1 서브 화소(SP1)가 돌출된 방향과 반대인 제3 측 방향으로 제1 신호 라인(SL1-2)을 따라 돌출된 돌출부를 포함할 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 화소(P1)의 제1 서브 화소(SP1) 및 제2 화소(P2)의 제1 서브 화소(SP1) 각각이 제1 신호 라인(SL1)을 따라 돌출됨으로써, 제1 서브 화소(SP1)의 발광 면적을 증가시키고 비발광 영역(NEA)의 면적을 감소시킬 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 발광 효율을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 화소(P1)의 제1 서브 화소(SP1) 및 제2 화소(P2)의 제1 서브 화소(SP1) 각각에 구비된 돌출부들이 서로 다른 방향으로 구비됨으로써, 제1 서브 화소(SP1)가 보다 균일하게 배치될 수 있다.
제1 화소(P1) 및 제2 화소(P2)는 제1 단위 화소(UP1)뿐만 아니라 제2 단위 화소(UP2)에 포함된 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)의 배열순서도 상이할 수 있다. 이에 따라, 제2 단위 화소(UP2)에 포함된 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)는 제1 화소(P1) 및 제2 화소(P2)에서 위치 및 형상이 상이할 수 있다.
구체적으로, 제1 화소(P1)는 교차 영역(IA)을 중심으로 제2 방향(D2 방향)에 제2 단위 화소(UP2)가 배치될 수 있다. 제1 화소(P1)의 제2 단위 화소(UP2)에 포함된 제2 서브 화소(SP2)는 홀수 행의 제1 신호 라인(SL1-1) 상에 배치될 수 있다. 이러한 제1 화소(P1)의 제2 단위 화소(UP2)에 포함된 제2 서브 화소(SP2)는 제1 화소(P1)의 제3 서브 화소 영역에 구비될 수 있다. 일 실시예에 있어서, 제1 화소(P1)의 제2 단위 화소(UP2)에 포함된 제2 서브 화소(SP2)는 제1 단위 화소(UP1)의 제1 서브 화소(SP1)가 돌출된 방향과 반대인 제3 측 방향으로 제1 신호 라인(SL1-1)을 따라 돌출된 돌출부를 포함할 수 있다.
그리고, 제1 화소(P1)의 제2 단위 화소(UP2)에 포함된 제3 서브 화소(SP3)는 제2 신호 라인(SL2) 상에 배치될 수 있다. 이러한 제1 화소(P1)의 제2 단위 화소(UP2)에 포함된 제3 서브 화소(SP3)는 제1 화소(P1)의 제4 서브 화소 영역에 구비될 수 있다. 일 실시예에 있어서, 제1 화소(P1)의 제2 단위 화소(UP2)에 포함된 제3 서브 화소(SP3)는 제1 단위 화소(UP1)의 제3 서브 화소(SP3)가 돌출된 방향과 반대인 제2 측 방향으로 제2 신호 라인(SL2)을 따라 돌출된 돌출부를 포함할 수 있다.
제2 화소(P2)는 제1 화소(P1)와 달리 교차 영역(IA)을 중심으로 제1 방향(D1 방향)에 제2 단위 화소(UP2)가 배치될 수 있다. 제2 화소(P2)의 제2 단위 화소(UP2)에 포함된 제2 서브 화소(SP2)는 제1 화소(P1)와 달리 제1 신호 라인(SL1)이 아닌 제2 신호 라인(SL2) 상에 배치될 수 있다. 이러한 제2 화소(P2)의 제2 단위 화소(UP2)에 포함된 제2 서브 화소(SP2)는 제1 화소(P1)와 달리 제2 화소(P2)의 제2 서브 화소 영역에 구비될 수 있다. 일 실시예에 있어서, 제2 화소(P2)의 제2 단위 화소(UP2)에 포함된 제2 서브 화소(SP2)는 제2 측 방향으로 제2 신호 라인(SL2)을 따라 돌출된 돌출부를 포함할 수 있다.
그리고, 제2 화소(P2)의 제2 단위 화소(UP2)에 포함된 제3 서브 화소(SP3)는 제1 화소(P1)와 달리 제2 신호 라인(SL2)이 아닌 짝수 행의 제1 신호 라인(SL1-2) 상에 배치될 수 있다. 이러한 제2 화소(P2)의 제2 단위 화소(UP2)에 포함된 제3 서브 화소(SP3)는 제1 화소(P1)와 달리 제2 화소(P2)의 제1 서브 화소 영역에 구비될 수 있다. 일 실시예에 있어서, 제2 화소(P2)의 제2 단위 화소(UP2)에 포함된 제3 서브 화소(SP3)는 제1 측 방향으로 짝수 행의 제1 신호 라인(SL1-2)을 따라 돌출된 돌출부를 포함할 수 있다. 제2 화소(P2)의 제2 단위 화소(UP2)의 제3 서브 화소(SP3)는 제1 화소(P1)의 제1 단위 화소(UP1)의 제1 서브 화소(SP1)와 나란하게 배치될 수 있다.
제1 화소(P1)의 제2 단위 화소(UP2)와 제2 화소(P2)의 제2 단위 화소(UP2)가 상술한 바와 같은 배열순서를 가지는 경우, 인접한 2개의 제1 화소(P1)의 제2 서브 화소들(SP2) 간의 가로 길이(a1)는 인접한 2개의 제2 화소(P2)의 제2 서브 화소들(SP2) 간이 가로 길이(a2)와 상이할 수 있다. 구체적으로, 인접한 2개의 제1 화소(P1)의 제2 서브 화소들(SP2) 간의 가로 길이(a1)는 도 6에 도시된 바와 같이 인접한 2개의 제2 화소(P2)의 제2 서브 화소들(SP2) 간이 가로 길이(a2) 보다 길 수 있다.
제1 화소(P1) 및 제2 화소(P2) 각각은 제3 서브 화소(SP3)를 2개씩 포함할 수 있다. 제1 화소(P1)는 2개의 제3 서브 화소(SP3)가 제2 신호 라인(SL2)을 따라 서로 마주보도록 배치될 수 있다. 그리고, 제2 화소(P2)는 2개의 제3 서브 화소(SP3) 중 하나가 제1 신호 라인(SL1) 상에 배치되고, 다른 하나가 제2 신호 라인(SL2) 상에 배치될 수 있다. 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 화소(P1) 및 제2 화소(P2)에서 제3 서브 화소(SP3)의 배치가 상이함에 따라, 이미지에서 제3 서브 화소(SP3)가 라인으로 인지되는 것을 방지할 수 있다.
2개의 제3 서브 화소(SP3)는 제1 화소(P1) 및 제2 화소(P2) 모두에서 제2 신호 라인(SL2)을 따라 서로 마주보도록 배치될 수 있다. 이러한 경우, 제3 서브 화소(SP3)가 제2 신호 라인(SL2)을 따라 일렬로 배치되므로, 이미지에서 제3 서브 화소(SP3)가 라인으로 인지될 수 있다. 제2 신호 라인(SL2)들은 제1 신호 라인들(SL1) 보다 이격거리가 크므로, 제3 서브 화소(SP3)들로 이루어진 라인이 보다 쉽게 인지될 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 화소(P1) 및 제2 화소(P2)에서 제3 서브 화소(SP3)를 상이하게 배치함으로써, 제3 서브 화소(SP3)가 제2 신호 라인(SL2)을 따라 일렬로 배치되는 것을 방지할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 이미지에서 제3 서브 화소(SP3)가 라인으로 인지되는 것을 방지할 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 상술한 바와 같이 홀수 행의 제1 신호 라인(SL1-1) 상에 구비된 제1 화소(P1)와 짝수 행의 제1 신호 라인(SL1-2) 상에 구비된 제2 화소(P2) 각각에 구비된 서브 화소들(SP1, SP2, SP3)을 다르게 배치할 수 있다. 상술한 바와 같은 제1 화소(P1) 및 제2 화소(P2)가 구비된 투명 표시 패널(110)은 높은 투과율을 가지는 동시에 높은 해상도를 가질 수 있으며, 더 나아가, 최적의 화질을 제공할 수 있다.
한편, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 화소(P)가 투과부(TA)를 바라보는 복수의 측들을 포함하고, 화소(P)의 복수의 측들 각각이 제1 신호 라인(SL1) 및 제2 신호 라인(SL2) 각각에 대하여 경사를 가지는 것을 특징으로 한다.
구체적으로, 화소(P)는 투과부(TA)를 바라보는 제1 측(S1)과 제2 측(S2), 제1측(S1)과 마주보는 제3 측(S3) 및 제2 측(S2)과 마주보는 제4 측(S4)을 포함할 수 있다. 일 예로, 화소(P)는 4개의 측들(S1, S2, S3, S4)로 이루어진 마름모 형상에 제1 신호 라인(SL1)을 따라 돌출된 돌출부를 가질 수 있다. 이러한 경우, 투과부(TA)는 화소(P)의 크기 및 배치에 따라 육각 형상 또는 팔각 형상을 가질 수 있다.
화소(P)의 제1 측(S1), 제2 측(S2), 제3 측(S3) 및 제4 측(S4) 각각은 제1 신호 라인(SL1)과 평행하거나 수직하지 않고 경사를 가질 수 있다. 즉, 화소(P)의 제1 측(S1), 제2 측(S2), 제3 측(S3) 및 제4 측(S4) 각각은 제1 신호 라인(SL1)에 대하여 0보다 크고 90보다 작은 경사를 가질 수 있다. 일 예로, 화소(P)의 제1 측(S1), 제2 측(S2), 제3 측(S3) 및 제4 측(S4) 각각은 제1 신호 라인(SL1)에 대하여 30보다 크고 60보다 작은 경사를 가진 사선으로 이루어질 수 있다.
또한, 화소(P)의 제1 측(S1), 제2 측(S2), 제3 측(S3) 및 제4 측(S4) 각각은 제2 신호 라인(SL2)과 평행하거나 수직하지 않고 경사를 가질 수 있다. 즉, 화소(P)의 제1 측(S1), 제2 측(S2), 제3 측(S3) 및 제4 측(S4) 각각은 제2 신호 라인(SL2)에 대하여 0보다 크고 90보다 작은 경사를 가질 수 있다. 일 예로, 화소(P)의 제1 측(S1), 제2 측(S2), 제3 측(S3) 및 제4 측(S4) 각각은 제2 신호 라인(SL2)에 대하여 30보다 크고 60보다 작은 경사를 가진 사선으로 이루어질 수 있다.
한편, 비투과부는 화소(P)가 구비되어 발광하는 발광 영역(EA)과 광이 발광하지 않는 비발광 영역(NEA)으로 구분될 수 있다.
발광 영역(EA)에는 복수의 서브 화소들(SP1, SP2, SP3)이 구비되어 소정의 색 광이 방출될 수 있으며, 복수의 서브 화소들(SP1, SP2, SP3) 각각에 구비된 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)을 포함할 수 있다.
비발광 영역(NEA)에는 블랙 매트릭스(BM)가 구비될 수 있다. 블랙 매트릭스(BM)는 제1 블랙 매트릭스(BM1), 제2 블랙 매트릭스(BM2), 제3 블랙 매트릭스(BM3) 및 제4 블랙 매트릭스(BM4)를 포함할 수 있다.
제1 블랙 매트릭스(BM1)는 복수의 서브 화소들(SP1, SP2, SP3) 사이에 구비되어, 복수의 서브 화소들(SP1, SP2, SP3) 간에 혼색이 발생하는 것을 방지할 수 있다.
제2 블랙 매트릭스(BM2)는 복수의 서브 화소들(SP1, SP2, SP3) 각각과 투과부(TA) 사이에 구비되어, 복수의 서브 화소들(SP1, SP2, SP3) 각각에서 발생한 광이 시야각에 따라 다른 색 광으로 보이는 것을 방지할 수 있다.
제3 블랙 매트릭스(BM3)는 제1 방향으로 인접하게 배치된 화소들(P) 사이에 구비되어, 제1 방향으로 인접하게 배치된 화소들(P) 간에 혼색이 발생하는 것을 방지하고, 외부로부터 입사된 광이 제1 신호 라인(SL1)에서 반사되는 것을 방지할 수 있다.
제4 블랙 매트릭스(BM4)는 제2 방향으로 인접하게 배치된 화소들(P) 사이에 구비되어, 제2 방향으로 인접하게 배치된 화소들(P) 간에 혼색이 발생하는 것을 방지하고, 외부로부터 입사된 광이 제2 신호 라인(SL2)에서 반사되는 것을 방지할 수 있다.
블랙 매트릭스(BM)는 광을 차단 또는 흡수하는 물질로 이루어지므로, 블랙 매트릭스(BM)가 형성된 영역에서는 서브 화소들(SP1, SP2, SP3)에서 발생한 광이 통과되지 않고 외부로부터 입사된 광도 투과되지 않을 수 있다. 이에 따라, 블랙 매트릭스(BM)가 형성된 영역은 광이 방출되지 않는 비발광 영역(NEA)에 해당한다.
블랙 매트릭스(BM)는 광을 차단 또는 흡수하므로, 투명 표시 패널(110)의 투과도에 큰 영향을 줄 수 있다. 구체적으로, 투명 표시 패널(110)은 블랙 매트릭스(BM)가 형성된 영역, 즉, 비발광 영역(NEA)이 증가할수록 투과도가 감소할 수 있다. 반면, 투명 표시 패널(110)은 비발광 영역(NEA)이 감소할수록 투과도가 증가할 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 블랙 매트릭스(BM)가 형성된 영역, 즉, 비발광 영역(NEA)을 감소시키기 위한 화소(P) 구조를 가진다. 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 화소(P)가 제1 신호 라인(SL1)과 제2 신호 라인(SL2)이 교차하는 교차 영역(IA)에 구비되며, 화소(P)의 복수의 측들(S1, S2, S3, S4)이 제1 신호 라인(SL1) 및 제2 신호 라인(SL2) 각각에 대하여 경사를 가지도록 한다. 이와 같은 화소(P)를 가진 투명 표시 패널(110)은 복수의 측들(S1, S2, S3, S4)이 제1 신호 라인(SL1) 및 제2 신호 라인(SL2)에 평행하거나 수직하는 화소(P)를 가진 투명 표시 패널 보다 투과부(TA)의 외곽 길이를 감소시킬 수 있다.
즉, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 복수의 서브 화소들(SP1, SP2, SP3) 각각과 투과부(TA) 사이에 구비된 제2 블랙 매트릭스(BM2), 제1 방향으로 인접하게 배치된 화소들(P) 사이에 구비된 제3 블랙 매트릭스(BM3) 및 제2 방향으로 인접하게 배치된 화소들(P) 사이에 구비된 제4 블랙 매트릭스(BM4)의 총 면적을 감소시킬 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 블랙 매트릭스(BM)가 형성된 영역, 즉, 비발광 영역(NEA)이 감소됨에 따라 투과도를 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 하나의 화소(P)를 제1 신호 라인(SL1)과 제2 신호 라인(SL2)이 교차하는 교차 영역(IA)에 구비하고, 화소(P)가 교차 영역(IA)을 중심으로 배치된 복수의 서브 화소들(SP1, SP2, SP3)을 포함하는 것을 특징으로 한다. 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 복수의 서브 화소들(SP1, SP2, SP3)이 교차 영역(IA)을 중심으로 모여서 배치됨으로써, 화질 선명도 및 가독성을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 복수의 서브 화소들(SP1, SP2, SP3) 사이에 구비된 제1 비발광 영역(NEA1)이 제1 신호 라인(SL1) 및 제2 신호 라인(SL2) 각각에 대하여 경사를 가질 수 있다. 예컨대, 블랙 매트릭스(BM)는 교차 영역(IA)으로부터 화소(P)의 측들(S1, S2, S3, S4) 각각의 중간 지점까지 구비될 수 있다. 이와 같이 블랙 매트릭스(BM)가 구비된 투명 표시 패널(110)은 복수의 서브 화소들(SP1, SP2, SP3) 사이에서 블랙 매트릭스(BM)가 제1 신호 라인(SL1) 또는 제2 신호 라인(SL2)를 따라 구비된 투명 표시 패널 보다 제1 비발광 영역(NEA1)을 감소시킬 수 있다.
즉, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 복수의 서브 화소들(SP1, SP2, SP3) 사이에 구비된 제1 블랙 매트릭스(BM1)의 면적을 감소시킬 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 블랙 매트릭스(BM)가 형성된 영역, 즉, 비발광 영역(NEA)이 감소됨에 따라 투과도를 향상시킬 수 있다.
도 7a는 실시예1 및 실시예2 각각의 화소 구조를 보여주는 도면이다.
도 7a를 참조하면, 실시예1(Case1)는 홀수 행의 제1 신호 라인(SL1-1)에 구비된 화소와 짝수 행의 제1 신호 라인(SL1-2)에 구비된 화소에서 서브 화소들의 배열 순서가 다르다.
이때, 홀수 행의 제1 신호 라인(SL1-1)에 구비된 화소는 2개의 적색 서브 화소 중 하나가 홀수 행의 제1 신호 라인(SL1-1) 상에서 청색 서브 화소와 마주보도록 배치되고, 다른 하나가 제2 신호 라인(SL2) 상에서 녹색 서브 화소와 마주보도록 배치될 수 있다.
짝수 행의 제1 신호 라인(SL1-2)에 구비된 화소는 2개의 적색 서브 화소 중 하나가 짝수 행의 제1 신호 라인(SL1-2) 상에서 녹색 서브 화소와 마주보도록 배치되고, 다른 하나가 제2 신호 라인(SL2) 상에서 청색 서브 화소와 마주보도록 배치될 수 있다.
실시예2(Case2)는 본 발명의 일 실시예에 따른 투명 표시 패널(110)에 배치된 화소 구조의 일 예를 나타낸다. 실시예(Case5)는 홀수 행의 제1 신호 라인(SL1-1)에 구비된 화소와 짝수 행의 제1 신호 라인(SL1-2)에 구비된 화소에서 서브 화소들의 배열 순서가 다르다.
이때, 홀수 행의 제1 신호 라인(SL1-1)에 구비된 화소는 2개의 적색 서브 화소가 제2 신호 라인(SL2) 상에서 서로 마주보도록 배치되고, 녹색 서브 화소 및 청색 서브 화소가 홀수 행의 제1 신호 라인(SL1-1) 상에서 서로 마주보도록 배치될 수 있다.
짝수 행의 제1 신호 라인(SL1-2)에 구비된 화소는 2개의 적색 서브 화소 중 하나가 짝수 행의 제1 신호 라인(SL1-2) 상에서 녹색 서브 화소와 마주보도록 배치되고, 다른 하나가 제2 신호 라인(SL2) 상에서 청색 서브 화소와 마주보도록 배치될 수 있다.
도 7b는 실시예1 및 실시예2 각각에서의 화각을 보여준다.
도 7b를 참조하면, 가로 화각은 가로 방향으로 인접하게 배치된 동일 색의 서브 화소들의 화각을 나타내며, 세로 화각은 세로 방향으로 인접하게 배치된 동일 색의 서브 화소들의 화각을 나타내며, 대각 화각은 대각선 방향으로 인접하게 배치된 동일 색의 서브 화소들의 화각을 나타낼 수 있다. 화각은 1.5arcmin 이하로 작을수록 좋다. 화각이 커지면, 서브 화소들 간의 간격이 인지되어 화질 열화가 발생할 수 있다.
실시예1은 적색 서브 화소들 간의 가로 화각이 0.88arcmin이고, 세로 화각이 0.39arcmin이며, 대각 화각이 0.93arcmin이 나타날 수 있다. 비교예4은 녹색 서브 화소들 간의 가로 화각이 1.10arcmin이고, 세로 화각이 0.84arcmin이며, 대각 화각이 1.39arcmin이 나타날 수 있다. 또한, 실시예1은 청색 서브 화소들 간의 가로 화각이 1.10arcmin이고, 세로 화각이 0.83arcmin이며, 대각 화각이 1.12arcmin이 나타날 수 있다.
실시예1과 같은 화소 구조를 가진 투명 표시 패널(110)은 녹색 서브 화소들 간의 대각 화각에서 1.39arcmin으로 최대값을 가진다. 이값은 1arcmin을 초과하나, 1.5arcmin 이하로 녹색 서브 화소가 인지되는 정도가 낮다. 결과적으로, 실시예1과 같은 화소 구조를 가진 투명 표시 패널(110)은 화질 열화가 발생하지 않고 좋은 화질을 제공할 수 있다.
실시예2는 적색 서브 화소들 간의 가로 화각이 0.88arcmin이고, 세로 화각이 0.39arcmin이며, 대각 화각이 1.07arcmin이 나타날 수 있다. 실시예2는 녹색 서브 화소들 간의 가로 화각이 1.10arcmin이고, 세로 화각이 0.59arcmin이며, 대각 화각이 0.93arcmin이 나타날 수 있다. 또한, 실시예2는 청색 서브 화소들 간의 가로 화각이 1.10arcmin이고, 세로 화각이 0.83arcmin이며, 대각 화각이 1.11arcmin이 나타날 수 있다.
실시예2와 같은 화소 구조를 가진 투명 표시 패널(110)은 청색 서브 화소들 간의 대각 화각에서 1.11arcmin으로 최대값을 가진다. 이값은 1arcmin을 다소 초과하기는 하나, 1.5arcmin 보다 현저히 낮은 값에 해당한다. 이에, 실시예2와 같은 화소 구조를 가진 투명 표시 패널(110)에서 청색 서브 화소가 인지되는 정도가 현저히 적다.
결과적으로, 실시예2와 같은 화소 구조를 가진 투명 표시 패널(110)은 좋은 화질을 제공할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 투명 표시 장치 110: 투명 표시 패널
111: 제1 기판 112: 제2 기판
SL1: 제1 신호 라인 SL2: 제2 신호 라인

Claims (21)

  1. 제1 방향으로 연장되고 이격 배치된 복수의 제1 신호 라인;
    제2 방향으로 연장되고 이격 배치된 복수의 제2 신호 라인;
    인접한 2개의 제1 신호 라인들 사이 및 인접한 2개의 제2 신호 라인들 사이에 구비된 투과부; 및
    상기 제1 신호 라인 및 상기 제2 신호 라인이 교차하는 교차 영역에 배치되고, 제1 색 광을 방출하는 제1 서브 화소, 제2 색 광을 방출하는 제2 서브 화소, 및 제3 색 광을 방출하는 제3 서브 화소를 포함하는 화소를 포함하고,
    상기 화소는 홀수 행의 제1 신호 라인과 중첩되는 제1 화소 및 짝수 행의 제1 신호 라인과 중첩되는 제2 화소를 포함하고,
    상기 제1 화소 및 상기 제2 화소는 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 중 적어도 하나의 위치가 상이한 투명 표시 장치.
  2. 제1항에 있어서, 상기 상기 제1 화소 및 상기 제2 화소 각각은,
    상기 제1 서브 화소 및 상기 제3 서브 화소로 이루어진 제1 단위 화소; 및
    상기 제2 서브 화소 및 상기 제3 서브 화소로 이루어진 제2 단위 화소를 포함하는 투명 표시 장치.
  3. 제2항에 있어서,
    상기 제1 화소 및 상기 제2 화소는 상기 제1 단위 화소 및 상기 제2 단위 화소의 위치가 상이한 투명 표시 장치.
  4. 제2항에 있어서,
    상기 제1 신호 라인은 상기 제1 단위 화소에 포함된 서브 화소들에 게이트 신호를 공급하는 제1 게이트 라인, 및 상기 제2 단위 화소에 포함된 서브 화소들에 게이트 신호를 공급하는 제2 게이트 라인을 포함하는 투명 표시 장치.
  5. 제2항에 있어서,
    상기 제2 신호 라인은 상기 제1 단위 화소에 포함된 서브 화소들에 데이터 전압을 공급하는 제1 데이터 라인, 및 상기 제2 단위 화소에 포함된 서브 화소들에 데이터 전압을 공급하는 제2 데이터 라인을 포함하는 투명 표시 장치.
  6. 제1항에 있어서,
    상기 제1 서브 화소는 녹색 광을 방출하는 녹색 서브 화소이고, 상기 제2 서브 화소는 청색 광을 방출하는 청색 서브 화소이며, 상기 제3 서브 화소는 적색 광을 방출하는 적색 서브 화소인 투명 표시 장치.
  7. 제1항에 있어서,
    상기 제1 화소의 제1 서브 화소와 상기 제2 화소의 제1 서브 화소의 대각 길이는 상기 제1 화소의 제1 서브 화소와 상기 제2 화소의 제1 서브 화소의 세로 길이 보다 길고, 인접한 2개의 제1 화소의 제1 서브 화소들 간의 가로 길이 보다 짧은 투명 표시 장치.
  8. 제1항에 있어서,
    인접한 2개의 제1 화소의 제2 서브 화소들 간의 가로 길이는 인접한 2개의 제2 화소의 제2 서브 화소들 간의 가로 길이와 상이한 투명 표시 장치.
  9. 제8항에 있어서,
    인접한 2개의 제1 화소의 제2 서브 화소들 간의 가로 길이는 인접한 2개의 제2 화소의 제2 서브 화소들 간의 가로 길이보다 긴 투명 표시 장치.
  10. 제1항에 있어서,
    상기 제1 신호 라인의 폭이 상기 제2 신호 라인의 폭 보다 작은 투명 표시 장치.
  11. 제1항에 있어서,
    상기 투과부는 상기 제1 방향으로의 길이가 상기 제2 방향으로의 길이 보다 긴 투명 표시 장치.
  12. 제1항에 있어서,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 각각은 상기 투과부를 바라보는 적어도 하나의 측이 상기 제1 신호 라인 및 상기 제2 신호 라인 각각에 대하여 경사를 가지는 투명 표시 장치.
  13. 제1항에 있어서,
    상기 투과부는 육각 형상 및 팔각 형상 중 하나를 가지는 투명 표시 장치.
  14. 제1 방향으로 연장되고, 서로 이격 배치된 제1 비투과부 및 제2 비투과부'
    제2 방향으로 연장되고, 서로 이격 배치된 제3 비투과부 및 제4 비투과부;
    상기 제1 비투과부와 상기 제2 비투과부 사이 및 상기 제3 비투과부와 상기 제4 비투과부 사이에 구비된 투과부;
    상기 제3 비투과부 및 상기 제4 비투과부 각각과 상기 제1 비투과부가 교차하는 교차 영역에 배치된 제1 화소; 및
    상기 제3 비투과부 및 상기 제4 비투과부 각각과 상기 제2 비투과부가 교차하는 교차 영역에 배치된 제2 화소를 포함하고,
    상기 제1 화소 및 상기 제2 화소 각각은 제1 색 광을 방출하는 제1 서브 화소, 제2 색 광을 방출하는 제2 서브 화소, 및 제3 색 광을 방출하는 제3 서브 화소를 포함하고,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 중 적어도 하나는 상기 제1 화소와 상기 제2 화소에서 형상 및 위치가 상이한 투명 표시 장치.
  15. 제14항에 있어서,
    상기 제1 화소의 제1 서브 화소는 상기 제1 신호 라인 상에 배치되고, 제1 측 방향으로 상기 제1 신호 라인을 따라 돌출된 돌출부를 포함하고,
    상기 제2 화소의 제1 서브 화소는 상기 제1 신호 라인과 중첩되고, 상기 제1 측 방향과 반대되는 제2 측 방향으로 상기 제1 신호 라인을 따라 돌출된 돌출부를 포함하는 투명 표시 장치.
  16. 제14항에 있어서,
    상기 제1 화소의 제2 서브 화소는 상기 제1 신호 라인 상에서 상기 제1 서브 화소와 마주보도록 배치되고, 제2 측 방향으로 상기 제1 신호 라인을 따라 돌출된 돌출부를 포함하고,
    상기 제2 화소의 제2 서브 화소는 상기 제2 신호 라인 상에서 상기 제3 서브 화소와 마주보도록 배치되는 투명 표시 장치.
  17. 제14항에 있어서,
    상기 제1 화소 및 상기 제2 화소 각각에는 2개의 제3 서브 화소가 포함되고,
    상기 제1 화소의 2개의 제3 서브 화소는 상기 제2 신호 라인 상에서 서로 마주보도록 배치되고,
    상기 제2 화소의 2개의 제3 서브 화소 중 하나는 상기 제2 신호 라인 상에 배치되고, 상기 제2 화소의 2개의 제3 서브 화소 중 다른 하나는 상기 제1 신호 라인 상에 배치되는 투명 표시 장치.
  18. 제14항에 있어서,
    상기 제1 서브 화소는 녹색 광을 방출하는 녹색 서브 화소이고, 상기 제2 서브 화소는 청색 광을 방출하는 청색 서브 화소이며, 상기 제3 서브 화소는 적색 광을 방출하는 적색 서브 화소인 투명 표시 장치.
  19. 제14항에 있어서,
    상기 제1 화소의 제1 서브 화소와 상기 제2 화소의 제1 서브 화소의 대각 길이는 상기 제1 화소의 제1 서브 화소와 상기 제2 화소의 제1 서브 화소의 세로 길이 보다 길고, 인접한 2개의 제1 화소의 제1 서브 화소들 간의 가로 길이 보다 짧은 투명 표시 장치.
  20. 제14항에 있어서,
    인접한 2개의 제1 화소의 제2 서브 화소들 간의 가로 길이는 인접한 2개의 제2 화소의 제2 서브 화소들 간의 가로 길이와 상이한 투명 표시 장치.
  21. 제14항에 있어서,
    인접한 2개의 제1 화소의 제2 서브 화소들 간의 가로 길이는 인접한 2개의 제2 화소의 제2 서브 화소들 간의 가로 길이보다 긴 투명 표시 장치.
KR1020200091747A 2020-07-23 2020-07-23 투명 표시 장치 Pending KR20220012672A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200091747A KR20220012672A (ko) 2020-07-23 2020-07-23 투명 표시 장치
US17/372,205 US11700749B2 (en) 2020-07-23 2021-07-09 Transparent display device
CN202110800761.5A CN113972243A (zh) 2020-07-23 2021-07-15 透明显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200091747A KR20220012672A (ko) 2020-07-23 2020-07-23 투명 표시 장치

Publications (1)

Publication Number Publication Date
KR20220012672A true KR20220012672A (ko) 2022-02-04

Family

ID=79586254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200091747A Pending KR20220012672A (ko) 2020-07-23 2020-07-23 투명 표시 장치

Country Status (3)

Country Link
US (1) US11700749B2 (ko)
KR (1) KR20220012672A (ko)
CN (1) CN113972243A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682049B (zh) * 2020-06-19 2023-08-22 京东方科技集团股份有限公司 显示基板、显示装置及掩膜版

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6577224B2 (ja) 2015-04-23 2019-09-18 株式会社ジャパンディスプレイ 表示装置
KR102531406B1 (ko) 2018-10-02 2023-05-15 삼성디스플레이 주식회사 표시 장치
KR20210081598A (ko) 2019-12-24 2021-07-02 엘지디스플레이 주식회사 투명 표시 장치
KR20210157640A (ko) * 2020-06-22 2021-12-29 엘지디스플레이 주식회사 투명 표시 장치
KR20220012680A (ko) * 2020-07-23 2022-02-04 엘지디스플레이 주식회사 투명 표시 장치

Also Published As

Publication number Publication date
CN113972243A (zh) 2022-01-25
US11700749B2 (en) 2023-07-11
US20220028936A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
KR102536628B1 (ko) 투명표시장치
KR102651858B1 (ko) 유기 발광 표시 패널
CN102484123B (zh) 具有交叠的柔性基板的拼接显示器
KR102475504B1 (ko) 투명표시패널 및 이를 포함하는 투명표시장치
CN106972041B (zh) 有机发光二极管显示装置
KR20210058399A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
US20230209953A1 (en) Transparent display apparatus
US11966143B2 (en) Light shutter panel and transparent display apparatus having the same
US20210389640A1 (en) Light Shutter Panel and Transparent Display Apparatus Having the Same
US11700749B2 (en) Transparent display device
US12200987B2 (en) Transparent display device capable of increasing size of transmissive area
US20250107373A1 (en) Transparent display device
US12256615B2 (en) Transparent display device
KR100752377B1 (ko) 유기 전계발광 표시장치
KR102630592B1 (ko) 다중 패널 표시 장치
US20230200194A1 (en) Transparent display apparatus
CN114677959A (zh) 一种显示面板及显示装置
TW202431630A (zh) 發光顯示裝置
CN114628454A (zh) 透明显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200723

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230616

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200723

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20241204

Patent event code: PE09021S01D