[go: up one dir, main page]

KR20190099815A - 반도체 패키지 및 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지 및 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20190099815A
KR20190099815A KR1020180019747A KR20180019747A KR20190099815A KR 20190099815 A KR20190099815 A KR 20190099815A KR 1020180019747 A KR1020180019747 A KR 1020180019747A KR 20180019747 A KR20180019747 A KR 20180019747A KR 20190099815 A KR20190099815 A KR 20190099815A
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor chip
chip
package
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180019747A
Other languages
English (en)
Other versions
KR102438456B1 (ko
Inventor
한원길
이승로
이용제
조성일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180019747A priority Critical patent/KR102438456B1/ko
Priority to US16/177,968 priority patent/US10784244B2/en
Publication of KR20190099815A publication Critical patent/KR20190099815A/ko
Application granted granted Critical
Publication of KR102438456B1 publication Critical patent/KR102438456B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

반도체 패키지는 패키지 기판, 상기 패키지 기판 상에 배치되고 상기 패키지 기판으로부터 제1 높이를 갖는 적어도 하나의 제1 반도체 칩, 상기 패키지 기판 상에 상기 제1 반도체 칩과 이격 배치되며 상기 패키지 기판으로부터 상기 제1 높이보다 작은 제2 높이를 갖는 적어도 하나의 제2 반도체 칩, 상기 제1 및 제2 반도체 칩들을 커버하도록 상기 제1 및 제2 반도체 칩들 상에 적층되는 적어도 하나의 제3 반도체 칩, 및 상기 제2 반도체 칩과 상기 제3 반도체 칩 사이에 배치되어 상기 제3 반도체 칩을 지지하는 적어도 하나의 지지 구조물을 포함한다.

Description

반도체 패키지 및 반도체 패키지의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지 및 반도체 패키지의 제조 방법에 관한 것이다. 보다 상세하게 본 발명은 패키지 기판 상에 서로 다른 높이의 반도체 칩들이 배치된 멀티칩 패키지 및 이의 제조 방법에 관한 것이다.
멀티칩 패키지(MCP, Multi-Chip Package)에 있어서, 최상위 반도체 칩의 오버행 부분을 지지하기 위하여 스페이서 칩을 사용할 수 있다. 그러나, 상기 스페이서 칩을 형성하기 위하여, 백랩(back lap) 공정, 소싱 공정, 다이 어태치 공정 등을 수행하여야 하므로, 원가가 상승되고 생산성이 저하되는 문제점이 있다.
본 발명의 일 과제는 원가를 절감하고 생산성을 향상시킬 수 있는 반도체 패키지를 제공하는 데 있다.
본 발명의 다른 과제는 상기 반도체 패키지의 제조 방법을 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 패키지는 패키지 기판, 상기 패키지 기판 상에 배치되고 상기 패키지 기판으로부터 제1 높이를 갖는 적어도 하나의 제1 반도체 칩, 상기 패키지 기판 상에 상기 제1 반도체 칩과 이격 배치되며 상기 패키지 기판으로부터 상기 제1 높이보다 작은 제2 높이를 갖는 적어도 하나의 제2 반도체 칩, 상기 제1 및 제2 반도체 칩들을 커버하도록 상기 제1 및 제2 반도체 칩들 상에 적층되는 적어도 하나의 제3 반도체 칩, 및 상기 제2 반도체 칩과 상기 제3 반도체 칩 사이에 배치되어 상기 제3 반도체 칩을 지지하는 적어도 하나의 지지 구조물을 포함한다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 패키지는 패키지 기판, 상기 패키지 기판 상에 순차적으로 적층되며 상기 패키지 기판으로부터 제1 높이를 갖는 복수 개의 제1 반도체 칩들, 상기 패키지 기판 상에 배치되며 상기 패키지 기판으로부터 상기 제1 높이보다 작은 제2 높이를 갖는 제2 반도체 칩, 상기 패키지 기판 상에 상기 제1 및 제2 반도체 칩들을 커버하도록 적층되는 복수 개의 제3 반도체 칩들, 및 상기 제2 반도체 칩과 상기 제3 반도체 칩들의 최하층 제3 반도체 칩 사이에 배치되어 상기 제3 반도체 칩들을 지지하는 적어도 하나의 지지 구조물을 포함한다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 패키지의 제조 방법에 있어서, 패키지 기판 상에 상기 패키지 기판으로부터 제1 높이를 갖는 복수 개의 제1 반도체 칩들을 순차적으로 적층시킨다. 상기 패키지 기판 상에 상기 패키지 기판으로부터 상기 제1 높이보다 작은 제2 높이를 갖는 제2 반도체 칩을 배치시킨다. 상기 제2 반도체 칩 상에 지지 구조물을 배치시킨다. 상기 지지 구조물 상에 상기 제1 및 제2 반도체 칩들을 커버하도록 복수 개의 제3 반도체 칩들을 적층시킨다.
예시적인 실시예들에 따른 반도체 패키지는 제1 높이를 갖는 제1 반도체 칩들, 상기 제1 높이보다 작은 제2 높이를 갖는 제2 반도체 칩, 상기 제2 반도체 칩 상에 배치된 지지 구조물, 및 상기 지지 구조물 상에 지지되는 제3 반도체 칩들을 포함할 수 있다. 상기 지지 구조물은 상대적으로 작은 높이를 갖는 상기 제2 반도체 칩 상에 배치되어 인접한 상기 제1 반도체 칩들과의 높이차를 보상하고 최상위 제3 반도체 칩들을 지지할 수 있다.
따라서, 최상위 칩을 지지하기 위한 기존의 스페이서 칩을 대체하고 와이어 본딩 공정 중에 상기 지지 구조물을 형성함으로써, 원가를 절감하고 생산성을 향상시킬 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 2는 도 1의 반도체 패키지를 나타내는 평면도이다.
도 3은 도 1의 반도체 패키지의 지지 구조물을 나타내는 사시도이다.
도 4는 도 3의 A-A' 라인을 따라 절단한 단면도이다.
도 5 및 도 6은 도 3의 지지 구조물의 다양한 형태를 나타내는 사시도들이다.
도 7 내지 도 11은 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 12는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 13은 도 12의 반도체 패키지의 지지 구조물을 나타내는 단면도이다.
도 14 및 도 15는 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 16은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 17은 도 16의 반도체 패키지의 지지 구조물을 나타내는 단면도이다.
도 18 및 도 19는 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 20은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 21은 도 20의 반도체 패키지의 지지 구조물을 나타내는 단면도이다.
도 22 및 도 23은 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 24는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 2는 도 1의 반도체 패키지를 나타내는 평면도이다. 도 3은 도 1의 반도체 패키지의 지지 구조물을 나타내는 사시도이다. 도 4는 도 3의 A-A' 라인을 따라 절단한 단면도이다.
도 1 내지 도 4를 참조하면, 반도체 패키지(10)는 패키지 기판(100), 복수 개의 제1 반도체 칩들(200), 제2 반도체 칩(300), 지지 구조물(400), 복수 개의 제3 반도체 칩들(500), 및 밀봉 부재(600)를 포함할 수 있다. 또한, 반도체 패키지(10)는 제1 반도체 칩들(200), 제2 반도체 칩(300) 및 제3 반도체 칩들(500)을 패키지 기판(110)에 전기적으로 연결시키기 위한 도전성 연결 부재들(230, 330, 530)을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 패키지 기판(100)은 서로 마주보는 상부면(102)과 하부면(104)을 갖는 기판일 수 있다. 예를 들면, 패키지 기판(100)은 인쇄회로기판(PCB), 플렉서블 기판, 테이프 기판 등을 포함할 수 있다. 상기 인쇄회로기판은 내부에 비아와 다양한 회로들을 갖는 다층 회로 보드일 수 있다.
패키지 기판(100)의 상부면(102) 상에는 복수 개의 배선들에 각각 연결된 기판 패드들(110)이 배치될 수 있다. 상기 배선들은 패키지 기판(110)의 상부면(102) 또는 내부에서 연장할 수 있다. 기판 패드들(110)은 상기 배선들의 단부들과 각각 연결될 수 있다. 예를 들면, 상기 배선의 적어도 일부분이 랜딩 패드로서 상기 기판 패드로 사용될 수 있다.
상기 배선들은 패키지 기판(100) 상에 실장되는 전자 부품들로 파워를 공급하기 위한 파워 넷으로서 파워 배선 또는 그라운드 배선을 포함할 수 있다. 기판 패드들(110)은 상기 파워 배선 또는 그라운드 배선에 연결되는 파워 패드 또는 그라운드 패드를 포함할 수 있다. 또한, 기판 패드들(110)은 상기 전자 부품들로 데이터 신호를 전달하기 위한 복수 개의 기판 신호 배선들 및 기판 신호 패드들을 더 포함할 수 있다.
상기 도면들에는 몇 개의 기판 패드들만이 도시되어 있으나, 상기 기판 패드들의 개수 및 배치들은 예시적으로 제공된 것이며, 본 발명이 이에 제한되지 않음을 이해할 수 있을 것이다. 상기 기판 패드들을 비롯한 상기 기판 신호 패드들 및 상기 배선들은 본 발명이 속하는 기술 분야에서 널리 알려진 것이므로 도시 및 설명을 생략하기로 한다.
패키지 기판(100)의 상부면(102) 상에는 상기 배선들을 커버하며 기판 패드들(110)를 노출시키는 제1 절연막(130)이 형성될 수 있다. 제1 절연막(130)은 기판 패드(120)를 제외한 패키지 기판(100)의 상부면(102) 전체를 커버할 수 있다. 예를 들면, 상기 제1 절연막은 솔더 레지스트를 포함할 수 있다.
예시적인 실시예들에 있어서, 복수 개의 제1 반도체 칩들(200)은 패키지 기판(100) 상에 탑재될 수 있다. 복수 개의 제1 반도체 칩들(200)은 패키지 기판(100)으로부터 제1 높이를 가질 수 있다.
예를 들면, 4개의 제1 반도체 칩들(200a, 200b, 200c, 200d)이 접착 부재들(240a, 240b, 240c, 240d)을 이용하여 패키지 기판(100)의 상부면(102) 상에 부착될 수 있다. 예를 들면, 상기 접착 부재는 DAF(direct adhesive film)과 같은 접착 필름을 포함할 수 있다.
제1 반도체 칩(200)은 상면, 즉, 활성면(active surface) 상에 형성된 칩 패드들(202)을 가질 수 있다. 칩 패드들(202)은 전력 핀 기능을 수행하는 입출력 단자, 그라운드 핀 기능을 수행하는 입출력 단자 또는 데이터 핀 기능을 수행하는 입출력 단자를 포함할 수 있다.
제1 반도체 칩(200)는 제1 도전성 연결 부재들(230)에 의해 패키지 기판(100)에 전기적으로 연결될 수 있다. 구체적으로, 제1 도전성 연결 부재(230)는 제1 반도체 칩(200)의 칩 패드(202)를 패키지 기판(100)의 기판 패드(110)에 전기적으로 연결할 수 있다. 예를 들면, 제1 도전성 연결 부재(230)는 본딩 와이어를 포함할 수 있다. 따라서, 제1 반도체 칩들(200)은 상기 접착 부재에 의해 패키지 기판(100) 상에 적층되고 복수 개의 제1 도전성 연결 부재들(230)에 패키지 기판(100)에 전기적으로 연결될 수 있다. 이와 다르게, 상기 제3 도전성 연결 부재는 솔더 범프, 관통 전극, 솔더 볼, 도전성 페이스트 등을 포함할 수 있다.
제1 반도체 칩(200)은 메모리 회로를 포함하는 메모리 칩을 포함할 수 있다. 예를 들면, 제1 반도체 칩(200)은 디램(DRAM)과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 제1 반도체 칩들의 개수, 크기, 배치 등은 예시적으로 제공된 것이며, 본 발명이 이에 제한되지 않음을 이해할 수 있을 것이다.
예시적인 실시예들에 있어서, 적어도 하나의 제2 반도체 칩(300)은 패키지 기판(110) 상에 탑재될 수 있다. 제2 반도체 칩(300)은 패키지 기판(100) 상에 제1 반도체 칩(200)과 이격 배치될 수 있다. 제2 반도체 칩(300)은 패키지 기판(110)으로부터 상기 제1 높이보다 작은 제2 높이를 가질 수 있다. 따라서, 제1 반도체 칩(200)의 상부면은 제2 반도체 칩(300)의 상부면보다 기 설정된 높이(H)만큼 더 높게 위치할 수 있다. 또한, 제1 반도체 칩(200)의 칩 두께는 제2 반도체 칩(300)의 칩 두께보다 더 작을 수 있다.
제2 반도체 칩(300)은 접착 부재(340)를 이용하여 패키지 기판(100)의 상부면(102) 상에 부착될 수 있다. 제2 반도체 칩(300)은 집적 회로를 포함할 수 있다. 예를 들면, 제2 반도체 칩(300)은 로직 회로를 포함하는 로직 칩일 수 있다. 상기 로칙 칩은 메모리 칩들을 제어하는 컨트롤러일 수 있다.
제2 반도체 칩(300)은 상면 상에 형성된 칩 패드들(302)을 가질 수 있다. 칩 패드들(302)은 전력 핀 기능을 수행하는 입출력 단자, 그라운드 핀 기능을 수행하는 입출력 단자 또는 데이터 핀 기능을 수행하는 입출력 단자를 포함할 수 있다. 도면들에는 몇 개의 칩 패드들만이 도시되어 있으나, 상기 칩 패드들의 구조 및 배치들은 예시적으로 제공된 것이며, 본 발명이 이에 제한되지 않음을 이해할 수 있을 것이다. 또한, 상기 칩 패드들을 비롯한 상기 칩 신호 패드들은 본 발명이 속하는 기술 분야에서 널리 알려진 것이므로 도시 및 설명을 생략하기로 한다.
예시적인 실시예들에 있어서, 칩 패드들(302)은 재배선 패드들일 수 있다. 도 4에 도시된 바와 같이, 제2 반도체 칩(300)은 최상부에 재배선층(310)을 포함할 수 있다. 재배선층(310)은 칩 패드들(302)을 포함할 수 있다. 또한, 후술하는 바와 같이, 재배선층(310)은 지지 구조물(400)의 더미 패드들(410)을 포함할 수 있다.
제2 반도체 칩(300)은 제2 도전성 연결 부재들(330)에 의해 패키지 기판(100)에 전기적으로 연결될 수 있다. 구체적으로, 제2 도전성 연결 부재(330)는 제2 반도체 칩(300)의 칩 패드(302)를 패키지 기판(100)의 기판 패드(110)에 전기적으로 연결할 수 있다. 예를 들면, 제1 도전성 연결 부재(330)는 본딩 와이어를 포함할 수 있다. 따라서, 제2 반도체 칩(300)은 접착 부재(340)에 의해 패키지 기판(100) 상에 적층되고 복수 개의 제1 도전성 연결 부재들(330)에 패키지 기판(100)에 전기적으로 연결될 수 있다.
이와 다르게, 상기 제1 도전성 연결 부재는 솔더 범프, 관통 전극, 솔더 볼, 도전성 페이스트 등을 포함할 수 있다. 예를 들면, 상기 제2 반도체 칩은 플립 칩 본딩(flip chip bonding) 방식에 의해 패키지 기판(100) 상에 실장될 수 있다. 이 경우에 있어서, 상기 제1 반도체 칩은 상기 칩 패드들이 형성된 상기 활성면이 패키지 기판(100)을 향하도록 패키지 기판(100) 상에 실장될 수 있다. 상기 제1 반도체 칩의 상기 칩 패드들은 도전성 범프들, 예를 들면, 솔더 범프들에 의해 패키지 기판(100)의 상기 기판 패드들과 전기적으로 연결될 수 있다. 이 때, 지지 구조물(400)의 더미 패드들(410)은 상기 활성면에 반대하는 후면 상에 형성될 수 있다. 또한, 복수 개의 상기 제2 반도체 칩들이 패키지 기판(100) 상에 순차적으로 적층될 수 있다.
예시적인 실시예들에 있어서, 지지 구조물(400)은 제2 반도체 칩(300) 상에 배치될 수 있다. 지지 구조물(400)은 제2 반도체 칩(300)과 제3 반도체 칩들(500)의 최하층 제3 반도체 칩(500a) 사이에 배치되어 제3 반도체 칩들(500)을 지지할 수 있다. 제1 반도체 칩들(200)의 상기 제1 높이는 지지 구조물(400)의 높이(H)와 제2 반도체 칩(300)의 상기 제2 높이의 합과 같을 수 있다.
구체적으로, 지지 구조물(400)은 제2 반도체 칩(300) 상에 배치되는 적어도 2개의 더미 패드들(410a, 410b) 및 양단부가 더미 패드들(410a, 410b)에 각각 접합되며 최하층 제3 반도체 칩(500a)의 하부를 지지하는 더미 와이어(420)를 포함할 수 있다. 더미 와이어(420)의 양단부(422a, 422b)는 제2 반도체 칩(300)의 상부면 상에 접합될 수 있다. 더미 와이어(420)의 만곡부(424)는 양단부(422a, 422b)로부터 상부로 연장되어 제3 반도체 칩(500)의 오버행 부분의 하부에 접촉할 수 있다. 예를 들면, 더미 와이어(420)의 만곡부(424)는 U자형 형상을 가지고 상기 오버행 부분을 지지할 수 있다.
예를 들면, 한 쌍의 더미 패드들(410a, 410b)은 제2 반도체 칩(300)의 상부면 상에 배열될 수 있다. 한 쌍의 더미 패드들(410a, 410b)은 일 방향을 따라 배열될 수 있다. 한 쌍의 더미 패드들(410a, 410b)은 소정 간격(W)만큼 서로 이격될 수 있다. 더미 와이어(420)의 양단부(422a, 422b)는 한 쌍의 더미 패드들(410a, 410b)에 각각 접합될 수 있다. 더미 와이어(420)의 만곡부(424)는 양단부(422a, 422b)로부터 상부로 연장되어 제3 반도체 칩(500)의 상기 오버행 부분을 지지할 수 있는 높이(H)를 가질 수 있다.
한 쌍의 더미 패드들(410a, 410b)은 제2 반도체 칩(300)의 상부면 상에서 임의의 원하는 위치에 배열될 수 있다. 또한, 한 쌍의 더미 패드들(410a, 410b)에 연결된 더미 와이어(420)는 제2 반도체 칩(300)의 상부면으로부터 제3 반도체 칩(500)의 상기 오버행 부분(P) 간의 높이차에 따라 선택된 높이(H)를 가질 수 있다.
한 쌍의 더미 패드들(410a, 410b) 간의 간격(W) 및 더미 와이어(420)의 두께는 제3 반도체 칩(500)의 상기 오버행 부분의 길이나 두께 등을 고려하여 선택될 수 있다.
더미 와이어(420)는 상기 본딩 와이어의 두께와 같거나 더 큰 두께를 가질 수 있다. 또한, 더미 와이어(420)는 우수한 강도와 높은 열전도도를 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 더미 와이어(420)는 상기 본딩 와이어와 동일한 물질을 사용하여 형성될 수 있다. 이와 다르게, 더미 와이어(420)는 비전도성 물질을 사용하여 형성될 수 있다.
또한, 상기 더미 패드는 상기 칩 패드와 동일한 물질을 사용하여 형성될 수 있다. 이와 다르게, 상기 더미 패드는 비전도성 접착 필름을 개재하여 상기 제2 반도체 칩 상에 부착될 수 있다. 상기 비전도성 접착 필름의 예로서는 폴리이미드 필름일 수 있다.
예시적인 실시예들에 있어서, 복수 개의 제3 반도체 칩들(500)은 제1 반도체 칩(200) 및 지지 구조물(400) 상에 적층될 수 있다. 제3 반도체 칩들(500)은 패키지 기판(110) 상에서 지지 구조물(400)에 의해 지지되어 탑재될 수 있다. 제3 반도체 칩들(500a, 500b, 500c, 500d)은 접착 부재들(540a, 540b, 540c, 540d)를 이용하여 지지 구조물(400) 상에 부착될 수 있다. 예를 들면, 상기 접착 부재는 DAF(direct adhesive film)과 같은 접착 필름을 포함할 수 있다. 제3 반도체 칩(500)은 제1 반도체 칩(200) 및 제2 반도체 칩(300)을 커버할 수 있는 큰 면적을 가질 수 있다.
제3 반도체 칩(500)은 상면, 즉, 활성면(active surface) 상에 형성된 칩 패드들(502)을 가질 수 있다. 칩 패드들(602)은 전력 핀 기능을 수행하는 입출력 단자, 그라운드 핀 기능을 수행하는 입출력 단자 또는 데이터 핀 기능을 수행하는 복수 개의 입출력 단자들을 포함할 수 있다.
제3 반도체 칩(500)는 제3 도전성 연결 부재들(530)에 의해 패키지 기판(100)에 전기적으로 연결될 수 있다. 구체적으로, 제3 도전성 연결 부재(530)는 제3 반도체 칩(500)의 칩 패드(502)를 패키지 기판(100)의 기판 패드(110)에 전기적으로 연결할 수 있다. 예를 들면, 제3 도전성 연결 부재(530)는 본딩 와이어를 포함할 수 있다. 따라서, 제3 반도체 칩들(500)은 상기 접착 부재에 의해 지지 구조물(400) 상에 적층되고 복수 개의 제3 도전성 연결 부재들(530)에 패키지 기판(100)에 전기적으로 연결될 수 있다.
제3 반도체 칩들(500)은 메모리 회로를 포함하는 메모리 칩을 포함할 수 있다. 예를 들면, 제3 반도체 칩들(500)은 낸드 플래시 메모리(NAND flash memory)와 같은 비휘발성 메모리 장치를 포함할 수 있다. 상기 제3 반도체 칩들의 개수, 크기, 배치 등은 예시적으로 제공된 것이며, 본 발명이 이에 제한되지 않음을 이해할 수 있을 것이다.
예시적인 실시예들에 있어서, 밀봉 부재(600)는 패키지 기판(100) 상에 형성되어 제1 반도체 칩들(200), 제2 반도체 칩(300), 지지 구조물(400) 및 제3 반도체 칩들(500)을 외부로부터 보호할 수 있다. 상기 밀봉 부재는 에폭시 몰딩 콤파운드(epoxy mold compound, EMC)를 포함할 수 있다.
패키지 기판(100)의 하부면(104) 상에는 전기 신호를 제공하기 위한 외부 접속 패드들(120)이 형성될 수 있다. 외부 접속 패드들(120)은 제2 절연막(140)에 의해 노출될 수 있다. 상기 제2 절연막은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산질화막을 포함할 수 있다. 패키지 기판(100)의 외부 접속 패드(120) 상에는 외부 장치와의 전기적 연결을 위하여 외부 연결 부재(700)가 배치될 수 있다. 예를 들면, 외부 연결 부재(700)는 솔더 볼일 수 있다. 반도체 패키지(10)는 상기 솔더 볼들을 매개로 하여 모듈 기판(도시되지 않음)에 실장되어 메모리 모듈을 구성할 수 있다.
상술한 바와 같이, 반도체 패키지(10)는 제1 높이를 갖는 제1 반도체 칩들(200), 상기 제1 높이보다 작은 제2 높이를 갖는 제2 반도체 칩(300), 제2 반도체 칩(300) 상에 배치된 지지 구조물(400), 및 지지 구조물(400) 상에 지지되는 제3 반도체 칩들(500)을 포함할 수 있다. 지지 구조물(400)은 상대적으로 작은 높이를 갖는 제2 반도체 칩(300) 상에 배치되어 인접한 제1 반도체 칩들(200) 간의 높이차를 보상하고 최상위 제3 반도체 칩들(300)을 지지할 수 있다.
따라서, 최상위 칩을 지지하기 위한 기존의 스페이서 칩을 대체하고 와이어 본딩 공정 중에 지지 구조물(400)을 형성함으로써, 원가를 절감하고 생산성을 향상시킬 수 있다.
도 5 및 도 6은 도 3의 지지 구조물의 다양한 형태를 나타내는 사시도들이다.
도 5를 참조하면, 지지 구조물(400)은 4개의 더미 패드들(410) 및 2개의 더미 와이어들(420)을 포함할 수 있다.
4개의 더미 패드들(410)은 제2 반도체 칩(300)의 상부면 상에 배열될 수 있다. 제1 더미 와이어(420)의 양단부는 한 쌍의 더미 패드들(410)에 각각 접합되고, 제2 더미 와이어(420)의 양단부는 한 쌍의 더미 패드들(410)에 각각 접합될 수 있다. 따라서, 2개의 제1 및 제2 더미 와이어들(420)은 제3 반도체 칩(500)의 오버행 부분을 함께 지지할 수 있다.
도 6을 참조하면, 지지 구조물(400)은 하나의 더미 패드(410) 및 하나의 더미 와이어(420)를 포함할 수 있다.
하나의 더미 패드(410)는 일 방향으로 연장하는 장방형 형상을 가질 수 있다. 더미 와이어(420)의 제1 단부는 더미 패드(410)의 제1 단부와 접합하고, 더미 와이어(420)의 제2 단부는 더미 패드(410)의 제2 단부와 접합할 수 있다.
이하에서는, 도 1의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 7 내지 도 11은 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 7을 참조하면, 먼저, 반도체 웨이퍼(W) 상에 반도체 제조 공정을 수행하여 복수 개의 반도체 칩들(30)을 형성한 후, 소잉 공정에 의해 웨이퍼(W)를 절단하여 개별적인 제2 반도체 칩(300, 도 8 참조)을 제공할 수 있다.
예시적인 실시예들에 있어서, 반도체 제조 공정 중 후공정(BEOL, back-end-of-line)을 수행하여 웨이퍼 상에 재배선층을 형성할 수 있다. 상기 재배선층은 본딩 패드로서의 재배선 패드들(302) 및 더미 패드들(410)을 포함할 수 있다. 이어서, 상기 웨이퍼의 후면을 연마 공정에 의해 제거하여, 상기 웨이퍼가 원하는 두께를 갖도록 할 수 있다. 이어서, 소잉 공정에 의해 상기 웨이퍼를 절단하여 개별적인 제2 반도체 칩을 제공할 수 있다.
도 8을 참조하면, 반도체 기판(20) 상에 제1 반도체 칩들(200) 및 제2 반도체 칩(300)을 적층시킬 수 있다.
접착 부재들(240a, 240b, 240c, 240d)을 이용하여 반도체 기판(20)의 상부면(102) 상에 4개의 제1 반도체 칩들(200a, 200b, 200c, 200d)을 부착할 수 있다. 접착 부재(340)를 이용하여 반도체 기판(10)의 상부면(12) 상에 제1 반도체 칩(200)과 이격되도록 제2 반도체 칩(300)을 부착시킬 수 있다. 이 때, 제1 반도체 칩들(200)은 반도체 기판(20)으로부터 제1 높이를 가지고, 제2 반도체 칩(300)은 반도체 기판(20)으로부터 상기 제1 높이보다 작은 제2 높이를 가질 수 있다. 따라서, 제1 반도체 칩(200)의 상부면은 제2 반도체 칩(300)의 상부면보다 기 설정된 높이(H)만큼 더 높게 위치할 수 있다.
이어서, 와이어 본딩 공정을 수행하여 제1 반도체 칩들(200)의 칩 패드들 및 제2 반도체 칩(300)의 칩 패드들(302)을 반도체 기판(20)의 상부면(102) 상의 기판 패드들(110)에 연결시킬 수 있다. 제1 반도체 칩(200)의 상기 칩 패드들은 제1 도전성 연결 부재들(230)에 의해 기판 패드들(110)에 연결될 수 있다. 제2 반도체 칩(300)의 칩 패드들(302)은 제2 도전성 연결 부재들(330)에 의해 기판 패드들(110)에 연결될 수 있다.
도 9를 참조하면, 제2 반도체 칩(300) 상에 적어도 하나의 지지 구조물(400)을 배치시킬 수 있다.
와이어 본딩 공정을 수행하여 제2 반도체 칩(300)의 2개의 더미 패드들(410) 각각에 더미 와이어(420)의 양단부를 각각 접합시켜 지지 구조물(400)를 형성할 수 있다. 제1 반도체 칩들(200)의 상기 제1 높이는 지지 구조물(400)의 높이(H)와 제2 반도체 칩(300)의 상기 제2 높이의 합과 같을 수 있다.
한 쌍의 더미 패드들(410) 간의 간격(W) 및 더미 와이어(420)의 두께는 후술하는 제3 반도체 칩(500)의 오버행 부분의 길이나 두께 등을 고려하여 선택될 수 있다.
더미 와이어(420)는 상기 본딩 와이어의 두께와 같거나 더 큰 두께를 가질 수 있다. 또한, 더미 와이어(420)는 우수한 강도와 높은 열전도도를 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 더미 와이어(420)는 상기 본딩 와이어와 동일한 물질을 사용하여 형성될 수 있다. 이와 다르게, 더미 와이어(420)는 비전도성 물질을 사용하여 형성될 수 있다.
또한, 상기 더미 패드는 상기 칩 패드와 동일한 물질을 사용하여 형성될 수 있다. 이와 다르게, 상기 더미 패드는 비전도성 접착 필름을 개재하여 상기 제2 반도체 칩 상에 부착될 수 있다. 상기 비전도성 접착 필름의 예로서는 폴리이미드 필름일 수 있다.
도 10을 참조하면, 복수 개의 제3 반도체 칩들(500)을 제1 반도체 칩(200) 및 지지 구조물(400) 상에 적층할 수 있다.
접착 부재들(540a, 540b, 540c, 540d)을 이용하여 제1 반도체 칩(200)과 지지 구조물(400) 상에 제3 반도체 칩들(500a, 500b, 500c, 500d)을 부착할 수 있다. 따라서, 제3 반도체 칩들(500a, 500b, 500c, 500d)은 반도체 기판(10) 상에서 지지 구조물(400)에 의해 지지되어 탑재될 수 있다. 상기 제3 반도체 칩들은 순차적 또는 지그재그 방향으로 오프셋 정렬될 수 있다. 상기 제3 반도체 칩의 평면적은 상기 제1 반도체 칩 또는 상기 제2 반도체 칩의 평면적보다 더 클 수 있다.
이어서, 와이어 본딩 공정을 수행하여 제3 반도체 칩들(500a, 500b, 500c, 500d)의 칩 패드들을 반도체 기판(20)의 상부면(102) 상의 기판 패드들(110)에 연결시킬 수 있다. 제3 반도체 칩들(500a, 500b, 500c, 500d)의 상기 칩 패드들은 제3 도전성 연결 부재들(560)에 의해 기판 패드들(110)에 연결될 수 있다.
도 11을 참조하면, 반도체 기판(20) 상에 제1 반도체 칩들(200), 제2 반도체 칩(300), 지지 구조물(400) 및 제3 반도체 칩들(500)을 커버하는 몰딩 부재(600)을 형성할 수 있다. 이어서, 반도체 기판(20)의 하부면(104) 상의 외부 접속 패드들(120) 상에 외부 접속 부재들(700)을 형성한 후, 소잉 공정에 의해 반도체 기판(10)을 절단하여 개별적인 반도체 패키지를 제공할 수 있다.
예를 들면, 몰딩 공정에 의해 반도체 기판(10) 상에 몰딩 부재를 성형함으로써, 제1 반도체 칩들(200), 제2 반도체 칩(300), 지지 구조물(400) 및 제3 반도체 칩들(500)을 커버하는 몰딩 부재(600)을 형성할 수 있다. 몰딩 부재(700)는 에폭시 몰딩 컴파운드(epoxy molding compound)를 포함할 수 있다.
도 12는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 13은 도 12의 반도체 패키지의 지지 구조물을 나타내는 단면도이다. 상기 반도체 패키지는 지지 구조물의 구성을 제외하고는 도 1 내지 도 4를 참조로 설명한 반도체 패키지와 실질적으로 동일하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 12 및 도 13을 참조하면, 반도체 패키지(11)의 지지 구조물(401)은 제2 반도체 칩(300) 상에 배치되는 적어도 하나의 더미 패드(410) 및 더미 패드(410) 상에 순차적으로 적층된 복수 개의 더미 범프들(421)을 포함할 수 있다. 더미 범프들(421)은 원하는 높이(H)를 갖도록 순차적으로 적층될 수 있다. 더미 범프들(421)은 더미 패드(410)로부터 상부로 연장되어 제3 반도체 칩(500)의 오버행 부분의 하부에 접촉 및 지지할 수 있다.
이하에서는, 도 12의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 14 및 도 15는 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 14를 참조하면, 먼저, 도 7 및 도 8을 참조로 설명한 공정들을 수행한 후, 제2 반도체 칩(300) 상에 적어도 하나의 지지 구조물(401)을 배치시킬 수 있다.
예시적인 실시예들에 있어서, 와이어 본딩 공정을 수행하여 제2 반도체 칩(300)의 하나의 더미 패드(410) 상에 복수 개의 더미 범프들(421)을 순차적으로 적층시킬 수 있다.
구체적으로, 더미 패드(410) 상에 와이어 본딩 장치의 캐필러리로부터 와이어가 제공되고, 방전 토치와 같은 볼 형성부에 의해 상기 와이어의 선단에 하나의 범프(421)를 형성할 수 있다. 상기 캐필러리는 상부로 이동하여 범프(421) 상에 와이어의 선단을 제공한 후 범프(421) 상에 새로운 범프를 적층시킬 수 있다. 이와 같은 공정을 반복적으로 수행하여 하나의 더미 패드(410) 상에 복수 개의 적층된 더미 범프들(421)을 형성할 수 있다.
더미 범프(421)들의 개수, 더미 범프(421)의 두께 등은 후술하는 제3 반도체 칩(500)의 오버행 부분의 길이나 두께 등을 고려하여 선택될 수 있다.
도 15를 참조하면, 복수 개의 제3 반도체 칩들(500)을 제1 반도체 칩(200) 및 지지 구조물(401) 상에 적층할 수 있다.
접착 부재들(540a, 540b, 540c, 540d)을 이용하여 제1 반도체 칩(200)과 지지 구조물(400) 상에 제3 반도체 칩들(500a, 500b, 500c, 500d)을 부착할 수 있다. 따라서, 제3 반도체 칩들(500a, 500b, 500c, 500d)은 반도체 기판(10) 상에서 지지 구조물(400)에 의해 지지되어 탑재될 수 있다.
이어서, 반도체 기판(20) 상에 제1 반도체 칩들(200), 제2 반도체 칩(300), 지지 구조물(401) 및 제3 반도체 칩들(500)을 커버하는 몰딩 부재(600)을 형성할 수 있다. 이어서, 반도체 기판(20)의 하부면(104) 상의 외부 접속 패드들(120) 상에 외부 접속 부재들(700)을 형성한 후, 소잉 공정에 의해 반도체 기판(10)을 절단하여 개별적인 반도체 패키지를 제공할 수 있다.
도 16은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 17은 도 16의 반도체 패키지의 지지 구조물을 나타내는 단면도이다. 상기 반도체 패키지는 지지 구조물 상에 지지되는 제3 반도체 칩들의 실장 방식을 제외하고는 도 12를 참조로 하여 설명한 반도체 패키지와 실질적으로 동일하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 16 및 도 17을 참조하면, 반도체 패키지(12)의 복수 개의 제3 반도체 칩들(500)은 플립 칩 방식에 의해 제1 반도체 칩(200) 및 지지 구조물(401) 상에 실장될 수 있다. 제3 반도체 칩들(500)은 솔더 범프들(532)을 매개로 하여 제1 반도체 칩(200) 및 지지 구조물(401) 상에 적층될 수 있다.
구체적으로, 최상위 제1 반도체 칩(200d)과 최하위 제3 반도체 칩(500a) 사이에 그리고 지지 구조물(401)과 최하위 제3 반도체 칩(500a) 사이에 솔더 범프들(532)이 개재되도록 제3 반도체 칩(500)을 제1 반도체 칩(200) 및 지지 구조물(401) 상에 배치시킬 수 있다.
최하위 제3 반도체 칩(500a)의 칩 패드(510)와 최상위 제1 반도체 칩(200d)의 상부면 상의 칩 패드(도시되지 않음) 사이에는 솔더 범프(532)가 개재될 수 있다.
도 17에 도시된 바와 같이, 최하위 제3 반도체 칩(500a)과 복수 개의 더미 범프들(421) 중 일부의 제1 더미 범프들(421) 사이에 솔더 범프들(532)이 개재될 수 있다. 솔더 범프(532) 및 복수 개의 더미 범프들(421) 중 제1 더미 범프들(421)은 최하위 제3 반도체 칩(500a)과 제2 반도체 칩(300)을 서로 전기적으로 연결할 수 있다. 이 경우에 있어서, 제1 더미 범프들(421)은 더미 패드가 아닌 칩 패드(302) 상에 적층될 수 있다.
복수 개의 더미 범프들(421) 중 나머지 제2 더미 범프들(421)은 최하위 제3 반도체 칩(500a)의 하부면과 접촉 지지할 수 있다.
최하위 제3 반도체 칩(500a)은 솔더 범프들(532)에 의해 패키지 기판(100)에 전기적으로 연결될 수 있다. 최하위 제3 반도체 칩(500a)은 솔더 범프(532) 및 제1 더미 범프들(421)에 의해 제2 반도체 칩(300) 또는 패키지 기판(100)과 연결될 수 있다. 나머지 제3 반도체 칩들(500b, 500c, 500d)는 제3 도전성 연결 부재들(530)에 의해 패키지 기판(100)에 전기적으로 연결될 수 있다. 예를 들면, 제3 도전성 연결 부재(530)는 본딩 와이어를 포함할 수 있다.
이하에서는, 도 16의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 18 및 도 19는 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 18을 참조하면, 먼저, 도 7 및 도 8을 참조로 설명한 공정들을 수행한 후, 제2 반도체 칩(300) 상에 적어도 하나의 지지 구조물(401)을 배치시킬 수 있다.
예시적인 실시예들에 있어서, 와이어 본딩 공정을 수행하여 제2 반도체 칩(300)의 칩 패드(302) 및 더미 패드(410) 상에 복수 개의 더미 범프들(421)을 순차적으로 적층시킬 수 있다. 복수 개의 더미 범프들(421) 중에서 제1 더미 범프들(421)은 칩 패드(302) 상에 적층되어 전기적 신호 전달을 위해 사용될 수 있다.
도 19를 참조하면, 복수 개의 제3 반도체 칩들(500)을 제1 반도체 칩(200) 및 지지 구조물(401) 상에 적층할 수 있다.
예시적인 실시예들에 있어서, 복수 개의 제3 반도체 칩들(500)은 플립 칩 방식에 의해 제1 반도체 칩(200) 및 지지 구조물(401) 상에 실장될 수 있다. 제3 반도체 칩들(500)은 솔더 범프들(532)을 매개로 하여 제1 반도체 칩(200) 및 지지 구조물(401) 상에 적층될 수 있다.
구체적으로, 최하위 제3 반도체 칩(500a)의 복수 개의 칩 패드들 상에 범프들을 형성하고, 최상위 제1 반도체 칩(200d)과 최하위 제3 반도체 칩(500a) 사이에 그리고 지지 구조물(401)과 최하위 제3 반도체 칩(500a) 사이에 상기 범프들이 개재되도록 제3 반도체 칩(500)을 제1 반도체 칩(200) 및 지지 구조물(401) 상에 배치시킬 수 있다.
이어서, 솔더 리플로우 공정을 수행하여 최하위 제3 반도체 칩(500a)의 칩 패드(510)와 최상위 제1 반도체 칩(200d)의 상부면 상의 칩 패드 사이에 솔더 범프(532)를 형성하고, 최하위 제3 반도체 칩(500a)과 복수 개의 더미 범프들(421) 중 일부의 제1 더미 범프들(421) 사이에 솔더 범프들(532)을 형성할 수 있다. 따라서, 최하위 제3 반도체 칩(500a)은 솔더 범프들(532)에 의해 패키지 기판(100)에 전기적으로 연결될 수 있다.
이후, 나머지 제3 반도체 칩들(500b, 500c, 500d)을 제3 도전성 연결 부재들(530)에 의해 패키지 기판(100)에 전기적으로 연결할 수 있다. 예를 들면, 제3 도전성 연결 부재(530)는 본딩 와이어를 포함할 수 있다.
이어서, 반도체 기판(20) 상에 제1 반도체 칩들(200), 제2 반도체 칩(300), 지지 구조물(401) 및 제3 반도체 칩들(500)을 커버하는 몰딩 부재(600)을 형성할 수 있다. 이어서, 반도체 기판(20)의 하부면(104) 상의 외부 접속 패드들(120) 상에 외부 접속 부재들(700)을 형성한 후, 소잉 공정에 의해 반도체 기판(10)을 절단하여 개별적인 반도체 패키지를 제공할 수 있다.
도 20은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 21은 도 20의 반도체 패키지의 지지 구조물을 나타내는 단면도이다. 상기 반도체 패키지는 지지 구조물 상에 지지되는 제3 반도체 칩들의 전기적 연결 방식을 제외하고는 도 16을 참조로 하여 설명한 반도체 패키지와 실질적으로 동일하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 20 및 도 21을 참조하면, 반도체 패키지(13)의 복수 개의 제3 반도체 칩들(500)은 플립 칩 방식에 의해 제1 반도체 칩(200) 및 지지 구조물(401) 상에 실장될 수 있다. 제3 반도체 칩들(500)은 솔더 범프들(532)을 매개로 하여 제1 반도체 칩(200) 및 지지 구조물(401) 상에 적층될 수 있다. 또한, 제3 반도체 칩들(500)은 실리콘 관통 비아들(TSVs)(520)에 의해 서로 전기적으로 연결될 수 있다. 실리콘 관통 비아들(520)은 솔더 범프들(532)에 의해 서로 전기적으로 연결될 수 있다. 제3 반도체 칩들(500)은 실리콘 관통 비아들(330)을 통해 데이터 신호 및 제어 신호를 통신할 수 있다.
최하위 제3 반도체 칩(500a)의 실리콘 관통 비아(520)와 최상위 제1 반도체 칩(200d)의 상부면 상의 칩 패드(도시되지 않음) 사이에는 솔더 범프(532)가 개재될 수 있다.
도 21에 도시된 바와 같이, 최하위 제3 반도체 칩(500a)의 실리콘 관통 비아(520)와 복수 개의 더미 범프들(421) 중 일부의 제1 더미 범프들(421) 사이에 솔더 범프들(532)이 개재될 수 있다. 솔더 범프(532) 및 복수 개의 더미 범프들(421) 중 제1 더미 범프들(421)은 최하위 제3 반도체 칩(500a)과 제2 반도체 칩(300)을 서로 전기적으로 연결할 수 있다.
복수 개의 더미 범프들(421) 중 나머지 제2 더미 범프들(421)은 최하위 제3 반도체 칩(500a)의 하부면과 접촉 지지할 수 있다.
최하위 제3 반도체 칩(500a)은 솔더 범프들(532)에 의해 패키지 기판(100)에 전기적으로 연결될 수 있다. 최하위 제3 반도체 칩(500a)은 솔더 범프(532) 및 제1 더미 범프들(421)에 의해 제2 반도체 칩(300) 또는 패키지 기판(100)과 연결될 수 있다. 제3 반도체 칩들(500a, 500b, 500c, 500d)는 실리콘 관통 비아들(520)에 의해 패키지 기판(100)에 전기적으로 연결될 수 있다.
이하에서는, 도 20의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 22 및 도 23은 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 21을 참조하면, 도 18을 참조로 설명한 공정들을 수행하여 제2 반도체 칩(300) 상에 적어도 하나의 지지 구조물(401)을 배치시킬 수 있다.
도 22를 참조하면, 복수 개의 제3 반도체 칩들(500)을 제1 반도체 칩(200) 및 지지 구조물(401) 상에 적층할 수 있다.
예시적인 실시예들에 있어서, 복수 개의 제3 반도체 칩들(500)은 플립 칩 방식에 의해 제1 반도체 칩(200) 및 지지 구조물(401) 상에 실장될 수 있다. 제3 반도체 칩들(500)은 솔더 범프들(532)을 매개로 하여 제1 반도체 칩(200) 및 지지 구조물(401) 상에 적층될 수 있다.
구체적으로, 최하위 제3 반도체 칩(500a)의 실리콘 관통 비아들(520) 상에 범프들을 형성하고, 최상위 제1 반도체 칩(200d)과 최하위 제3 반도체 칩(500a) 사이에 그리고 지지 구조물(401)과 최하위 제3 반도체 칩(500a) 사이에 상기 범프들이 개재되도록 제3 반도체 칩(500)을 제1 반도체 칩(200) 및 지지 구조물(401) 상에 배치시킬 수 있다.
이어서, 솔더 리플로우 공정을 수행하여 최하위 제3 반도체 칩(500a)의 실리콘 관통 비아(520)와 최상위 제1 반도체 칩(200d)의 상부면 상의 칩 패드 사이에 솔더 범프(523)를 형성하고, 최하위 제3 반도체 칩(500a)과 복수 개의 더미 범프들(421) 중 일부의 제1 더미 범프들(421) 사이에 솔더 범프들(532)을 형성할 수 있다. 따라서, 최하위 제3 반도체 칩(500a)은 솔더 범프들(532)에 의해 패키지 기판(100)에 전기적으로 연결될 수 있다.
이후, 나머지 제3 반도체 칩들(500b, 500c, 500d)을 솔더 범프들(532)을 매개로 하여 순차적으로 적층할 수 있다. 실리콘 관통 비아들(520)은 솔더 범프(532)에 의해 서로 연결될 수 있다. 제3 반도체 칩들(500b, 500c, 500d)을 실리콘 관통 비아들(520)에 의해 패키지 기판(100)에 전기적으로 연결할 수 있다.
이어서, 반도체 기판(20) 상에 제1 반도체 칩들(200), 제2 반도체 칩(300), 지지 구조물(401) 및 제3 반도체 칩들(500)을 커버하는 몰딩 부재(600)을 형성할 수 있다. 이어서, 반도체 기판(20)의 하부면(104) 상의 외부 접속 패드들(120) 상에 외부 접속 부재들(700)을 형성한 후, 소잉 공정에 의해 반도체 기판(10)을 절단하여 개별적인 반도체 패키지를 제공할 수 있다.
도 24는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 상기 반도체 패키지는 지지 구조물의 위치를 제외하고는 도 1 내지 도 4를 참조로 설명한 반도체 패키지와 실질적으로 동일하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 24를 참조하면, 반도체 패키지(14)는 패키지 기판(100), 복수 개의 제1 반도체 칩들(200), 제2 반도체 칩(300), 제3 반도체 칩(350), 지지 구조물(400), 복수 개의 제4 반도체 칩들(500) 및 밀봉 부재(600)를 포함할 수 있다.
예시적인 실시예들에 있어서, 복수 개의 제1 반도체 칩들(200)은 패키지 기판(100)의 상부면(102) 상에 적층될 수 있다. 제1 반도체 칩들(200a, 200b, 200c)은 접착 부재들을 이용하여 패키지 기판(100) 상에 부착될 수 있다. 제1 반도체 칩(200)는 제1 도전성 연결 부재들(230)에 의해 패키지 기판(110)에 전기적으로 연결될 수 있다. 구체적으로, 제1 도전성 연결 부재(230)는 제1 반도체 칩(200)의 칩 패드를 패키지 기판(100)의 기판 패드(110)에 전기적으로 연결할 수 있다.
예시적인 실시예들에 있어서, 제2 반도체 칩(300) 및 제3 반도체 칩(400)은 제1 반도체 칩들(200) 중 최상층 제1 반도체 칩(200c) 상에 서로 이격되어 적층될 수 있다. 제2 반도체 칩(300)은 제3 반도체 칩(400)보다 큰 높이를 가질 수 있다. 따라서, 제2 반도체 칩(300)의 상부면은 제3 반도체 칩(350)의 상부면보다 일정 높이(H)만큼 더 높게 위치할 수 있다.
지지 구조물(400)은 상대적으로 낮은 높이를 갖는 제3 반도체 칩(350) 상에 배치될 수 있다. 지지 구조물(400)은 제3 반도체 칩(350)과 제4 반도체 칩들(500)의 최하층 제4 반도체 칩(500a) 사이에 배치되어 제3 반도체 칩들(500)을 지지할 수 있다. 제2 반도체 칩(300)의 제1 높이는 지지 구조물(400)의 높이(H)와 제3 반도체 칩(350)의 제2 높이의 합과 같을 수 있다.
복수 개의 제3 반도체 칩들(500)은 제2 반도체 칩(300) 및 지지 구조물(400) 상에 적층될 수 있다. 제3 반도체 칩들(500)은 최상층 반도체 칩(200c) 상에서 지지 구조물(400)에 의해 지지되어 탑재될 수 있다. 제3 반도체 칩들(500a, 500b, 500c)은 접착 부재들을 이용하여 지지 구조물(400) 상에 부착될 수 있다.
밀봉 부재(600)는 패키지 기판(110) 상에 형성되어 제1 반도체 칩들(200), 제2 반도체 칩(300), 제3 반도체 칩(350), 지지 구조물(400) 및 제3 반도체 칩들(500)을 외부로부터 보호할 수 있다.
전술한 반도체 패키지는 로직 소자나 메모리 소자와 같은 반도체 소자를 포함할 수 있다. 상기 반도체 패키지는, 예를 들어 중앙처리장치(CPU, MPU), 애플리케이션 프로세서(AP) 등과 같은 로직 소자, 예를 들어 에스램(SRAM) 장치, 디램(DRAM) 장치 등과 같은 휘발성 메모리 장치, 및 예를 들어 플래시 메모리 장치, 피램(PRAM) 장치, 엠램(MRAM) 장치, 알램(RRAM) 장치 등과 같은 불휘발성 메모리 장치를 포함할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 11, 12, 13, 14: 반도체 패키지 20: 반도체 기판
30: 반도체 칩 100: 패키지 기판
110: 기판 패드 120: 외부 접속 패드
130, 140: 절연막 200, 300, 350, 500: 반도체 칩
202, 302, 502: 칩 패드 230, 330, 530: 도전성 연결 부재
240, 340, 540: 접착 부재 400, 401: 지지 구조물
410, 410a, 410b: 더미 패드 420: 더미 와이어
421: 더미 범프 600: 밀봉 부재
700: 외부 접속 부재

Claims (10)

  1. 패키지 기판;
    상기 패키지 기판 상에 배치되고, 상기 패키지 기판으로부터 제1 높이를 갖는 적어도 하나의 제1 반도체 칩;
    상기 패키지 기판 상에 상기 제1 반도체 칩들과 이격 배치되며, 상기 패키지 기판으로부터 상기 제1 높이보다 작은 제2 높이를 갖는 적어도 하나의 제2 반도체 칩;
    상기 제1 및 제2 반도체 칩들을 커버하도록 상기 제1 및 제2 반도체 칩들 상에 적층되는 적어도 하나의 제3 반도체 칩; 및
    상기 제2 반도체 칩과 상기 제3 반도체 칩 사이에 배치되어 상기 제3 반도체 칩을 지지하는 적어도 하나의 지지 구조물을 포함하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 지지 구조물은
    상기 제2 반도체 칩 상에 배치되는 적어도 하나의 더미 패드; 및
    양단부가 상기 더미 패드에 각각 접합되며, 상기 제3 반도체 칩의 하부와 접촉하는 적어도 하나의 더미 와이어를 포함하는 반도체 패키지.
  3. 제 2 항에 있어서, 상기 제2 반도체 칩은 최상부에 재배선층을 포함하고, 상기 재배선층은 상기 더미 패드들을 포함하는 반도체 패키지.
  4. 제 3 항에 있어서, 상기 재배선층은 본딩 와이어에 의해 연결되는 복수 개의 본딩 패드들을 더 포함하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 지지 구조물은
    상기 제2 반도체 칩 상에 배치되는 적어도 하나의 더미 패드; 및
    상기 더미 패드 상에 순차적으로 적층된 복수 개의 더미 범프들을 포함하는 반도체 패키지.
  6. 제 5 항에 있어서, 상기 제2 반도체 칩은 최상부에 재배선층을 포함하고, 상기 재배선층은 상기 더미 패드를 포함하는 반도체 패키지.
  7. 제 1 항에 있어서, 상기 제1 및 제2 반도체 칩들을 상기 기판에 전기적으로 연결시키는 본딩 와이어들을 더 포함하는 반도체 패키지.
  8. 제 1 항에 있어서, 상기 제1 높이는 상기 지지 구조물의 높이와 상기 제2 높이의 합과 같은 반도체 패키지.
  9. 제 1 항에 있어서, 상기 제1 반도체 칩의 칩 두께는 상기 제2 반도체 칩의 칩 두께보다 더 작은 반도체 패키지.
  10. 제 1 항에 있어서, 상기 제1 반도체 칩은 메모리 칩을 포함하고, 상기 제2 반도체 칩은 로직 칩을 포함하는 반도체 패키지.
KR1020180019747A 2018-02-20 2018-02-20 반도체 패키지 및 반도체 패키지의 제조 방법 Active KR102438456B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180019747A KR102438456B1 (ko) 2018-02-20 2018-02-20 반도체 패키지 및 반도체 패키지의 제조 방법
US16/177,968 US10784244B2 (en) 2018-02-20 2018-11-01 Semiconductor package including multiple semiconductor chips and method of manufacturing the semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180019747A KR102438456B1 (ko) 2018-02-20 2018-02-20 반도체 패키지 및 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190099815A true KR20190099815A (ko) 2019-08-28
KR102438456B1 KR102438456B1 (ko) 2022-08-31

Family

ID=67616992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180019747A Active KR102438456B1 (ko) 2018-02-20 2018-02-20 반도체 패키지 및 반도체 패키지의 제조 방법

Country Status (2)

Country Link
US (1) US10784244B2 (ko)
KR (1) KR102438456B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210129895A (ko) * 2020-04-21 2021-10-29 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20220001292A (ko) * 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지
US20230068835A1 (en) * 2021-08-27 2023-03-02 Champion Microelectronic Corporation Stacked transistor arrangement and process of manufacture thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069605B2 (en) * 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
KR102750896B1 (ko) 2020-02-11 2025-01-08 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
JP2021150311A (ja) * 2020-03-16 2021-09-27 キオクシア株式会社 半導体装置
US11239217B2 (en) * 2020-03-30 2022-02-01 Nanya Technology Corporation Semiconductor package including a first sub-package stacked atop a second sub-package
KR20210158257A (ko) * 2020-06-23 2021-12-30 삼성전자주식회사 패키지 신뢰성을 향상시킬 수 있는 칩 적층 반도체 패키지
TWI738434B (zh) * 2020-07-24 2021-09-01 禾瑞亞科技股份有限公司 多晶片封裝製程方法
KR20220063837A (ko) * 2020-11-10 2022-05-18 삼성전자주식회사 반도체 패키지
KR20220151485A (ko) 2021-05-06 2022-11-15 삼성전자주식회사 반도체 패키지 및 이를 포함하는 패키지 온 패키지 형태의 반도체 패키지
KR20230014233A (ko) * 2021-07-21 2023-01-30 삼성전자주식회사 반도체 패키지
KR20230039416A (ko) 2021-09-14 2023-03-21 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070019798A (ko) * 2005-08-11 2007-02-15 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
KR20080020137A (ko) * 2006-08-30 2008-03-05 주식회사 하이닉스반도체 역피라미드 형상의 적층 반도체 패키지
KR20110041301A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001159A (ko) 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
KR100574223B1 (ko) 2004-10-04 2006-04-27 삼성전자주식회사 멀티칩 패키지 및 그 제조방법
JP5529371B2 (ja) 2007-10-16 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR20090043945A (ko) 2007-10-30 2009-05-07 주식회사 하이닉스반도체 스택 패키지
JP5184132B2 (ja) 2008-02-15 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20100044861A1 (en) 2008-08-20 2010-02-25 Chin-Tien Chiu Semiconductor die support in an offset die stack
KR20100134354A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
KR20110020547A (ko) 2009-08-24 2011-03-03 주식회사 하이닉스반도체 스택 패키지
JP5289484B2 (ja) * 2011-03-04 2013-09-11 株式会社東芝 積層型半導体装置の製造方法
KR101909200B1 (ko) * 2011-09-06 2018-10-17 삼성전자 주식회사 수동소자가 형성된 지지 부재를 포함하는 반도체 패키지
KR101835483B1 (ko) 2011-12-09 2018-03-08 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
JP2013171913A (ja) 2012-02-20 2013-09-02 Elpida Memory Inc 半導体装置
KR20130118175A (ko) 2012-04-19 2013-10-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
KR102591618B1 (ko) * 2016-11-02 2023-10-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20180124256A (ko) * 2017-05-11 2018-11-21 에스케이하이닉스 주식회사 몰드비아를 갖는 적층 반도체 패키지 및 그의 제조방법
KR102358343B1 (ko) * 2017-08-09 2022-02-07 삼성전자주식회사 반도체 패키지
KR102542628B1 (ko) * 2018-02-05 2023-06-14 삼성전자주식회사 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070019798A (ko) * 2005-08-11 2007-02-15 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
KR20080020137A (ko) * 2006-08-30 2008-03-05 주식회사 하이닉스반도체 역피라미드 형상의 적층 반도체 패키지
KR20110041301A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210129895A (ko) * 2020-04-21 2021-10-29 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20220001292A (ko) * 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지
US20230068835A1 (en) * 2021-08-27 2023-03-02 Champion Microelectronic Corporation Stacked transistor arrangement and process of manufacture thereof

Also Published As

Publication number Publication date
KR102438456B1 (ko) 2022-08-31
US20190259742A1 (en) 2019-08-22
US10784244B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
KR102438456B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US10971486B2 (en) Semiconductor package and method of manufacturing the semiconductor package
JP5420505B2 (ja) 半導体装置の製造方法
JP5763121B2 (ja) シリコン貫通ビアのブリッジする相互接続
US9030021B2 (en) Printed circuit board having hexagonally aligned bump pads for substrate of semiconductor package, and semiconductor package including the same
US6836021B2 (en) Semiconductor device
US20130082383A1 (en) Electronic assembly having mixed interface including tsv die
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
US20240234367A1 (en) Semiconductor package
CN101355067A (zh) 多芯片模块的改进的电连接
KR102644598B1 (ko) 반도체 패키지
US20140246781A1 (en) Semiconductor device, method of forming a packaged chip device and chip package
US6294838B1 (en) Multi-chip stacked package
CN112992862A (zh) 中介层和具有中介层的半导体封装件
US20240429205A1 (en) Semiconductor package with increased thermal radiation efficiency
TW202301596A (zh) 半導體封裝
CN107708300B (zh) 电子堆迭结构及其制法
US20240213166A1 (en) Semiconductor package and method for fabricating the same
US11569193B2 (en) Semiconductor package including semiconductor chips
CN116613116A (zh) 半导体封装件
CN115472574A (zh) 电子封装件及其制法
CN220627791U (zh) 电子器件
US20250038080A1 (en) Semiconductor package
US12368136B2 (en) Semiconductor package and a method of manufacturing the semiconductor package
US20250192094A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180220

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201222

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180220

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220225

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220720

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220826

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220829

End annual number: 3

Start annual number: 1

PG1601 Publication of registration