KR20180117959A

KR20180117959A - 연성 회로 기판 및 그 제조 방법

Info

Publication number: KR20180117959A
Application number: KR1020170051192A
Authority: KR
Inventors: 정문기; 서덕재; 김홍만; 시게히사 토마베치
Original assignee: 스템코 주식회사
Priority date: 2017-04-20
Filing date: 2017-04-20
Publication date: 2018-10-30
Anticipated expiration: 2037-04-20
Also published as: KR102017643B1

Abstract

연성 회로 기판 및 그 제조 방법이 제공된다. 상기 연성 회로 기판은, 소자 실장부가 정의된 베이스 필름, 상기 소자 실장부 내로 연장되는 적어도 하나 이상의 도전 배선을 포함하는 배선 패턴, 상기 소자 실장부를 노출시키고, 상기 복수의 도전 배선을 덮는 제1 보호층, 상기 소자 실장부의 경계의 외측을 둘러싸도록 상기 제1 보호층 상에 형성되는 제2 보호층을 포함한다.

Description

연성 회로 기판 및 그 제조 방법{FLEXIBLE PRINTED CIRCUIT BOARDS AND FABRICATING METHOD OF THE SAME}

본 발명은 연성 회로 기판 및 그 제조 방법에 관한 것으로, 더욱 구체적으로는 두 종류의 보호층을 포함하는 연성 회로 기판 및 그 제조 방법에 관한 것이다.

최근 전자 기기의 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용된다.

이러한 연성 회로 기판의 경우, 소자 실장 시 사용하는 솔더 페이스트로부터 비산되는 플럭스(flux)가 비산하여 소자 실장부 주위를 오염시킬 수 있다. 비산된 플럭스는 회로 패턴을 보호하도록 형성된 보호층의 표면 개질의 원인이 되고, 플럭스 세정 후 손상된 보호층의 표면이 외부로 노출되면 제품의 신뢰성을 저하시키는 원인이 된다.

본 발명이 해결하고자 하는 기술적 과제는 두 종류의 보호층을 포함하는 연성 회로 기판을 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는 두 종류의 보호층을 포함하는 연성 회로 기판의 제조 방법을 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판은 소자 실장부가 정의된 베이스 필름, 상기 소자 실장부 내로 연장되는 적어도 하나 이상의 도전 배선을 포함하는 배선 패턴, 상기 소자 실장부를 노출시키고, 상기 복수의 도전 배선을 덮는 제1 보호층, 상기 소자 실장부의 경계의 외측을 둘러싸도록 상기 제1 보호층 상에 형성되는 제2 보호층을 포함한다.

본 발명의 몇몇 실시예에서, 상기 제2 보호층은, 상기 제1 보호층과 서로 다른 물질을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 보호층은, 연성 물질을 포함하고, 상기 제2 보호층은 경성 물질을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 보호층은 솔더 레지스트를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 보호층은 폴리머, 세라믹 중 적어도 어느 하나의 물질을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 보호층은, 상기 소자 실장부와 제1 보호층의 사이에 형성되어 상기 소자 실장부를 둘러쌀 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 보호층은, 상기 제1 보호층의 상면 상으로 연장되어 형성될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 보호층은 상기 제1 보호층의 상면 상에 형성되고, 상기 제1 보호층과 상기 소자 실장부 사이의 경계와, 상기 제2 보호층과 상기 소자 실장부 사이의 경계는 동일할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 보호층은 상기 소자 실장부로부터 그 외측 방향으로 0.01mm 내지 1mm의 폭으로 이격되어 형성될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 보호층은 상기 소자 실장부의 외측 방향으로 0.01 내지 2mm의 폭을 갖도록 형성될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법은 소자 실장부가 정의된 베이스 필름을 제공하고, 상기 베이스 필름 상에 상기 소자 실장부 내로 연장되는 배선 패턴을 형성하고, 상기 배선 패턴을 덮고 상기 소자 실장부를 노출시키는 제1 보호층을 형성하고, 상기 제1 보호층 상에, 상기 소자 실장부의 경계의 외측을 둘러싸도록 제2 보호층을 형성하는 것을 포함한다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 연성 회로 기판의 제조 방법은, 소자 실장부가 정의된 베이스 필름을 제공하고, 상기 베이스 필름 상에 상기 소자 실장부 내로 연장되는 배선 패턴을 형성하고, 상기 소자 실장부의 경계의 외측을 둘러싸도록 제2 보호층을 형성하고, 상기 제2 보호층의 외측 상에 상기 배선 패턴을 덮도록 제1 보호층을 형성하는 것을 포함한다.

본 발명의 몇몇 실시예에서, 상기 제1 보호층 또는 제2 보호층 중 적어도 어느 하나가 제1 보호층과 제2 보호층의 측벽 사이의 경계에 중첩되어 형성될 수 있다.

본 발명의 실시예들에 따른 연성 회로 기판은, 회로 패턴 상에 두 가지 종류의 보호층이 형성되어, 소자 실장부 주위로 비산된 플럭스를 세척하는 공정 도중에 보호층의 손상 및 이로 인하여 발생할 수 있는 불량을 방지할 수 있다.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 상면도이다.
도 2는 도 1의 A-A'를 따라 절단하여 도시한 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 단면도이다.
도 2a은 도 1의 I를 확대하여 도시한 확대도이다.
도 2b는 도 3a의 A-A'를 절단하여 도시한 단면도이다.
도 3 및 도 4는 도 1의 A-A'를 따라 절단하여 도시한 본 발명의 다른 몇몇 실시예에 따른 연성 회로 기판의 단면도이다.
도 5 내지 도 6은 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 7 내지 도 8은 본 발명의 몇몇 실시예에 따른 연성 회로 기판에 소자가 실장된 경우의 효과를 설명하기 위한 도면들이다.
도 9는 본 발명의 몇몇 실시예에 따른 연성 회로 기판이 포함될 수 있는 전자 장치의 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

이하 도 1 내지 도 9를 참조하여, 본 발명의 실시예에 따른 연성 회로 기판을 설명한다.

도 1은 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 상면도이고, 도 2는 도 1의 A-A'를 따라 절단하여 도시한 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 단면도이다.

도 1 및 도 2를 참조하면, 본 발명의 몇몇 실시예에 따른 연성 회로 기판은 베이스 필름(10), 배선 패턴(20), 제1 보호층(30) 및 제2 보호층(40)을 포함할 수 있다.

베이스 필름(10)은 유연성이 있는 재질로 형성될 수 있으며, 연성 회로 기판에 기재로서 포함되어 연성 회로 기판이 벤딩되거나 접히도록 할 수 있다. 베이스 필름(10)은 예를 들어, 폴리이미드 필름일 수 있다. 이와 달리, 베이스 필름(10)은 PET(Polyethylene Terephthalate) 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등의 절연 필름 또는 산화 알루미늄박 등의 금속 호일일 수도 있다. 본 발명의 실시예에 따른 연성 회로 기판에서, 베이스 필름(10)은 폴리이미드 필름인 것으로 설명한다.

베이스 필름(10)은 소자 실장부(100)가 정의될 수 있다. 소자 실장부(100)는 본 발명의 몇몇 실시예에 따른 연성 회로 기판에 실장되는 반도체 소자 및 수동 소자를 포함하는 전자 부품 소자가 배치되는 영역일 수 있다.

즉, 베이스 필름(10) 상에 소자가 실장되는 경우, 소자 실장부(100)는 소자와 수직으로 중첩(overlap)되는 베이스 필름(10) 상의 영역일 수 있다.

여기서, 상기 소자 실장부(100)는 베이스 필름(10) 상에 복수로 형성될 수 있으며, 반도체 소자 실장부와 수동 소자 실장부를 분리하여 형성할 수도 있다.

베이스 필름(10) 상에, 배선 패턴(20)이 형성될 수 있다. 배선 패턴(20)은, 베이스 필름(10) 상에 형성되어 소자 실장부(100) 내로 연장되는 적어도 하나 이상의 도전 배선을 포함할 수 있다.

소자 실장부(100) 내로 연장된 배선 패턴(20)은 소자 실장부(100) 상에 실장되는 소자와 전기적으로 접촉하는 단자로서 기능할 수 있다. 즉, 소자 실장부(100) 내의 배선 패턴(20) 상에 솔더를 형성하고, 상기 솔더와 접촉하도록 소자를 실장하여 연성 회로 기판과 소자를 전기적으로 접속시킬 수 있다.

배선 패턴(20)은 예를 들어 구리와 같은 도전성 물질을 포함할 수 있으나 본 발명은 이에 제한되는 것은 아니다. 구체적으로, 배선 패턴(20)은 금, 알루미늄 등의 전기 전도성을 가진 물질을 포함할 수도 있다.

배선 패턴(20)에 포함된 복수의 도전 배선은 소자 실장부(100)의 폭 방향(도 1의 좌우 방향)으로 서로 이격되어 배치될 수 있다. 또한, 도 1에 도시된 것과는 달리 복수의 도전 배선은 소자 실장부(100)의 길이 방향(도 1의 상하 방향) 이외의 방향으로 연장될 수 있다.

도 1에서 예시적으로 소자 실장부(100)의 일측에 배선 패턴(20)이 각각 6개씩 배치된 것이 도시되었으나 본 발명이 이에 제한되는 것은 아니다. 배선 패턴(20)의 개수는 연성 회로 기판 및 이와 접속되는 소자의 설계에 따라 얼마든지 변경될 수 있는 것은 자명하다.

또한, 도 1에서 예시적으로 소자 실장부(100)의 양측에 배선 패턴(20)이 각각 배치된 것이 도시되었으나 본 발명이 이에 제한되는 것은 아니다. 배선 패턴(20)은 소자 실장부(100)의 일측에만 배치되거나 복수의 배열로 배치될 수도 있다.

도 1 또는 도 2에 구체적으로 도시되지는 않았지만, 배선 패턴(20) 상에 추가적인 도금층이 형성될 수 있다. 상기 도금층은 예를 들어 주석 또는 금을 포함하여, 배선 패턴(20)의 표면을 덮어 배선 패턴(20)을 보호하고, 배선 패턴(20) 상에 접속되는 소자와의 접합성을 향상시킬 수 있다.

제1 보호층(30)은, 배선 패턴(20)의 표면을 덮을 수 있다. 구체적으로, 제1 보호층(30)은 배선 패턴(20)의 상면 및 측면을 덮을 수 있다. 제1 보호층(30)은 베이스 필름(10) 및 배선 패턴(20)의 표면을 덮도록 형성되고, 베이스 필름(10)의 소자 실장부(100) 및 소자 실장부(100) 내로 연장된 배선 패턴(20)을 노출시킬 수 있다.

다만 제1 보호층(30)이 베이스 필름(10)의 표면을 덮는 영역은, 베이스 필름(10)의 소자 실장부(100)로 정의되지 않은 영역과 정확하게 일치하지 않을 수 있다. 구체적으로, 제1 보호층(30)은 베이스 필름(10)의 소자 실장부(100)로부터 그 외측 방향으로 적어도 제1 거리(D1)만큼 이격되어 형성될 수 있다. 따라서 제1 보호층(30)은 소자 실장부(100)와, 소자 실장부(100)의 외주를 둘러싸는 가상의 영역을 함께 노출시킬 수 있다. 제1 거리(D1)는 예를 들어, 0.01mm 내지 1mm일 수 있다.

제1 보호층(30)은 예를 들어, 연성의 비전도체 재질을 포함할 수 있으며, 예를 들어 솔더 레지스트를 포함할 수 있다.

제2 보호층(40)은 제1 보호층(30) 상에 형성될 수 있다. 구체적으로, 제2 보호층(40)은 소자 실장부(100)의 경계의 외측을 둘러싸도록 제1 보호층(30) 상에 형성될 수 있다.

여기서 제2 보호층(40)이 제1 보호층(30) 상에 형성된다는 것은, 제1 보호층(30)의 측면 및/또는 상면 상에 형성되는 것을 의미할 수 있다. 다만 본 발명의 몇몇 실시예에서, 제2 보호층(40)은 소자 실장부(100)의 경계와 오버랩되지 않을 수 있다. 즉, 제2 보호층(40)은 소자 실장부(100)의 경계와 그 외측 방향으로 적어도 제1 거리(D1)만큼 이격되어 형성될 수 있다. 상술한 것과 같이, 제1 거리(D1)는 예를 들어, 0.01mm 내지 2mm일 수 있다.

제2 보호층(40)은 소자 실장부(100)의 외측 방향으로의 제1 폭(W1)으로 형성될 수 있다. 제1 폭(W1)은 예를 들어, 0.01mm 내지 1mm내일 수 있다.

도 2 내지 도 4에는, 제2 보호층(40)이 형상을 달리하여 형성되는 것이 도시되어있다.

먼저 도 2에서, 제2 보호층(40)은 소자 실장부(100)의 양측의 제1 보호층(30)의 측벽 상에 형성될 수 있다. 이 경우, 제2 보호층(40)은 제1 보호층(30)의 측벽과, 소자 실장부(100)의 경계 사이에 개재될 수 있다. 따라서 제2 보호층(40)은 소자 실장부(100)의 경계의 외측을 둘러쌀 수 있다. 도 2에 도시된 연성 회로 기판에서, 제2 보호층(40)은 제1 보호층(30)의 상면을 덮지 않을 수도 있다. 제2 보호층(40)의 측면, 베이스 필름(10) 및 배선 패턴(20)의 상면에 의해 트렌치(110)가 정의되고, 상기 트렌치(110) 내부에 소자가 실장될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 보호층(30)과 제2 보호층(40)의 측벽의 경계부(35)에서 제1 보호층(30)과 제2 보호층(40)이 일부 중첩되어 형성될 수도 있다. 특히, 인쇄 방법을 통해 제1 보호층(30)과 제2 보호층(40)을 형성하는 경우, 보호층(30, 40)의 경계부에서 솔더 레지스트의 잉크가 번지는 현상이 발생할 수 있고, 따라서 제1 보호층(30) 및/또는 제2 보호층(40)이 경계부(35)를 덮도록 형성될 수 있다. 이를 통해 제1 및 제2 보호층(30, 40)이 중첩되도록 하여 원하는 두께로 보호층을 형성할 수도 있다.

도 3 및 도 4는 도 1의 A-A'를 따라 절단하여 도시한 본 발명의 다른 몇몇 실시예에 따른 연성 회로 기판의 단면도이다.

도 3을 참조하면, 제2 보호층(140)은 제1 보호층(30)의 측면을 덮고, 제1 보호층(30)의 상면 상으로 연장되도록 형성될 수 있다. 따라서 제2 보호층(140)은 제1 보호층(30)의 측면 및 상면의 프로파일을 따라서 컨포말하게(conformally) 형성될 수 있다.

제2 보호층(140)은 소자 실장부(100)의 외측 방향으로 제1 폭(W1)을 갖도록 형성될 수 있다. 따라서 제1 보호층(30)과 소자 실장부(100)의 사이에 제2 보호층(140)의 적어도 일부가 개재될 수 있다.

도 4를 참조하면, 제2 보호층(240)은 제1 보호층(30)의 상면 만을 덮을 수 있다. 제2 보호층(240)은 제1 보호층(30)의 상면 상에서 소자 실장부(100)의 외측 방향으로 제1 폭(W1)을 갖도록 형성될 수 있다.

본 발명의 몇몇 실시예에서, 제1 보호층(30)의 측면으로 정의되는 경계와, 제2 보호층(240)의 측면으로 정의되는 경계는 동일할 수 있다.

제2 보호층(240) 및 제1 보호층(30)의 측면, 베이스 필름(10) 및 배선 패턴(20)의 상면에 의해 트렌치(110)가 정의되고, 상기 트렌치(110) 내부에 소자가 실장될 수 있다.

다시 도 2를 참조하면, 제2 보호층(40)은, 예를 들어, 제1 보호층(30)과 서로 다른 물질을 포함할 수 있다. 제2 보호층(40)은 베이스 필름(10) 상에 비산된 플럭스 물질에 내성이 있는 물질을 포함할 수 있으며, 구체적으로 제2 보호층(40)은 폴리머, 세라믹 중 적어도 하나의 물질을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 제2 보호층(40)과 제1 보호층(30)이 서로 동일한 물질을 포함할 수도 있고, 따라서 제2 보호층(40)은 솔더 레지스트를 포함할 수도 있으며, 구체적으로 경성 솔더 레지스트일 수 있다.

도 5 내지 도 6은 본 발명의 몇몇 실시예에 따른 연성 회로 기판의 제조 방법을 설명하기 위한 중간 단계 도면들이다.

먼저 도 5를 참조하면, 소자 실장부(100)가 정의된 베이스 필름(10)을 제공하고, 베이스 필름(10) 소자 실장부(100) 내로 연장되는 배선 패턴(20)을 형성한다. 배선 패턴(20)은 예를 들어, 구리, 금 또는 알루미늄 중 적어도 하나의 도전성 물질을 포함할 수 있다.

배선 패턴(20)을 형성하는 것은, 베이스 필름(10)의 일면에 금속박층을 형성한 수 식각하여 패터닝하는 포토에칭법 또는, 하지층이 형성된 베이스 필름(10) 상에 레지스트 패턴을 형성하고, 레지스트 패턴 사이에 도전 물질을 전해 도금한 후 레지스트 패턴과 하지층을 제거하여 배선 패턴(20)을 형성하는 세미 어디티브(semi additive) 방식, 또는 도전 페이스트를 인쇄하여 배선 패턴(20)을 인쇄하는 방식 등으로 형성될 수 있다.

도 6을 참조하면, 베이스 필름(10) 및 배선 패턴(20)을 덮도록, 제1 보호층(30)을 형성한다. 제1 보호층(30)은 베이스 필름(10)에 정의된 소자 실장부(100)의 경계를 둘러싸도록 형성될 수 있다. 제1 보호층(30)은 소자 실장부(100)의 경계와 소정의 간격으로 이격되어 형성될 수 있다.

제1 보호층(30)을 형성하는 것은, 솔더 레지스트와 같은 액상재를 인쇄법 또는 코팅법에 의하여 형성하거나, 커버 필름을 라미네이트법에 의하여 형성하는 것일 수 있다.

이어서 도 2를 참조하면, 제1 보호층(30)의 측면 상에, 제2 보호층(40)을 형성한다. 제2 보호층(40)은 제1 보호층(30)의 측면과 소자 실장부(100) 사이에 개재되어 형성될 수 있다.

제2 보호층(40)을 형성하는 것 또한 제1 보호층(30)과 마찬가지로 솔더 레지스트와 같은 액상재를 인쇄법 또는 코팅법에 의하여 형성하거나, 커버 필름을 라미네이트법에 의하여 형성하는 것일 수 있다.

또는, 제1 보호층(30) 또는 제2 보호층(40)이 감광성 솔더 레지스트를 포함하는 경우, 감광재를 베이스 필름(10) 및 배선 패턴(20) 상에 도포한 후, 제1 보호층(30) 또는 제2 보호층(40)의 형상대로 노광 및 현상시켜 제1 보호층(30) 또는 제2 보호층(40)을 형성하는 것을 포함할 수 있다.

한편, 제조 방법에 따라 제2 보호층(40)을 먼저 형성한 후, 제1 보호층(30)을 형성할 수 있음은 자명하다. 즉, 소자 실장부(100)의 경계의 외측을 둘러싸도록 제2 보호층(40)을 형성하고, 제2 보호층(40)의 외측에 배선 패턴(20)을 덮도록 제1 보호층(30)을 형성할 수도 있다. 여기서 제2 보호층(40)의 외측은, 제2 보호층(40)과 소자 실장부(100)의 대향면을 내측으로 할 때 내측의 반대측을 의미할 수 있다.

도 5 내지 도 6을 이용하여, 도 2의 연성 회로 기판의 제조 방법을 설명하였으나 본 발명이 이에 제한되는 것은 아니다. 즉, 도 3의 연성 회로 기판의 경우, 제1 거리(D1)로 이격되어 소자 실장부(100)를 둘러싸도록 제1 보호층(30)을 형성하고, 제1 보호층(30)의 측면 및 상면 상에 소자 실장부(100)의 외측 방향으로 제1 폭(W1)을 갖도록 제2 보호층(140)을 형성할 수 있다.

또는, 도 4의 연성 회로 기판의 경우, 제1 거리(D1)로 이격되어 소자 실장부(100)를 둘러싸도록 제1 보호층(30)을 형성하고, 제1 보호층(30)의 상면 만을 덮도록 제2 보호층(240)을 형성할 수 있다.

본 발명의 몇몇 실시예에서, 상기 도 2에서 설명한 제2 보호층(40)과 상기 도 3 또는 도 4에서 설명한 제2 보호층(140, 240)이 일체로 되도록 형성할 수도 있다.

도 7 내지 도 8은 본 발명의 몇몇 실시예에 따른 연성 회로 기판에 소자가 실장된 경우의 효과를 설명하기 위한 도면들이다.

먼저 플럭스와 제1 보호층의 관계에 관하여 설명한다. 제2 보호층(40)이 형성되지 않은 제1 보호층(30)이 소자 실장부(100) 부근까지 형성되어 있다고 가정한다. 소자 실장부(100) 상의 배선 패턴(20) 상에 인쇄 또는 디스펜싱을 통해 솔더(410)를 배치하고, 소자(400)의 단자와 솔더(410)의 배치가 일치하도록 소자(400)를 실장한 후, 소자(400)의 위치 고정을 위해 예를 들어 리플로우(reflow)를 통한 경화 과정이 수행된다.

솔더(410)에 포함된 플럭스(500)가 솔더(410)로부터 비산되어 주변 영역으로 확산되면, 소자 실장부(100) 부근의 상기 제1 보호층(30)에 부착될 수 있다. 플럭스(500)는 제1 보호층(30)과 반응하여 제1 보호층(30) 표면의 개질을 발생시키고, 이후 플럭스(500)를 제거하는 세정 단계에서 세척액으로 플럭스(500)가 제거될 때, 플럭스로(500)로 인하여 표면에 변형이 발생한 제1 보호층(30)이 노출될 수 있다. 이와 같이 제1 보호층(30)의 변형은 제품 신뢰성을 저하시키는 요인이 될 수 있다.

도 7을 참조하면, 본 발명의 몇몇 실시예에 따른 연성 회로 기판에서, 리플로우를 통한 경화 과정이 수행되고, 솔더(410)로부터 비산된 플럭스(500)는 소자 실장부(500)의 경계의 외측을 둘러싸는 제2 보호층(40)의 표면에 부착될 수 있다.

도 8을 참조하면, 플럭스(500)를 제거하기 위해 세척액(C)을 이용하여 공정이 수행되더라도 플럭스가 제2 보호층(40)에만 형성되어 있기 때문에 제1 보호층(30)에 영향을 주지 않고 플럭스가 제거될 수 있다. 세척액(C)은, 알코올계 용액 또는 에틸계 용액을 포함할 수 있다.

본 발명의 몇몇 실시예에 따른 연성 회로 기판에서, 제2 보호층(40)이 제1 보호층(30) 상에 형성될 수 있다. 즉, 제2 보호층(40)은 플럭스(500)로부터 제1 보호층(30)의 표면을 보호할 수 있다. 본 발명의 몇몇 실시예에 따른 연성 회로 기판에서, 제2 보호층(40)은 소자 실장부(100)의 경계의 외측을 둘러싸도록 제1 보호층 상에 형성되어, 소자 실장부(100) 주위의 제1 보호층(30)을 플럭스(500)로부터 보호할 수 있다.

또한, 소자 실장부(100)와 제1 보호층(30), 또는 소자 실장부(100)와 제2 보호층(40)은 제1 거리(D1)만큼 이격되어 형성될 수 있다. 상기 제1 거리(D1)의 틈으로 세척액(C)이 유입되고, 소자(400)와 베이스 필름(10) 사이의 플럭스(500)를 효과적으로 제거할 수 있다.

도 9는 본 발명의 몇몇 실시예에 따른 연성 회로 기판이 포함될 수 있는 전자 장치의 도면이다.

도 9를 참조하면, 본 발명의 일 실시예에 따른 전자 장치는 연성 회로 기판(1000), 제1 외부 장치(1100), 제2 외부 장치(1200) 및 소자(400)를 포함할 수 있다.

연성 회로 기판(1000)은, 앞서 도 1 내지 도 8을 이용하여 설명한 본 발명의 몇몇 실시예에 따른 연성 회로 기판일 수 있다. 연성 회로 기판(1000) 상에 소자(400)가 실장될 수 있다.

연성 회로 기판(1000)은 비벤딩 영역(NB1, NB2)과, 비벤딩 영역(NB1, NB2) 사이에 배치되는 벤딩 영역(B)을 포함할 수 잇다. 도 9에 도시된 것과 같이, 벤딩 영역(B)은 연성 회로 기판(1000)이 전자 장치에 포함될 때 구부러져 장착되는 부분일 수 있다.

도 1 내지 도 4를 이용하여 설명한 본 발명의 몇몇 실시예에 따른 연성 회로 기판 또한 벤딩 영역(B)을 포함할 수 있다. 본 발명의 몇몇 실시예에서, 제1 보호층(30)은 벤딩 영역(B) 상에 형성될 수 있다. 이와는 반대로, 제2 보호층(40)은 벤딩 영역(B) 상에는 형성되지 않을 수 있다. 또한, 소자 실장부(100) 또한 벤딩 영역(B) 상에는 정의되지 않을 수 있다.

즉, 벤딩성이 필요한 부분에 형성되는 제1 보호층(30)은 연성 재질로 형성될 수 있고, 벤딩성이 필요하지 않은 부분에 형성되는 제2 보호층(40)은 경성 재질로 형성될 수 있다.

제1 외부 장치(1100)와 제2 외부 장치(1200)는, 연성 회로 기판(1000)에 의하여 전기적으로 연결될 수 있다. 제1 외부 장치(1100)는 예를 들어, 화상을 표시하는 디스플레이 패널일 수 있고, 제2 외부 장치(1200)는 이러한 디스플레이 패널로 출력 신호를 제공하는 전자 기기일 수 있으나 본 발명이 이에 제한되는 것은 아니다.

본 실시예에서는 제1 외부 장치(1100)와 제2 외부 장치(1200)가 연성 회로 기판(1000)의 동일한 면에 연결된 것으로 설명하였으나, 제1 외부 장치(1100)와 제2 외부 장치(1200)는 연성 회로 기판(1000)의 서로 다른 면과 연결될 수도 있다.

제1 외부 장치(200)가 디스플레이 패널인 경우, 소자(400)는 예를 들어, 디스플레이 패널을 구동하는 DDIC(Display Driver IC)일 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

10: 베이스 필름 20: 배선 패턴
30: 제1 보호층 40, 140, 240: 제2 제2 보호층
100: 소자 실장부 400: 소자
500: 플럭스 1000: 연성 회로 기판
1100: 1200: 외부 장치

Claims

소자 실장부가 정의된 베이스 필름;
상기 소자 실장부 내로 연장되는 적어도 하나 이상의 도전 배선을 포함하는 배선 패턴;
상기 소자 실장부를 노출시키고, 상기 배선 패턴을 덮는 제1 보호층;
상기 소자 실장부의 경계의 외측을 둘러싸도록 상기 제1 보호층 상에 형성되는 제2 보호층을 포함하는 연성 회로 기판.
제 1항에 있어서,
상기 제2 보호층은, 상기 제1 보호층과 서로 다른 물질을 포함하는 연성 회로 기판.
제 2항에 있어서,
상기 제1 보호층은, 연성 물질을 포함하고, 상기 제2 보호층은 경성 물질을 포함하는 연성 회로 기판.
제3 항에 있어서,
상기 제1 보호층은 솔더 레지스트를 포함하는 연성 회로 기판.
제 4항에 있어서,
상기 제2 보호층은 폴리머, 세라믹 중 적어도 어느 하나의 물질을 포함하는 연성 회로 기판.
제 1항에 있어서,
상기 제2 보호층은, 상기 소자 실장부와 제1 보호층의 사이에 형성되어 상기 소자 실장부를 둘러싸는 연성 회로 기판.
제 6항에 있어서,
상기 제2 보호층은, 상기 제1 보호층의 상면 상으로 연장되어 형성되는 연성 회로 기판.
제 1항에 있어서,
상기 제2 보호층은 상기 제1 보호층의 상면 상에 형성되고,
상기 제1 보호층과 상기 소자 실장부 사이의 경계와, 상기 제2 보호층과 상기 소자 실장부 사이의 경계는 동일한 연성 회로 기판.
제 1항에 있어서,
상기 제1 보호층은 상기 소자 실장부로부터 그 외측 방향으로 0.01mm 내지 1mm의 폭으로 이격되어 형성되는 연성 회로 기판.
제 9항에 있어서,
상기 제2 보호층은 상기 소자 실장부의 외측 방향으로 0.01 내지 2mm의 폭을 갖도록 형성되는 연성 회로 기판.
소자 실장부가 정의된 베이스 필름을 제공하고,
상기 베이스 필름 상에 상기 소자 실장부 내로 연장되는 배선 패턴을 형성하고,
상기 배선 패턴을 덮고 상기 소자 실장부를 노출시키는 제1 보호층을 형성하고,
상기 제1 보호층 상에, 상기 소자 실장부의 경계의 외측을 둘러싸도록 제2 보호층을 형성하는 것을 포함하는 연성 회로 기판의 제조 방법.
제 11항에 있어서,
상기 제2 보호층은, 상기 소자 실장부와 제1 보호층의 사이에 형성되어 상기 소자 실장부를 둘러싸는 연성 회로 기판의 제조 방법.
소자 실장부가 정의된 베이스 필름을 제공하고,
상기 베이스 필름 상에 상기 소자 실장부 내로 연장되는 배선 패턴을 형성하고,
상기 소자 실장부의 경계의 외측을 둘러싸도록 제2 보호층을 형성하고,
상기 제2 보호층의 외측 상에 상기 배선 패턴을 덮도록 제1 보호층을 형성하는 것을 포함하는 연성 회로 기판의 제조 방법.
제 11항 내지 13항 중 어느 한 항에 있어서,
상기 제1 보호층 또는 제2 보호층 중 적어도 어느 하나가 제1 보호층과 제2 보호층의 측벽 사이의 경계에 중첩되어 형성되는 연성 회로 기판의 제조 방법.