[go: up one dir, main page]

KR101040737B1 - 연성 회로 기판, 패키지, 및 평판 표시 장치 - Google Patents

연성 회로 기판, 패키지, 및 평판 표시 장치 Download PDF

Info

Publication number
KR101040737B1
KR101040737B1 KR1020100021344A KR20100021344A KR101040737B1 KR 101040737 B1 KR101040737 B1 KR 101040737B1 KR 1020100021344 A KR1020100021344 A KR 1020100021344A KR 20100021344 A KR20100021344 A KR 20100021344A KR 101040737 B1 KR101040737 B1 KR 101040737B1
Authority
KR
South Korea
Prior art keywords
inner lead
circuit board
base film
disposed
region
Prior art date
Application number
KR1020100021344A
Other languages
English (en)
Inventor
김종수
김용재
Original Assignee
스템코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스템코 주식회사 filed Critical 스템코 주식회사
Priority to KR1020100021344A priority Critical patent/KR101040737B1/ko
Application granted granted Critical
Publication of KR101040737B1 publication Critical patent/KR101040737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

연성 회로 기판, 패키지, 및 평판 표시 장치가 제공된다. 본 발명의 일 실시예에 따른 연성 회로 기판은, 일면 및 이와 반대편의 타면을 포함하는 베이스 필름; 상기 베이스 필름의 상기 일면 상에 정의되고, 전자부품이 실장되는 이너리드 영역; 상기 베이스 필름의 상기 타면 상에 정의되고, 외부 회로와 연결되는 제1 및 제2 아우터리드 영역; 및 상기 이너리드 영역을 중심으로 서로 이격되어 배치되는 제1 및 제2 배선 패턴을 포함하고, 상기 제1 배선 패턴은, 상기 베이스 필름에 형성된 제1 관통홀을 통하여 상기 이너리드 영역에서 상기 제1 아우터리드 영역으로 연장되고, 상기 제2 배선 패턴은, 상기 베이스 필름에 형성된 제2 관통홀을 통하여 상기 이너리드 영역에서 상기 제2 아우터리드 영역으로 연장된다.

Description

연성 회로 기판, 패키지, 및 평판 표시 장치{FLEXIBLE CIRCUIT BOARD, PACKAGE, AND FLAT PANNEL DISPLAY}
본 발명은 연성 회로 기판, 패키지, 및 평판 표시 장치에 관한 것이다.
최근 전자제품 경량화에 적합한 차세대 기판으로서 얇고 유연한 연성 회로 기판이 각광받고 있다. 연성 회로 기판은 다양한 전자제품에 이용되고 있다. 예컨대, 액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 디스플레이 패널(Plasma Display Panel; PDP) 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용되고 있다.
평판 표시 장치는 화상을 표시하는 표시 패널부와 표시 패널부에 전기적 신호를 전달하는 구동용 인쇄회로기판을 구비하며, 구동용 인쇄회로기판과 표시 패널부는 연성 회로 기판에 의해 연결될 수 있다. 이러한 연성 회로 기판은 다수의 배선 패턴을 포함하며, 이 배선 패턴에 접속되어 구동용 인쇄회로기판으로부터 발생하는 다수의 신호를 처리하여 표시 패널부에 전달하는 구동집적회로(driver IC) 칩을 실장한다.
도 1은 종래 기술에 따른 연성 회로 기판을 나타내는 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 선을 따라 절단한 단면도이고, 도 3은 도 2의 연성 회로 기판에 구동집적회로 칩이 실장된 패키지를 나타내는 단면도이고, 도 4는 도 3의 패키지를 포함하는 평판 표시 장치의 일부를 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 종래의 연성 회로 기판(100)은 절연성 물질로 이루어지는 베이스 필름(110)과, 베이스 필름(110)의 일면 상에 형성된 입력 배선 패턴(120) 및 출력 배선 패턴(130)을 포함한다.
베이스 필름(110)의 일면 상에는 도 3의 구동집적회로 칩(140)이 실장되는 영역인 이너리드 영역(A1)과, 외부 회로(미도시됨) 와의 신호 전달을 위하여 외부 회로와 연결되는 영역인 아우터리드 영역(A2, A3)이 정의되어 있다. 여기서, 아우터리드 영역(A2, A3)은 후술하는 구동용 인쇄회로기판과 연결되는 제1 아우터리드 영역(A2)과 후술하는 표시 패널부와 연결되는 제2 아우터리드 영역(A3)으로 구분할 수 있다.
입력 배선 패턴(120)과 출력 배선 패턴(130)은 이러한 베이스 필름(110)의 일면 상에 이너리드 영역(A1)을 중심으로 서로 이격되어 배치된다.
도 1 및 도 3을 참조하면, 상기 연성 회로 기판(100)에 구동집적회로 칩(140)이 실장된 종래의 패키지(300)가 도시되어 있다. 보다 구체적으로는, 구동집적회로 칩(140)에 형성된 범프 등의 접합 부재(142)가 이너리드 영역(A1)에 배치되는 입력 배선 패턴(120)의 단부 및 출력 배선 패턴(130)의 단부에 접합되는 방식으로, 구동집적회로 칩(140)이 연성 회로 기판(100)의 이너리드 영역(A1)에 실장된다.
도 4를 참조하면, 상기 패키지(300)가 평판 표시 장치의 구동용 인쇄회로기판(410)과 표시 패널부(420)에 연결된 모습을 나타내고 있다. 보다 구체적으로는, 제1 아우터리드 영역(A2)에 배치되는 입력 배선 패턴(120)의 단부는 구동용 인쇄회로기판(410)의 소정 부분과 접하고 제2 아우터리드 영역(A3)에 배치되는 출력 배선 패턴(130)의 단부는 표시 패널부(420)의 소정 부분과 접하게 된다. 그에 따라, 패키지(300)는 일단이 구동용 인쇄회로기판(410)을 향하여 휘어지고 타단이 표시 패널부(420)를 향하여 휘어져 ⊂ 형상과 유사한 굴곡 형상을 갖게 된다.
그런데, 상기 도 4의 평판 표시 장치에 있어서, 입력 및 출력 배선 패턴(120, 130)과 구동집적회로 칩(140)이 상기 굴곡 형상에서 안쪽에 위치하고 베이스 필름(110)이 바깥쪽에 위치하기 때문에, 평판 표시 장치의 구동시 구동집적회로 칩(140)에서 발생하는 열이 베이스 필름(110)으로 인하여 외부로 원활히 방출되지 못하여 제품의 신뢰성을 저하시키는 문제가 발생되고 있다.
본 발명이 해결하고자 하는 과제는, 방열 특성을 향상시켜 제품의 신뢰성을 향상시킬 수 있는 구조를 갖는 연성 회로 기판, 이 연성 회로 기판을 포함하는 패키지, 및 이 패키지를 포함하는 평판 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판은, 일면 및 이와 반대편의 타면을 포함하는 베이스 필름; 상기 베이스 필름의 상기 일면 상에 정의되고, 전자부품이 실장되는 이너리드 영역; 상기 베이스 필름의 상기 타면 상에 정의되고, 외부 회로와 연결되는 제1 및 제2 아우터리드 영역; 및 상기 이너리드 영역을 중심으로 서로 이격되어 배치되는 제1 및 제2 배선 패턴을 포함하고, 상기 제1 배선 패턴은, 상기 베이스 필름에 형성된 제1 관통홀을 통하여 상기 이너리드 영역에서 상기 제1 아우터리드 영역으로 연장되고, 상기 제2 배선 패턴은, 상기 베이스 필름에 형성된 제2 관통홀을 통하여 상기 이너리드 영역에서 상기 제2 아우터리드 영역으로 연장된다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 패키지는, 상기 연성 회로 기판; 및 상기 이너리드 영역에 실장된 전자 부품을 포함한다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 평판 표시 장치는, 상기 연성 회로 기판; 상기 이너리드 영역에 실장된 전자 부품; 상기 제1 아우터리드 영역에 배치된 상기 제1 배선 패턴의 단부와 연결되는 인쇄회로기판; 및 상기 제2 아우터리드 영역에 배치된 상기 제2 배선 패턴의 단부와 연결되는 표시 패널부를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 종래 기술에 따른 연성 회로 기판을 나타내는 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ' 선을 따라 절단한 단면도이다.
도 3은 도 2의 연성 회로 기판에 구동집적회로 칩이 실장된 패키지를 나타내는 단면도이다.
도 4는 도 3의 패키지를 포함하는 평판 표시 장치의 일부를 나타내는 단면도이다.
도 5는 본 발명의 제1 실시예에 따른 연성 회로 기판을 나타내는 평면도이다.
도 6은 도 5의 Ⅴ-Ⅴ' 선을 따라 절단한 단면도이다.
도 7은 도 6의 연성 회로 기판에 칩이 실장된 패키지를 나타내는 단면도이다.
도 8은 도 7의 패키지를 포함하는 평판 표시 장치의 일부를 나타내는 단면도이다.
도 9는 본 발명의 제2 실시예에 따른 연성 회로 기판을 나타내는 평면도이다.
도 10은 도 9의 연성 회로 기판에 칩이 실장된 패키지를 나타내는 단면도이다.
도 11은 본 발명의 제3 실시예에 따른 연성 회로 기판을 나타내는 평면도이다.
도 12는 도 11의 연성 회로 기판에 칩이 실장된 패키지를 나타내는 단면도이다.
도 13은 본 발명의 제4 실시예에 따른 연성 회로 기판을 포함하는 패키지를 나타내는 단면도이다.
도 14는 본 발명의 제1 실시예의 변형예에 따른 연성 회로 기판을 나타내는 단면도이다.
도 15는 본 발명의 제3 실시예의 변형예에 따른 연성 회로 기판을 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 5는 본 발명의 제1 실시예에 따른 연성 회로 기판을 나타내는 평면도이고, 도 6은 도 5의 Ⅴ-Ⅴ' 선을 따라 절단한 단면도이고, 도 7은 도 6의 연성 회로 기판에 칩이 실장된 패키지를 나타내는 단면도이고, 도 8은 도 7의 패키지를 포함하는 평판 표시 장치의 일부를 나타내는 단면도이다. 도 5 및 도 6의 연성 회로 기판 및 도 7의 패키지는 각각 테이프 캐리어 패키지(Tape Carrier Package: TCP)용 연성 회로 기판 및 테이프 캐리어 패키지이지만, 이에 한정되는 것은 아니다.
우선, 도 5 및 도 6을 참조하면, 연성 회로 기판(500)은 일면(512) 및 이와 반대편에 위치하는 타면(514)을 갖는 베이스 필름(510)과, 베이스 필름(510)에 형성된 관통홀(h)을 통하여 베이스 필름(510)의 일면(512) 상에서 타면(514) 상으로 연장되는 제1 및 제2 배선 패턴(520, 530)을 포함한다.
베이스 필름(510)은 절연성 물질로 이루어질 수 있다. 예를 들어, 베이스 필름(510)은 폴리이미드(PI; polyimide), 폴리에스테르(PE; polyester), 폴리에틸렌테레프탈레이트(PET: Polyethylene Terephthalate), 및 폴리에틸렌나프탈렌 (PEN; poly ethylene napthalene), 폴리카보네이트(PC; poly carbonate) 등을 포함하는 고분자 그룹에서 선택된 물질로 이루어질 수 있다.
베이스 필름(510)의 일면(512) 상에는 전자부품 예컨대, 도 7의 구동집적회로 칩(540)이 실장되는 영역인 이너리드 영역(A1)이 정의되어 있고, 베이스 필름(510)의 타면(514) 상에는 외부 회로(미도시됨)와의 신호 전달을 위하여 외부 회로와 연결되는 영역인 제1 및 제2 아우터리드 영역(A2, A3)이 정의되어 있다. 여기서, 제1 아우터리드 영역(A2)은 후술하는 평판 표시 장치의 구동용 인쇄회로기판과 연결될 수 있고, 제2 아우터리드 영역(A3)은 후술하는 평판 표시 장치의 표시 패널부와 연결될 수 있다.
제1 배선 패턴(520) 및 제2 배선 패턴(530)은 이러한 베이스 필름(510) 상에 이너리드 영역(A1)을 중심으로 서로 이격되어 배치되되, 관통홀(h)을 통하여 이너리드 영역(A1)에서 제1 및 제2 아우터리드 영역(A2, A3)으로 각각 연장된다. 전술한 바와 같이 이너리드 영역(A1)은 베이스 필름(510)의 일면(512) 상에 정의되어 있고 아우터리드 영역(A2, A3)은 베이스 필름(510)의 타면(514) 상에 정의되어 있고, 그에 따라 제1 및 제2 배선 패턴(520, 530)은 각각 관통홀(h)을 통하여 베이스 필름(510)의 일면(512) 상에서 타면(514) 상으로 연장된다. 도 5는 베이스 필름(510)의 일면(512)이 보이도록 도시된 것으로서, 제1 및 제2 배선 패턴(520, 530) 중 점선으로 도시된 부분은 베이스 필름(510)의 타면(514) 상에 배치되는 부분을 나타낸 것이다.
본 실시예에서는 관통홀(h)이 이너리드 영역(A1)에 배치된 경우를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 관통홀(h)의 형성 위치는 변경될 수도 있다. 이에 대하여는 이하의 도 9 내지 12를 참조하여 보다 상세히 설명하기로 한다. 이러한 관통홀(h)의 배치에 따라, 제1 및 제2 배선 패턴(520, 530)은 이너리드 영역(A1) 내에서 상기 관통홀(h)까지는 베이스 필름(510)의 일면(512) 상에 배치되고, 이너리드 영역(A1) 내의 관통홀(h)에서 아우터리드 영역(A2, A3)까지는 베이스 필름(510)의 타면(514) 상에 배치된다.
제1 및 제2 배선 패턴(520, 530)은 전도성이 큰 물질, 예를 들어 금, 알루미늄, 구리와 같은 금속으로 이루어질 수 있다. 도시하지는 않았지만 제1 및 제2 배선 패턴(520, 530)과 베이스 필름(510) 사이에는 니켈(Ni) 또는 크롬(Cr)을 포함하는 복수의 도전성 금속으로 이루어진 하지층(미도시됨)이 개재될 수 있다.
또한, 제1 배선 패턴(520)은 외부 회로 예컨대, 도 8의 구동용 인쇄회로기판(810)과 실장되는 전자부품 예컨대, 도 7의 구동집적회로 칩(540) 사이에 연결되어, 보다 구체적으로는, 제1 아우터리드 영역(A2)의 제1 배선 패턴(520)의 단부가 인쇄회로기판(810)에 접속되고 이너리드 영역(A1)의 제1 배선 패턴(520)의 단부가 구동집적회로 칩(540)에 접속되어, 인쇄회로기판(810)으로부터 입력되는 신호, 예를 들어 구동/제어 신호를 구동집적회로 칩(540)에 전달하는 입력 배선 패턴일 수 있다. 제2 배선 패턴(530)은 외부 회로 예컨대, 도 8의 표시 패널부(820)와 실장되는 전자부품 예컨대, 구동집적회로 칩(540) 사이에 연결되어, 보다 구체적으로는, 제2 아우터리드 영역(A3)의 제2 배선 패턴(530)의 단부가 표시 패널부에 접속되고 이너리드 영역(A1)의 제2 배선 패턴(530)의 단부가 구동집적회로 칩(540)에 접속되어, 구동집적회로 칩(540)에서 처리된 신호를 표시 패널부(820)로 전달하는 출력 배선 패턴일 수 있다.
한편, 본 실시예에서는 이너리드 영역(A1)에 배치되는 제1 및 제2 배선 패턴(520, 530)의 단부가 도 6과 같은 형상 즉, 관통홀(h)에서 이너리드 영역(A1)의 중심 방향으로 소정 정도 연장된 형상을 가질 수 있으나, 이에 한정되는 것은 아니며, 이너리드 영역(A1)에 배치되는 제1 및 제2 배선 패턴(520, 530)의 단부는 관통홀(h) 상에서 구동집적회로 칩(540)의 단자 또는 범프 등의 접합 부재(542)와 접속되도록 랜드 형태로 형성될 수도 있다(도 14 참조).
이러한 연성 회로 기판(500)은 보호층(560)을 더 포함할 수 있다. 보호층(560)은 외부 충격이나 부식 물질로부터 제1 및 제2 배선 패턴(520, 530)을 보호하는 역할을 한다. 보호층으로 솔더 레지스트(solder resist)를 예로 들 수 있으나, 이에 한정되는 것은 아니다.
이러한 보호층(560)은 제1 및 제2 배선 패턴(520, 530)을 덮도록 형성되되, 외부 회로 또는 실장되는 전자 부품과의 연결을 위하여 이너리드 영역(A1)의 제1 및 제2 배선 패턴(520, 530)의 단부 및 아우터리드 영역(A2, A3)의 제1 및 제2 배선 패턴(520, 530)의 단부는 노출되도록 형성된다. 그에 따라, 보호층(560)은 도 6에 도시된 것과 같이 베이스 필름(510)의 타면(514) 상의 제1 및 제2 배선 패턴(520, 530) 중 아우터리드 영역(A2, A3)에 배치되는 부분을 제외한 부분을 덮도록 형성된다. 특히, 보호층(560)은 관통홀(h)이 노출되지 않도록 베이스 필름(510)의 타면(514) 상에 배치된 제1 및 제2 배선 패턴(520, 530)의 측면을 충분히 덮을 수 있는 정도의 두께로 형성될 수 있다.
이와 같은 도 5 및 도 6의 연성 회로 기판(500)의 이너리드 영역(A1)에 전자부품의 일례로서 구동집적회로 칩(540)이 실장된 패키지(700)가 도 7에 도시되었다.
도 7을 참조하면, 구동집적회로 칩(540)에 형성된 범프 등의 접합 부재(542)는 이너리드 영역(A1)의 제1 및 제2 배선 패턴(520, 530)의 단부에 접합됨으로써, 구동집적회로 칩(540)이 연성회로 기판(500)의 이너리드 영역(A1)에 실장된다.
또한, 구동집적회로 칩(540)과 제1 및 제2 배선 패턴(520, 530)이 접합되는 부분을 밀봉하기 위하여, 구동집적회로 칩(540)과 제1 및 제2 배선 패턴(520, 530) 사이의 공간을 매립하는 봉지제(550)가 더 형성될 수 있다. 이 봉지제(550)는 적어도 이너리드 영역(A1)을 덮도록 배치되며, 몰딩 수지 등으로 이루어질 수 있다.
이와 같은 도 7의 패키지(700)가 평판 표시 장치에 이용되는 경우 즉, 평판 표시 장치의 구동용 인쇄회로기판과 표시패널부에 연결된 모습이 도 8에 도시되었다.
도 7 및 도 8을 참조하면, 제1 아우터리드 영역(A2)에 배치되는 제1 배선 패턴(520)의 단부는 구동용 인쇄회로기판(810)에 전기적으로 연결되고, 제2 아우터리드 영역(A3)에 배치되는 제2 배선 패턴(530)의 단부는 표시 패널부(820)의 기판(미도시됨) 등에 전기적으로 연결된다.
보다 구체적으로는, 패키지(700)는 구동용 인쇄회로기판(810)을 향하여 일부분(D 부분 참조)이 휘면서 일단 즉, 제1 아우터리드 영역(A2)의 제1 배선 패턴(520)의 단부가 구동용 인쇄회로기판(810)의 일면에 부착되고, 또한, 표시 패널부(820)를 향하여 다른 일부분(C 부분 참조)이 휘면서 타단 즉, 제2 아우터리드 영역(A3)의 제2 배선 패턴(530)의 단부가 표시 패널부(820)의 일면에 부착된다. 그에 따라, 패키지(700)는 ⊂ 형상과 유사한 굴곡 형상을 갖게 된다.
여기서, 구동집적회로 칩(540)은 상기 굴곡 형상의 바깥쪽에 위치하는 것을 알 수 있다. 이는 전술한 바와 같이, 이너리드 영역(A1)과 아우터리드 영역(A2, A3)이 베이스 필름(510)의 서로 반대되는 면 즉, 일면(512)과 타면(514) 상에 정의되고, 그에 따라 제1 및 제2 배선 패턴(520, 530)이 이너리드 영역(A1)에서는 베이스 필름(510)의 일면(512) 상에 배치되는 반면 아우터리드 영역(A2, A3)에서는 베이스 필름(510)의 타면(514) 상에 배치되기 때문이다. 결과적으로, 구동집적회로 칩(540)은 이너리드 영역(A1)에 실장되는 것이어서, 아우터리드 영역(A2, A3)에서 제1 및 제2 배선 패턴(520, 530)이 배치되는 면과 반대편에 위치하게 된다.
이와 같이, 구동집적회로 칩(540)이 상기 굴곡 형상의 바깥쪽에 위치하는 경우, 구동집적회로 칩(540)을 바깥쪽에서 감싸는 절연 물질 등이 존재하지 않기 때문에 평판 표시 장치의 구동시 구동집적회로 칩(540)에서 발생하는 열이 쉽게 외부로 방출될 수 있다. 이는 아래의 [표 1]의 실험 결과에서도 잘 나타난다.
[표 1]은 종래의 평판 표시 장치의 구동시 구동집적회로 칩의 온도와 본 발명의 제1 실시예에 따라 형성된 평판 표시 장치의 구동시 구동집적회로 칩의 온도를 15회 반복하여 측정한 결과를 나타내고 있다.
Figure 112010015222197-pat00001
위의 [표 1]을 참조하면, 본 발명의 제1 실시예에 따른 경우 구동 집적회로 칩의 온도는 종래에 비하여 평균적으로 약 17℃ 정도 낮은 것을 알 수 있다. 즉, 방열 효율이 20.5% 정도 증가하였음을 알 수 있다.
이하, 도 9 및 도 10을 참조하여 본 발명의 제2 실시예에 따른 연성 회로 기판 및 이를 포함하는 패키지에 대하여 설명한다. 도 9는 본 발명의 제2 실시예에 따른 연성 회로 기판을 나타내는 평면도이고, 도 10은 도 9의 연성 회로 기판에 칩이 실장된 패키지를 나타내는 단면도로서, 특히, 도 9의 Ⅴ-Ⅴ' 선을 따라 절단한 단면을 기준으로 하여 도시된 것이다. 본 발명의 제2 실시예에 따른 연성 회로 기판 및 패키지는, 관통홀의 형성 위치 및 보호층의 형성 위치를 제외하고는 전술한 본 발명의 제1 실시예에 따른 연성 회로 기판 및 패키지와 실질적으로 동일한 구조를 가지므로, 이하에서는 실질적으로 동일한 부분에 대한 설명은 간략히 하거나 또는 생략하기로 한다.
도 9 및 도 10을 참조하면, 연성 회로 기판(500)은 일면(512) 및 이와 반대편에 위치하는 타면(514)을 갖는 베이스 필름(510)과, 베이스 필름(510)에 형성된 관통홀(h)을 통하여 베이스 필름(510)의 일면(512) 상에서 타면(514) 상으로 연장되는 제1 및 제2 배선 패턴(520, 530)을 포함한다.
여기서, 관통홀(h)은 이너리드 영역(A1) 및 아우터리드 영역(A2, A3) 이외의 영역에 배치된다. 이러한 관통홀(h)의 배치에 따라, 제1 및 제2 배선 패턴(520, 530)은 이너리드 영역(A1)에서 상기 관통홀(h)까지는 베이스 필름(510)의 일면(512) 상에 배치되고, 관통홀(h)에서 아우터리드 영역(A2, A3)까지는 베이스 필름(510)의 타면(514) 상에 배치된다.
보호층(560)은 전술한 바와 같이 제1 및 제2 배선 패턴(520, 530)을 덮도록 형성되되, 이너리드 영역(A1)의 제1 및 제2 배선 패턴(520, 530)의 단부 및 아우터리드 영역(A2, A3)의 제1 및 제2 배선 패턴(520, 530)의 단부는 노출되도록 형성된다. 그에 따라, 보호층(560)은 도 10에 도시된 것과 같이 베이스 필름(510)의 일면(512) 상의 제1 및 제2 배선 패턴(520, 530) 중 이너리드 영역(A1)에 배치되는 부분을 제외한 부분을 덮도록 형성되고, 베이스 필름(510)의 타면(514) 상의 제1 및 제2 배선 패턴(520, 530) 중 아우터리드 영역(A2, A3)에 배치되는 부분을 제외한 부분을 덮도록 형성된다. 특히, 보호층(560)은 관통홀(h)이 노출되지 않도록 베이스 필름(510)의 일면(512) 및 타면(514) 상에 배치된 제1 및 제2 배선 패턴(520, 530)의 측면을 충분히 덮을 수 있는 정도의 두께로 형성될 수 있다.
이와 같은 도 10의 패키지(700)가 평판 표시 장치에 이용되는 경우 즉, 평판 표시 장치의 구동용 인쇄회로기판과 표시패널부에 연결되는 모습은, 관통홀(h)의 위치 변경에 따라 베이스 필름(510)의 일면(512) 상에 배치된 제1 및 제2 배선 패턴(520, 530)의 길이와 베이스 필름(510)의 타면(514) 상에 배치된 제1 및 제2 배선 패턴(520, 530)의 길이가 상대적으로 변경됨을 제외하고는 도 8에 도시된 것과 실질적으로 동일하므로, 별도로 도시하지 않는다.
이하, 도 11 및 도 12를 참조하여 본 발명의 제3 실시예에 따른 연성 회로 기판 및 이를 포함하는 패키지에 대하여 설명한다. 도 11은 본 발명의 제3 실시예에 따른 연성 회로 기판을 나타내는 평면도이고, 도 12는 도 11의 연성 회로 기판에 칩이 실장된 패키지를 나타내는 단면도로서, 특히, 도 11의 Ⅴ-Ⅴ' 선을 따라 절단한 단면을 기준으로 하여 도시된 것이다. 본 발명의 제3 실시예에 따른 연성 회로 기판 및 패키지는, 관통홀의 형성 위치 및 보호층의 형성 위치를 제외하고는 전술한 본 발명의 제1 실시예에 따른 연성 회로 기판 및 패키지와 실질적으로 동일한 구조를 가지므로, 이하에서는 실질적으로 동일한 부분에 대한 설명은 간략히 하거나 또는 생략하기로 한다.
도 11 및 도 12를 참조하면, 연성 회로 기판(500)은 일면(512) 및 이와 반대편에 위치하는 타면(514)을 갖는 베이스 필름(510)과, 베이스 필름(510)에 형성된 관통홀(h)을 통하여 베이스 필름(510)의 일면(512) 상에서 타면(514) 상으로 연장되는 제1 및 제2 배선 패턴(520, 530)을 포함한다.
여기서, 관통홀(h)은 아우터리드 영역(A2, A3)에 배치된다. 이러한 관통홀(h)의 배치에 따라, 제1 및 제2 배선 패턴(520, 530)은 이너리드 영역(A1)에서 아우터리드 영역(A2, A3)의 상기 관통홀(h)까지는 베이스 필름(510)의 일면(512) 상에 배치되고, 아우터리드 영역(A2, A3) 내의 관통홀(h)에서 제1 및 제2 배선 패턴(520, 530) 끝단까지는 베이스 필름(510)의 타면(514) 상에 배치된다.
한편, 본 실시예에서는 아우터리드 영역(A2, A3)에 배치되는 제1 및 제2 배선 패턴(520, 530)의 단부가 도 12와 같은 형상 즉, 관통홀(h)에서 이너리드 영역(A1)을 향하는 방향과 반대의 방향으로 소정 정도 연장된 형상을 가질 수 있으나, 이에 한정되는 것은 아니며, 아우터리드 영역(A2, A3)에 배치되는 제1 및 제2 배선 패턴(520, 530)의 단부는 관통홀(h) 상에서 평편 표시 장치의 구동용 인쇄회로기판이나 표시 패널부에 접속되도록 랜드 형태로 형성될 수도 있다(도 15 참조).
보호층(560)은 전술한 바와 같이 제1 및 제2 배선 패턴(520, 530)을 덮도록 형성되되, 이너리드 영역(A1)의 제1 및 제2 배선 패턴(520, 530)의 단부 및 아우터리드 영역(A2, A3)의 제1 및 제2 배선 패턴(520, 530)의 단부는 노출되도록 형성된다. 그에 따라, 보호층(560)은 도 12에 도시된 것과 같이 베이스 필름(510)의 일면(512) 상의 제1 및 제2 배선 패턴(520, 530) 중 이너리드 영역(A1)에 배치되는 부분을 제외한 부분을 덮도록 형성된다. 특히, 보호층(560)은 관통홀(h)이 노출되지 않도록 베이스 필름(510)의 일면(512) 상에 배치된 제1 및 제2 배선 패턴(520, 530)의 측면을 충분히 덮을 수 있는 정도의 두께로 형성될 수 있다.
이와 같은 도 12의 패키지(700)가 평판 표시 장치에 이용되는 경우 즉, 평판 표시 장치의 구동용 인쇄회로기판과 표시패널부에 연결되는 모습은, 관통홀(h)의 위치 변경에 따라 베이스 필름(510)의 일면(512) 상에 배치된 제1 및 제2 배선 패턴(520, 530)의 길이와 베이스 필름(510)의 타면(514) 상에 배치된 제1 및 제2 배선 패턴(520, 530)의 길이가 상대적으로 변경됨을 제외하고는 도 8에 도시된 것과 실질적으로 동일하므로, 별도로 도시하지 않는다.
이하, 도 13을 참조하여 본 발명의 제4 실시예에 따른 연성 회로 기판 및 이를 포함하는 패키지에 대하여 설명한다. 도 13은 본 발명의 제4 실시예에 따른 연성 회로 기판을 포함하는 패키지를 나타내는 단면도로서, 본 발명의 제 4 실시예에 따른 연성 회로 기판 및 패키지는, 방열 특성 향상에 요구되는 방열 부재를 더 포함한다는 것을 제외하고는, 전술한 본 발명의 제1 내지 제3 실시예에 따른 연성 회로 기판 및 패키지와 실질적으로 동일한 구조를 가지므로, 이하에서는 실질적으로 동일한 부분에 대한 설명은 간략히 하거나 또는 생략하기로 한다.
도 13을 참조하면, 본 발명의 제4 실시예에 따른 연성 회로 기판은 베이스 필름(510)의 타면(514) 중 이너리드 영역(A1)과 중첩되는 영역의 타면(514) 상에 부착되는 방열 부재(570)를 더 포함한다. 또는, 본 발명의 제3 실시예에 따른 패키지는, 구동집적회로 칩(540) 상부에 부착되는 방열 부재(570)를 더 포함한다. 본 실시예에서는, 베이스 필름(510)의 타면(514) 상부 및 구동집적회로 칩(540) 상부에 방열 부재(570)가 부착된 경우를 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 베이스 필름(510)의 타면(514) 상부 및 구동집적회로 칩(540) 상부 중 어느 하나에 방열 부재(570)가 부착될 수도 있다. 이러한 방열 부재(570)는 열의 외부 방출을 돕기 위한 것으로서, 전도성이 큰 물질 예컨대, 알루미늄 등의 금속으로 이루어질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
510: 베이스 필름 520: 제1 배선 패턴
530: 제2 배선 패턴 540: 구동집적회로 칩
550: 봉지제 560: 보호층

Claims (16)

  1. 일면 및 이와 반대편의 타면을 포함하는 베이스 필름;
    상기 베이스 필름의 상기 일면 상에 정의되고, 전자부품이 실장되는 이너리드 영역;
    상기 베이스 필름의 상기 타면 상에 정의되고, 외부 회로와 연결되는 제1 및 제2 아우터리드 영역; 및
    상기 이너리드 영역을 중심으로 서로 이격되어 배치되는 제1 및 제2 배선 패턴을 포함하고,
    상기 제1 배선 패턴은, 상기 베이스 필름에 형성된 제1 관통홀을 통하여 상기 이너리드 영역에서 상기 제1 아우터리드 영역으로 연장되고,
    상기 제2 배선 패턴은, 상기 베이스 필름에 형성된 제2 관통홀을 통하여 상기 이너리드 영역에서 상기 제2 아우터리드 영역으로 연장되는 연성 회로 기판.
  2. 제1 항에 있어서,
    상기 제1 관통홀 및 상기 제2 관통홀은, 상기 이너리드 영역에 배치되는 연성 회로 기판.
  3. 제2 항에 있어서,
    상기 이너리드 영역에 배치되는 상기 제1 배선 패턴의 단부는 상기 제1 관통홀 상에 랜드형으로 형성되거나, 또는, 상기 이너리드 영역에 배치되는 상기 제2 배선 패턴의 단부는 상기 제2 관통홀 상에 랜드형으로 형성되는 연성 회로 기판.
  4. 제1 항에 있어서,
    상기 제1 관통홀은 상기 제1 아우터리드 영역에 배치되고, 상기 제2 관통홀은 상기 제2 아우터리드 영역에 배치되는 연성 회로 기판.
  5. 제4 항에 있어서,
    상기 제1 아우터리드 영역에 배치되는 상기 제1 배선 패턴의 단부는 상기 제1 관통홀 상에 랜드형으로 형성되거나, 또는, 상기 제2 아우터리드 영역에 배치되는 상기 제2 배선 패턴의 단부는 상기 제2 관통홀 상에 랜드형으로 형성되는 연성 회로 기판.
  6. 제1 항에 있어서,
    상기 제1 관통홀은 상기 이너리드 영역과 상기 제1 아우터리드 영역 사이에 배치되고, 상기 제2 관통홀은 상기 이너리드 영역과 상기 제2 아우터리드 영역 사이에 배치되는 연성 회로 기판.
  7. 제1 항에 있어서,
    상기 이너리드 영역에 배치된 상기 제1 및 제2 배선 패턴의 단부와 상기 제1 및 제2 아우터리드 영역에 각각 배치된 상기 제1 및 제2 배선 패턴의 단부를 제외하고, 상기 제1 및 제2 배선 패턴을 덮도록 상기 베이스 필름의 일면 또는 타면 상에 형성되는 보호층을 더 포함하는 연성 회로 기판.
  8. 제1 항에 있어서,
    상기 이너리드 영역과 중첩되는 상기 베이스 필름의 상기 타면 상에 부착되는 제1 방열 부재를 더 포함하는 연성 회로 기판.
  9. 제1 항 내지 제8 항 중 어느 한 항의 연성 회로 기판; 및
    상기 이너리드 영역에 실장된 전자 부품을 포함하는 패키지.
  10. 제9 항에 있어서,
    상기 전자 부품은, 상기 이너리드 영역에 배치된 상기 제1 및 제2 배선 패턴의 단부와 접합하는 접합 부재를 포함하는 패키지.
  11. 제10 항에 있어서,
    상기 전자 부품의 상부에 부착되는 제2 방열 부재를 더 포함하는 패키지.
  12. 제1 항 내지 제8 항 중 어느 한 항의 연성 회로 기판;
    상기 이너리드 영역에 실장된 전자 부품;
    상기 제1 아우터리드 영역에 배치된 상기 제1 배선 패턴의 단부와 연결되는 인쇄회로기판; 및
    상기 제2 아우터리드 영역에 배치된 상기 제2 배선 패턴의 단부와 연결되는 표시 패널부를 포함하는 평판 표시 장치.
  13. 제12 항에 있어서,
    상기 전자 부품은, 구동집적회로 칩이고,
    상기 인쇄회로기판은, 구동용 인쇄회로기판인 평판 표시 장치.
  14. 제12 항에 있어서,
    상기 전자 부품은, 상기 이너리드 영역에 배치된 상기 제1 및 제2 배선 패턴의 단부와 접합하는 접합 부재를 포함하는 평판 표시 장치.
  15. 제12 항에 있어서,
    상기 전자 부품의 상부에 부착되는 제2 방열 부재를 더 포함하는 평판 표시 장치.
  16. 제12 항에 있어서,
    상기 연성 회로 기판은, 일부가 상기 인쇄회로기판 방향으로 휘어지고 다른 일부가 상기 표시패널부 방향으로 휘어지는 굴곡 형상을 갖고,
    상기 굴곡 형상의 안쪽에 상기 제1 및 제2 배선 패턴이 위치하고,
    상기 굴곡 형상의 바깥쪽에 상기 전자 부품이 위치하는 평판 표시 장치.
KR1020100021344A 2010-03-10 2010-03-10 연성 회로 기판, 패키지, 및 평판 표시 장치 KR101040737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100021344A KR101040737B1 (ko) 2010-03-10 2010-03-10 연성 회로 기판, 패키지, 및 평판 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100021344A KR101040737B1 (ko) 2010-03-10 2010-03-10 연성 회로 기판, 패키지, 및 평판 표시 장치

Publications (1)

Publication Number Publication Date
KR101040737B1 true KR101040737B1 (ko) 2011-06-10

Family

ID=44405437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100021344A KR101040737B1 (ko) 2010-03-10 2010-03-10 연성 회로 기판, 패키지, 및 평판 표시 장치

Country Status (1)

Country Link
KR (1) KR101040737B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396433B1 (ko) * 2012-08-13 2014-05-19 스템코 주식회사 연성 회로 기판, 이를 포함한 반도체 패키지 및 디스플레이 장치
KR20140131741A (ko) * 2013-05-06 2014-11-14 삼성전자주식회사 표시 장치
CN111862872A (zh) * 2019-04-30 2020-10-30 三星显示有限公司 显示设备及制造显示设备的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6268769A (ja) 1985-09-20 1987-03-28 Fuji Xerox Co Ltd 曲面型サ−マルヘツドおよびその製造方法
JP2001228805A (ja) 2000-02-21 2001-08-24 Toshiba Corp 平面表示装置、及びこれに用いるプリント配線基板
JP2001244667A (ja) 2000-02-25 2001-09-07 Sony Corp 電子回路装置
KR20080077588A (ko) * 2007-02-20 2008-08-25 스미토모 킨조쿠 고우잔 팩키지 메터리얼즈 가부시키가이샤 칩 온 필름용 배선기판과 그 제조방법, 및 반도체장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6268769A (ja) 1985-09-20 1987-03-28 Fuji Xerox Co Ltd 曲面型サ−マルヘツドおよびその製造方法
JP2001228805A (ja) 2000-02-21 2001-08-24 Toshiba Corp 平面表示装置、及びこれに用いるプリント配線基板
JP2001244667A (ja) 2000-02-25 2001-09-07 Sony Corp 電子回路装置
KR20080077588A (ko) * 2007-02-20 2008-08-25 스미토모 킨조쿠 고우잔 팩키지 메터리얼즈 가부시키가이샤 칩 온 필름용 배선기판과 그 제조방법, 및 반도체장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396433B1 (ko) * 2012-08-13 2014-05-19 스템코 주식회사 연성 회로 기판, 이를 포함한 반도체 패키지 및 디스플레이 장치
KR20140131741A (ko) * 2013-05-06 2014-11-14 삼성전자주식회사 표시 장치
US9313889B2 (en) 2013-05-06 2016-04-12 Samsung Electronics Co., Ltd. Display apparatus
KR102055194B1 (ko) * 2013-05-06 2019-12-12 삼성전자주식회사 표시 장치
CN111862872A (zh) * 2019-04-30 2020-10-30 三星显示有限公司 显示设备及制造显示设备的方法
KR20200127087A (ko) * 2019-04-30 2020-11-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102768061B1 (ko) * 2019-04-30 2025-02-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
JP5179014B2 (ja) デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ
US7589421B2 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
US11497116B2 (en) Flexible circuit board and electronic device comprising same
KR20190020637A (ko) 시인성 및 작업성이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
KR100944274B1 (ko) 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
KR101396433B1 (ko) 연성 회로 기판, 이를 포함한 반도체 패키지 및 디스플레이 장치
KR101112175B1 (ko) 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
KR100658442B1 (ko) 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
KR101040737B1 (ko) 연성 회로 기판, 패키지, 및 평판 표시 장치
JP2012160728A (ja) 改善された放熱効率を有するｃｏｆ型半導体パッケージ
US20090108438A1 (en) Semiconductor device and method of manufacturing the same
CN111052880B (zh) 电路板及其制造方法
TWI398937B (zh) Flip chip substrate
KR101369300B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
US20080116561A1 (en) Chip carrier film having leads with improved strength and semiconductor package utilizing the film
KR102250825B1 (ko) Ｃｏｆ 패키지
US20190287931A1 (en) Chip on film package
KR101751390B1 (ko) 연성 회로 기판 및 그 제조 방법
KR101753685B1 (ko) 연성 회로 기판
US20130032940A1 (en) Chip package structure
KR102694324B1 (ko) Ｃｏｆ 패키지
KR102788200B1 (ko) Cof 패키지
KR20130092808A (ko) 방열성을 향상시킨 칩 온 필름 패키지
TWI394499B (zh) 可撓性電路板
KR102017643B1 (ko) 연성 회로 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100310

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110513

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110603

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110607

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140603

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150529

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160603

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180604

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180604

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190429

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20230522

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20240530

Start annual number: 14

End annual number: 14