[go: up one dir, main page]

KR20180111627A - 전압 레귤레이터 - Google Patents

전압 레귤레이터 Download PDF

Info

Publication number
KR20180111627A
KR20180111627A KR1020180035938A KR20180035938A KR20180111627A KR 20180111627 A KR20180111627 A KR 20180111627A KR 1020180035938 A KR1020180035938 A KR 1020180035938A KR 20180035938 A KR20180035938 A KR 20180035938A KR 20180111627 A KR20180111627 A KR 20180111627A
Authority
KR
South Korea
Prior art keywords
voltage
output
circuit
terminal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180035938A
Other languages
English (en)
Other versions
KR102338806B1 (ko
Inventor
가오루 사카구치
가즈히로 쓰무라
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20180111627A publication Critical patent/KR20180111627A/ko
Application granted granted Critical
Publication of KR102338806B1 publication Critical patent/KR102338806B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

[과제]회로 규모의 증가를 억제하면서, 출력 단자의 전압을 내부 전압으로부터 외부 전압으로 전환하는 것이 가능한 전압 레귤레이터를 제공한다.
[해결 수단]입력 단자에 입력되는 외부 전압으로부터 외부 전압보다 낮은 일정한 내부 전압을 생성하고, 출력 단자에 출력하는 전압 출력 회로와, 온도 상승에 따라 출력 노드의 출력 전압을 저하시키는 감온 회로와, 감온 회로의 출력 노드 및 테스트 단자에 접속된 과열 검출 회로와, 감온 회로의 출력 노드 및 테스트 단자에 접속된 전압 검출 회로를 구비하는 전압 레귤레이터로서, 전압 출력 회로는, 감온 회로의 출력 전압 및 테스트 단자의 전압이 제1의 전압보다 낮을 때, 과열 검출 회로가 출력하는 출력 정지 신호에 의거하여 출력을 정지하고, 테스트 단자의 전압이 감온 회로의 출력 전압 및 제1의 전압보다 높은 제2의 전압보다 높을 때, 전압 검출 회로가 출력하는 테스트 모드 신호에 의거하여 출력 단자에 외부 전압을 출력한다.

Description

전압 레귤레이터{VOLTAGE REGULATOR}
본 발명은 전압 레귤레이터에 관한 것이다.
종래, 외부 단자(입력 단자)에 입력되는 외부 전압으로부터 당해 외부 전압보다 낮은 일정한 내부 전압을 생성하고, 출력 단자에 출력하는 전압 레귤레이터 에 있어서, 출력 단자에 접속되는 외부 회로의 스트레스 테스트를 행하기 위해, 혹은, 전압 레귤레이터의 출력 트랜지스터에 대전압(외부 단자-접지 단자간 전압)을 인가하여, 출력 트랜지스터의 스트레스 테스트를 행하기 위해, 출력 단자의 전압을 내부 전압으로부터 외부 전압으로 전환할 수 있도록 한 것이, 예를 들면, 특허 문헌 1에 개시되어 있다.
일본국 특허공개평4-274504호 공보
그러나, 특허 문헌 1에 나타내어진 전압 레귤레이터에서는, 출력 단자의 전압을 내부 전압으로부터 외부 전압으로 전환할 수 있도록 하기 위해서, 전용의 테스트 단자를 추가할 필요가 있고, 회로 면적의 증가로 이어진다는 과제가 있었다.
따라서, 본 발명은, 회로 규모의 증가를 억제하면서, 출력 단자의 전압을 내부 전압으로부터 외부 전압으로 전환하는 것이 가능한 전압 레귤레이터를 제공하는 것을 목적으로 한다.
본 발명의 전압 레귤레이터는, 입력 단자에 입력되는 외부 전압으로부터 상기 외부 전압보다 낮은 일정한 내부 전압을 생성하고, 출력 단자에 출력하는 전압 출력 회로와, 온도 상승에 따라 출력 노드의 출력 전압을 저하시키는 감온 회로와, 상기 감온 회로의 상기 출력 노드 및 테스트 단자에 접속된 과열 검출 회로와, 상기 감온 회로의 상기 출력 노드 및 상기 테스트 단자에 접속된 전압 검출 회로를 구비하는 전압 레귤레이터로서, 상기 전압 출력 회로는, 상기 감온 회로의 출력 전압 및 상기 테스트 단자의 전압이 제1의 전압보다 낮을 때, 상기 과열 검출 회로가 출력하는 출력 정지 신호에 의거하여 출력을 정지하고, 상기 테스트 단자의 전압이 상기 감온 회로의 출력 전압 및 상기 제1의 전압보다 높은 제2의 전압보다 높을 때, 상기 전압 검출 회로가 출력하는 테스트 모드 신호에 의거하여 상기 출력 단자에 상기 외부 전압을 출력하는 것을 특징으로 한다.
본 발명에 의하면, 전압 레귤레이터에 일반적으로 탑재되어 있는 과열 보호 회로(상기에 있어서의 감온 회로와 과열 검출 회로를 포함하는 회로)와, 이것을 테스트하기 위한 테스트 단자를 구비한 전압 레귤레이터가, 당해 테스트 단자에 접속된 전압 검출 회로를 더 구비하고, 테스트 단자에 입력되는 전압이 과열 보호 회로를 테스트하기 위한 제1의 전압보다 높은 제2의 전압보다 높을 때에 전압 검출 회로가 테스트 모드 신호를 출력하고, 테스트 모드 신호에 의거하여 전압 출력 회로가 출력 단자에 외부 전압을 출력하는 구성으로 함으로써, 전용의 단자를 설치하지 않고, 출력 단자에 외부 전압을 출력하는 것을 가능하게 하고 있다. 이와 같이, 전용의 단자를 추가할 필요가 없기 때문에, 회로 규모의 증가를 억제하면서, 출력 단자의 전압을 내부 전압으로부터 외부 전압으로 전환하는 것이 가능해진다.
도 1은, 본 발명의 실시 형태에 의한 전압 레귤레이터를 설명하기 위한 블럭도이다.
도 2는, 도 1에 나타내는 전압 레귤레이터에 있어서의 감온 회로의 한 구체예를 나타내는 회로도이다.
도 3은, 도 1에 나타내는 전압 레귤레이터에 있어서의 전압 출력 회로 및 전압 검출 회로 각각의 제1의 구체예와, 과열 검출 회로의 한 구체예를 나타내는 회로도이다.
도 4는, 도 1에 나타내는 전압 레귤레이터에 있어서의 전압 검출 회로의 제2의 구체예를 나타내는 회로도이다.
도 5는, 도 1에 나타내는 전압 레귤레이터에 있어서의 전압 출력 회로의 제2의 구체예를 나타내는 회로도이다.
도 6은, 도 1에 나타내는 전압 레귤레이터에 있어서의 전압 출력 회로의 제3의 구체예를 나타내는 회로도이다.
도 7은, 도 1에 나타내는 전압 레귤레이터에 있어서의 전압 출력 회로의 제4의 구체예를 나타내는 회로도이다.
이하, 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다.
도 1은, 본 발명의 실시 형태에 의한 전압 레귤레이터(10)를 설명하기 위한 블럭도이다.
본 실시 형태의 전압 레귤레이터(10)는, 입력 단자(20)와, 출력 단자(21)와, 테스트 단자(22)와, 전압 출력 회로(11)와, 감온 회로(12)와, 과열 검출 회로(13)와, 전압 검출 회로(14)를 구비하고 있다.
전압 출력 회로(11)는, 입력 단자(20)에 입력되는 외부 전압(Vin)으로부터 외부 전압(Vin)보다 낮은 일정한 내부 전압을 생성하고, 출력 단자(21)에 출력한다.
테스트 단자(22)에는, 테스트 신호(TE)가 입력된다.
감온 회로(12)는, 온도 상승에 따라 출력 노드의 출력 전압을 저하시킨다. 또, 감온 회로(12)의 출력 노드는, 테스트 단자(22)에 접속되어 있다.
과열 검출 회로(13)는, 입력 노드가 감온 회로(12)의 출력 노드 및 테스트 단자(22)에 접속되어 있고, 전압 출력 회로(11)에 출력 정지 신호(ST)를 출력한다.
전압 검출 회로(14)는, 입력 노드가 감온 회로(12)의 출력 노드 및 테스트 단자(22)에 접속되어 있고, 전압 출력 회로(11)에 테스트 모드 신호(TM)를 출력한다.
또, 감온 회로(12), 과열 검출 회로(13), 및 전압 출력 회로(11) 내의 출력 정지 회로(도시 생략)에 의해, 과열 보호 회로가 구성되어 있다.
이러한 구성의 전압 레귤레이터(10)의 동작에 대해서, 이하에 설명한다.
우선, 전압 레귤레이터(10)의 과열 보호 회로에 관한 동작에 대해 설명한다.
통상 동작시에 있어서는, 전압 레귤레이터(10)의 온도가 상승하면, 감온 회로(12)의 출력 전압이 그 온도에 따라서 저하되어 간다. 그리고, 감온 회로(12)의 출력 전압이 제1의 전압보다 낮아지면, 과열 검출 회로(13)는, 출력 정지 신호(ST)를 액티브로 한다.
이로 인해, 전압 출력 회로(11) 내의 출력 정지 회로가 출력 단자(21)에의 출력을 정지한다. 이와 같이 하여, 전압 레귤레이터(10)를 과열 상태로부터 보호할 수 있다.
상기 제1의 전압을 결정하기 위해서 과열 보호 회로를 테스트하는 경우, 테스트 단자(22)에 테스트 신호(TE)로서, 상기 제1의 전압 부근의 전압을 입력해 가고, 과열 보호 회로(과열 검출 회로(13))가 동작을 개시하는(출력 단자(21)에의 출력이 정지하는) 전압을 조사한다. 이러한 테스트의 결과에 의해 얻어진 과열 보호 회로의 동작 개시 전압을 재차 제1의 전압으로 하고, 과열 검출 회로(13)로 설정한다.
다음에, 전압 레귤레이터(10)의 출력 단자(21)의 전압을 내부 전압으로부터 입력 단자(20)에 입력되는 외부 전압(Vin)으로 전환하는 테스트 모드의 동작에 대해 설명한다. 이 테스트 모드는, 예를 들면, 출력 단자(21)에 접속되는 외부 회로(도시 생략)의 스트레스 테스트를 행하거나, 전압 레귤레이터(10)의 전압 출력 회로(11) 내의 출력 트랜지스터(도시 생략)에 대전압을 인가하여, 출력 트랜지스터의 스트레스 테스트를 행하는 등을 위한 것이다.
테스트 모드로 하는 경우, 테스트 신호(TE)로서, 감온 회로(12)의 출력 전압 및 과열 검출 회로(13)에 설정된 제1의 전압보다 높은 제2의 전압보다 높은 전압을 테스트 단자(22)에 입력한다.
이로 인해, 전압 검출 회로(14)는, 테스트 모드 신호(TM)를 액티브로 한다. 이것에 의거하여, 전압 출력 회로(11)는, 외부 단자(20)에 입력되어 있는 외부 전압(Vin)을 출력 단자(21)에 출력한다.
이와 같이, 본 실시 형태에 의하면, 통상, 과열 보호 회로의 테스트용으로 사용되는 테스트 단자(22)를, 전압 레귤레이터(10)의 출력 단자(21)의 전압을 내부 전압으로부터 외부 전압(Vin)으로 전환하는 테스트 모드로 하기 위한 신호를 입력하는 단자로서 겸용할 수 있다. 따라서, 단자의 추가, 즉 회로 규모의 증가를 억제하면서, 상기 테스트 모드를 실현할 수 있다.
이상, 본 실시 형태의 구성 및 동작에 대해 설명했지만, 본 실시 형태를 보다 상세하게 설명하기 위해, 이하, 도 1에 나타내는 각 회로의 구체예에 대해 설명한다.
도 2는, 도 1에 나타내는 전압 레귤레이터(10)에 있어서의 감온 회로(12)의 한 구체예인 감온 회로(121)를 나타내는 회로도이다.
감온 회로(121)는, 일단이 외부 전압(Vin)이 입력되는 입력 단자(20)에 접속되고, 타단이 출력 노드, 즉 테스트 단자(22)에 접속된 전류원(121)과, 테스트 단자(22)와 접지 단자의 사이에 순방향 접속된 다이오드 소자(120)를 갖는다. 다이오드 소자(120)는 감온 소자로서 기능한다.
이러한 구성에 의해, 온도가 상승하면, 테스트 단자(22)의 전압이 저하되어 간다.
또한, 본 예에서는, 전류원(121)의 일단에 전원 전압으로서 외부 전압(Vin)을 공급하는 예를 나타냈지만, 이것에 한정하지 않고, 전압 레귤레이터(10)의 내부에서 생성되는 전압을 전원 전압으로 해도 된다.
도 3은, 도 1에 나타내는 전압 레귤레이터(10)에 있어서의 전압 출력 회로(11) 및 전압 검출 회로(14) 각각의 제1의 구체예인 전압 출력 회로(111) 및 전압 검출 회로(141)와, 과열 검출 회로(13)의 한 구체예인 과열 검출 회로(131)를 나타내는 회로도이다. 또한, 도 1에 나타내는 전압 레귤레이터(10)와 동일한 구성 요소에는 동일한 부호를 교부하고, 중복되는 설명은 적절히 생략한다.
전압 출력 회로(111)는, 출력 트랜지스터(110)와, 에러 앰프(111)와, 저항 분압 회로(112)와, 기준 전압원(113)과, PMOS 트랜지스터(114)와, NMOS 트랜지스터(115)를 갖고 있다.
출력 트랜지스터(110)는, 소스가 입력 단자(20)에 접속되고, 드레인이 출력 단자(21)에 접속되어 있다.
저항 분압 회로(112)는, 출력 단자(21)와 접지 단자의 사이에 접속되어 있다.
에러 앰프(111)는, 비반전 입력 단자에 저항 분압 회로(112)에 의해 분압된 분압 전압이 입력되고, 반전 입력 단자에 기준 전압원(113)의 기준 전압이 입력되어 있다.
PMOS 트랜지스터(114)는, 게이트에 출력 정지 신호(ST)가 입력되고, 소스가 입력 단자(20)에 접속되고, 드레인이 출력 트랜지스터(110)의 게이트에 접속되어 있다. 또한, PMOS 트랜지스터(114)는, 도 1의 설명에 있어서 기재한 출력 정지 회로로서 기능한다.
NMOS 트랜지스터(115)는, 게이트에 테스트 모드 신호(TM)가 입력되고, 소스가 접지 단자에 접속되고, 드레인이 출력 트랜지스터(110)의 게이트에 접속되어 있다.
전압 출력 회로(111)는, 이러한 구성에 의해, 출력 단자(21)의 전압에 의거하는 전압과 기준 전압원(113)의 기준 전압이 입력되는 에러 앰프(111)가 출력하는 전압에 의거하여 출력 트랜지스터(110)의 게이트가 제어되고, 이로 인해, 입력 단자(20)에 입력되는 외부 전압(Vin)보다 낮은 일정한 내부 전압을 출력 단자(21)에 출력할 수 있다.
과열 검출 회로(131)는, 컴퍼레이터(130)와 기준 전압원(131)을 갖고 있다.
컴퍼레이터(130)의 비반전 입력 단자는, 감온 회로(12)의 출력 노드 및 테스트 단자(22)에 접속되고, 반전 입력 단자는, 기준 전압원(131)의 전압인 제1의 전압을 받고, 컴퍼레이터(130)의 출력 신호가 출력 정지 신호(ST)가 된다.
전압 검출 회로(141)는, 컴퍼레이터(140)와 기준 전압원(141)을 갖고 있다.
컴퍼레이터(140)의 비반전 입력 단자는, 감온 회로(12)의 출력 노드 및 테스트 단자(22)에 접속되고, 반전 입력 단자는, 기준 전압원(141)의 전압인 제2의 전압을 받고, 컴퍼레이터(140)의 출력 신호가 테스트 모드 신호(TM)가 된다.
그리고, 출력 정지 신호(ST)가 전압 출력 회로(111) 내의 PMOS 트랜지스터(114)의 게이트에 입력되고, 테스트 모드 신호(TM)가 전압 출력 회로(111) 내의 NMOS 트랜지스터(115)의 게이트에 입력된다.
또, 테스트 모드 신호(TM)는, 전압 출력 회로(111) 내의 에러 앰프(111)에도 입력된다.
본 예에 있어서는, 감온 회로(12), 과열 검출 회로(131), 및 전압 출력 회로(111) 내의 PMOS 트랜지스터(114)(출력 정지 회로)에 의해, 과열 보호 회로가 구성되어 있다.
통상 동작시에 과열 보호 회로가 기능하는 경우, 또는 과열 보호 회로의 테스트를 행하는 경우, 감온 회로(12)의 출력 전압이 기준 전압원(131)의 전압인 제1의 전압보다 낮아지는, 또는 테스트 단자(22)에 테스트 신호(TE)로서 제1의 전압보다 낮은 전압을 입력하면, 컴퍼레이터(130)의 출력인 출력 정지 신호(ST)가 로우레벨(액티브 레벨)이 된다. 이로 인해, PMOS 트랜지스터(114)가 온된다.
이때, 컴퍼레이터(140)의 출력인 테스트 모드 신호(TM)도 로우레벨이 되기 때문에, NMOS 트랜지스터(115)는 오프된다.
따라서, 출력 트랜지스터(110)의 게이트가 하이레벨이 되기 때문에, 출력 트랜지스터(110)가 오프된다. 따라서, 전압 출력 회로(111)의 출력이 정지된다.
이와 같이 하여, 통상 동작시에 과열 보호 회로를 기능시키는, 혹은 과열 보호 회로를 테스트 상태로 할 수 있다.
한편, 전압 레귤레이터(10)의 출력 단자(21)의 전압을 내부 전압으로부터 외부 전압(Vin)으로 전환하는 테스트 모드로 하는 경우, 테스트 단자(22)에 기준 전압원(141)의 전압인 제2의 전압보다 높은 전압을 입력한다. 이로 인해, 컴퍼레이터(140)의 출력인 테스트 모드 신호(TM)가 하이레벨(액티브 레벨)이 된다. 이로 인해, NMOS 트랜지스터(115)가 온된다.
또, 에러 앰프(111)에도 하이레벨의 테스트 모드 신호(TM)가 입력되고, 이것에 의거하여, 에러 앰프(111)는 동작을 정지한다.
또, 이때, 컴퍼레이터(130)의 출력인 출력 정지 신호(ST)도 하이레벨이 되기 때문에, PMOS 트랜지스터(114)는 오프된다.
따라서, 출력 트랜지스터(110)의 게이트는, 로우레벨(접지 전압)이 되고, 출력 트랜지스터(110)의 게이트-소스간에, 전압 레귤레이터(10)에 있어서의 가장 큰 전압이 인가되게 된다. 이로 인해, 출력 트랜지스터(110)의 스트레스 테스트를 행할 수 있다.
또, 출력 트랜지스터(110)의 드레인인 출력 단자(21)에는, 출력 전압으로서 입력 단자(20)에 입력되어 있는 외부 전압(Vin)이 출력된다. 이로 인해, 출력 단자(21)에 접속되는 외부 회로(도시 생략)의 스트레스 테스트를 행하는 것도 가능해진다.
다음에, 도 4를 이용하여, 도 1에 나타내는 전압 레귤레이터(10)에 있어서의 전압 검출 회로(14)의 제2의 구체예인 전압 검출 회로(142)에 대해 설명한다.
도 4에 나타내는 바와 같이, 본 예에 있어서의 전압 검출 회로(142)는, 테스트 단자(22)에 게이트와 드레인이 접속된 NMOS 트랜지스터(142)와, NMOS 트랜지스터(142)의 소스와 접지 단자의 사이에 접속된 저항(143)을 갖고 있다. 그리고, NMOS 트랜지스터(142)의 소스의 전압이 테스트 모드 신호(TM)가 된다.
그 외의 점은, 도 3에 나타내는 전압 레귤레이터(10)와 동일하기 때문에, 동일한 구성 요소에는 동일한 부호를 교부하고, 중복되는 설명은 적절히 생략한다.
본 예에서는, 전압 검출 회로(142)가 상기와 같이 구성되어 있음으로써, 제2의 전압이 NMOS 트랜지스터(142)의 역치 전압과 전압 출력 회로(111) 내의 NMOS 트랜지스터(115)의 역치 전압에 의해 정해진다.
도 2에 나타낸 바와 같이, 감온 회로(12)가 다이오드 소자를 이용하여 구성되어 있는 경우, 감온 회로(12)의 출력 전압의 상한은, 대략 0.9V가 된다.
그 때문에, 제2의 전압은, 0.9V 이상으로 되어 있을 필요가 있다. 이 경우, NMOS 트랜지스터(142)로서, P형 게이트를 갖는 이극(異極) 게이트 MOS 트랜지스터를 채용하는 것이 적합이다. 이극 게이트 MOS 트랜지스터의 역치 전압은, 통상의 MOS 트랜지스터의 역치 전압보다 높게 설정하기 쉽기 때문에, 이것을 채용함으로써, 제2의 전압을 확실히 0.9V 이상으로 하는 것이 용이해진다.
다음에, 도 5를 이용하여, 도 1에 나타내는 전압 레귤레이터(10)에 있어서의 전압 출력 회로(11)의 제2의 구체예인 전압 출력 회로(112)에 대해 설명한다.
본 예의 전압 출력 회로(112)는, 입력 단자(20)에 입력되는 외부 전압(Vin)이 특히 고전압인 경우에, 적합에 이용된다. 즉, 도 3 및 4에 나타내는 전압 출력 회로(111)에서는, 외부 전압(Vin)이 고전압인 경우, 출력 트랜지스터(110)의 게이트의 전압이 크게 흔들려, 접지 전압에 가까운 전압까지 내려가 버리는 일이 발생하면, 출력 트랜지스터(110)의 게이트-소스간의 전압이 내압을 초과해 버리고, 출력 트랜지스터(110)가 망가져 버릴 우려가 있다.
이에 대해, 전압 출력 회로(112)에 의하면, 이러한 문제를 회피할 수 있다.
본 예에 있어서의 전압 출력 회로(112)는, 도 5에 나타내는 바와 같이, 도 3 및 4에 나타내는 전압 출력 회로(111)에 대해, 입력 단자(20)와 출력 트랜지스터(110)의 게이트의 사이에 직렬로 접속된 클램프 회로(200) 및 스위치(201)를 더 갖고 있다. 스위치(201)는, 테스트 모드 신호(TM)가 하이레벨(액티브 레벨)이 되면 오프된다.
그 외의 점은, 도 3 및 4에 나타내는 전압 출력 회로(111)와 동일하기 때문에, 동일한 구성 요소에는 동일한 부호를 교부하고, 중복되는 설명은 적절히 생략 한다.
이러한 구성에 의해, 스위치(201)가 온되어 있는 통상 상태에 있어서는, 클램프 회로(200)는, 출력 트랜지스터(110)의 게이트의 전압이 소정의 전압을 밑돌지 않도록 게이트의 전압을 클램프하고 있다. 따라서, 출력 트랜지스터(110)의 게이트-소스간의 전압이 내압을 초과하는 것을 방지할 수 있다.
한편, 전압 레귤레이터(10)를 테스트 모드로 하는 경우는, 테스트 모드 신호(TM)가 하이레벨이 되고, 스위치(201)가 오프되고, 클램프를 정지한다.
이와 같이, 본 예에 의하면, 테스트 모드시에 영향을 주지 않고, 통상 동작시에 출력 트랜지스터(110)의 게이트-소스간에 대전압이 걸리는 것을 방지할 수 있다.
다음에, 도 6을 이용하여, 도 1에 나타내는 전압 레귤레이터(10)에 있어서의 전압 출력 회로(11)의 제3의 구체예인 전압 출력 회로(113)에 대해 설명한다. 본 예의 전압 출력 회로(113)는, 출력 단자(21)의 전압의 오버 슈트를 억제하는 기능을 추가한 것이다.
본 예에 있어서의 전압 출력 회로(113)는, 도 6에 나타내는 바와 같이, 도 3 및 4에 나타내는 전압 출력 회로(111)에 대해, 컴퍼레이터(300), OR 회로(논리 회로)(301), 및 오버 슈트 억제 회로로서 기능하는 PMOS 트랜지스터(302)를 더 갖고 있다.
컴퍼레이터(300)는, 비반전 입력 단자에 기준 전압원(113)의 전압이 입력되과, 반전 입력 단자에 저항 분압 회로(112)에 의해 분압된 분압 전압이 입력되어 있다. 컴퍼레이터(300)의 비반전 입력 단자에는, 오프셋이 설치되어 있다.
OR 회로(301)에는, 컴퍼레이터(300)의 출력과 테스트 모드 신호(TM)가 입력되어 있다.
PMOS 트랜지스터(302)는, 소스가 입력 단자(20)에 접속되고, 드레인이 출력 트랜지스터(110)의 게이트에 접속되고, 게이트가 OR 회로(301)의 출력 노드에 접속되어 있다.
그 외의 점은, 도 3 및 4에 나타내는 전압 출력 회로(111)와 동일하기 때문에, 동일한 구성 요소에는 동일한 부호를 교부하고, 중복되는 설명은 적절히 생략 한다.
이러한 구성에 의해, 출력 단자(21)의 전압에 오버 슈트가 발생하면, 컴퍼레이터(300)의 반전 입력 단자의 전압이 상승하기 때문에, 컴퍼레이터(300)의 출력은 로우레벨이 된다. 이것을 OR 회로(301)가 받으면, OR 회로(301)의 출력은 로우레벨이 된다. 따라서, PMOS 트랜지스터(302)의 게이트가 로우레벨이 되고, PMOS 트랜지스터(302)는 온된다. 이로 인해, 출력 트랜지스터(110)가 오프되기 때문에, 오버 슈트를 억제할 수 있다.
한편, 전압 레귤레이터(10)를 테스트 모드로 하는 경우는, 테스트 모드 신호(TM)가 하이레벨이 되고, 이것을 OR 회로(301)가 받기 때문에, OR 회로(301)의 출력은 하이레벨이 된다. 따라서, PMOS 트랜지스터(302)의 게이트가 하이레벨이 되고, PMOS 트랜지스터(302)는 오프된다. 즉, 오버 슈트 억제 회로가 정지한다.
이와 같이, 본 예에 의하면, 테스트 모드시에 영향을 주지 않고, 오버 슈트 억제 기능을 구비하는 것이 가능해진다.
다음에, 도 7을 이용하여, 도 1에 나타내는 전압 레귤레이터(10)에 있어서의 전압 출력 회로(11)의 제4의 구체예인 전압 출력 회로(114)에 대해 설명한다.
본 예에 있어서의 전압 출력 회로(114)는, 도 7에 나타내는 바와 같이, 도 5에 나타내는 전압 출력 회로(112)의 변형예로 되어 있다.
즉, 전압 출력 회로(114)는, 도 5에 나타내는 전압 출력 회로(112)와 같이, 클램프 회로(200)와 스위치(201)를 구비하고 있고, 스위치(201)가 온되어 있는 통상 상태에 있어서는, 클램프 회로(200)는, 출력 트랜지스터(110)의 게이트가 소정의 전압을 밑돌지 않도록 클램프하고 있다. 따라서, 출력 트랜지스터(110)의 게이트-소스간의 전압이 내압을 초과하는 것을 방지할 수 있다.
한편, 전압 출력 회로(114)는, 도 5에 나타내는 전압 출력 회로(112)에 대해, 저항 분압 회로(112)를 출력 단자(21)로부터 떼어내고, 대신에 출력 단자(21)와는 따로 설치된 전압 조정 단자(400)에 접속함과 더불어, NMOS 트랜지스터(115)를 삭제하고, 추가로 에러 앰프(111)에 테스트 모드 신호(TM)를 입력하지 않는 구성으로 되어 있다.
따라서, 전압 레귤레이터(10)를 테스트 모드로 하는 경우는, 테스트 모드 신호(TM)가 하이레벨이 되고, 스위치(201)가 오프되고, 클램프를 정지한다.
이때, 본 예에서는, 전압 조정 단자(400)에 내부 전압보다 낮은 전압, 예를 들면 접지 전압을 입력한다. 이로 인해, 에러 앰프(111)의 출력은 로우레벨(접지 전압)이 된다. 따라서, 출력 트랜지스터(110)의 게이트가 로우레벨(접지 전압)이 되고, 본 예의 전압 출력 회로(114)를 이용한 전압 레귤레이터(10)에 있어서도, 다른 예의 전압 출력 회로(111~113)를 이용한 전압 레귤레이터(10)와 같이, 외부 단자(20)에 입력되어 있는 외부 전압(Vin)을 출력 단자(21)에 출력할 수 있다.
이상, 본 발명의 실시 형태에 대해 설명했지만, 본 발명은 상기 실시 형태로 한정되지 않고, 본 발명의 취지를 일탈하지 않는 범위에 있어서 여러 가지의 변경이 가능한 것은 말할 필요도 없다.
예를 들면, 전압 출력 회로(11)는, 도 5에 나타내는 출력 트랜지스터의 게이트의 전압을 클램프하기 위한 구성과 도 6에 나타내는 오버 슈트를 억제하기 위한 구성의 양쪽을 구비하도록 구성되어도 된다.
10:전압 레귤레이터 11, 111, 112, 113, 114:전압 출력 회로
12, 121:감온 회로 13:과열 검출 회로
14:전압 검출 회로 20:입력 단자
21:출력 단자 22:테스트 단자
TE:테스트 신호 ST:출력 정지 신호
TM:테스트 모드 신호 111:에러 앰프
112:저항 분압 회로 113, 131, 141:기준 전압원
114:출력 정지 회로(PMOS 트랜지스터)
120:다이오드 소자 121:전류원
130, 140, 300:컴퍼레이터 302:오버 슈트 억제 회로(PMOS 트랜지스터)
400:전압 조정 단자

Claims (11)

  1. 입력 단자에 입력되는 외부 전압으로부터 상기 외부 전압보다 낮은 일정한 내부 전압을 생성하고, 출력 단자에 출력하는 전압 출력 회로와,
    온도 상승에 따라 출력 노드의 출력 전압을 저하시키는 감온 회로와,
    상기 감온 회로의 상기 출력 노드 및 테스트 단자에 접속된 과열 검출 회로와,
    상기 감온 회로의 상기 출력 노드 및 상기 테스트 단자에 접속된 전압 검출 회로를 구비하는 전압 레귤레이터로서,
    상기 전압 출력 회로는,
    상기 감온 회로의 출력 전압 및 상기 테스트 단자의 전압이 제1의 전압보다 낮을 때, 상기 과열 검출 회로가 출력하는 출력 정지 신호에 의거하여 출력을 정지하고,
    상기 테스트 단자의 전압이 상기 감온 회로의 출력 전압 및 상기 제1의 전압보다 높은 제2의 전압보다 높을 때, 상기 전압 검출 회로가 출력하는 테스트 모드 신호에 의거하여 상기 출력 단자에 상기 외부 전압을 출력하는 것을 특징으로 하는 전압 레귤레이터.
  2. 청구항 1에 있어서,
    상기 과열 검출 회로는, 비반전 입력 단자가 상기 감온 회로의 상기 출력 노드 및 상기 테스트 단자에 접속되고, 반전 입력 단자에 상기 제1의 전압이 입력되고, 출력 신호가 상기 출력 정지 신호가 되는 제1의 컴퍼레이터를 갖는 것을 특징으로 하는 전압 레귤레이터.
  3. 청구항 1에 있어서,
    상기 전압 검출 회로는, 비반전 입력 단자가 상기 감온 회로의 상기 출력 노드 및 상기 테스트 단자에 접속되고, 반전 입력 단자에 상기 제2의 전압이 입력되고, 출력 신호가 상기 테스트 모드 신호가 되는 제2의 컴퍼레이터를 갖는 것을 특징으로 하는 전압 레귤레이터.
  4. 청구항 1에 있어서,
    상기 전압 검출 회로는, 상기 테스트 단자에 게이트와 드레인이 접속된 NMOS 트랜지스터와, 상기 NMOS 트랜지스터의 소스와 접지 단자의 사이에 접속된 저항을 구비하고,
    상기 NMOS 트랜지스터의 소스의 전압이 상기 테스트 모드 신호가 되는 것을 특징으로 하는 전압 레귤레이터.
  5. 청구항 4에 있어서,
    상기 NMOS 트랜지스터는, P형 게이트를 갖는 이극(異極) 게이트 MOS 트랜지스터인 것을 특징으로 하는 전압 레귤레이터.
  6. 청구항 1에 있어서,
    상기 전압 출력 회로는,
    상기 출력 단자의 전압에 의거하는 전압과 기준 전압이 입력되는 에러 앰프와,
    소스가 상기 입력 단자에 접속되고, 드레인이 상기 출력 단자에 접속되고, 상기 에러 앰프가 출력하는 전압에 의거하여 게이트가 제어되는 출력 트랜지스터와,
    게이트에 상기 출력 정지 신호가 입력되고, 소스가 상기 입력 단자에 접속되고, 드레인이 상기 출력 트랜지스터의 게이트에 접속된 PMOS 트랜지스터와,
    게이트에 상기 테스트 모드 신호가 입력되고, 소스가 접지 단자에 접속되고, 드레인이 상기 출력 트랜지스터의 게이트에 접속된 NMOS 트랜지스터를 갖는 것을 특징으로 하는 전압 레귤레이터.
  7. 청구항 6에 있어서,
    상기 전압 출력 회로는, 상기 입력 단자와 상기 출력 트랜지스터의 게이트의 사이에 직렬로 접속된 클램프 회로 및 스위치를 더 가지며,
    상기 스위치가 온되어 있을 때, 상기 클램프 회로는, 상기 출력 트랜지스터의 게이트의 전압이 소정의 전압을 밑돌지 않도록 상기 게이트의 전압을 클램프하고,
    상기 스위치는, 상기 테스트 모드 신호를 받으면 오프되는 것을 특징으로 하는 전압 레귤레이터.
  8. 청구항 6에 있어서,
    상기 전압 출력 회로는,
    상기 출력 단자의 전압에 의거하는 전압과 기준 전압이 입력되는 컴퍼레이터와,
    상기 컴퍼레이터의 출력과 상기 테스트 모드 신호가 입력되는 논리 회로와,
    상기 입력 단자와 상기 출력 트랜지스터의 게이트의 사이에 접속되고, 상기 논리 회로의 출력에 의해 제어되는 오버 슈트 억제 회로를 더 가지며,
    상기 논리 회로는, 상기 테스트 모드 신호를 받으면, 상기 오버 슈트 억제 회로를 정지하는 신호를 출력하는 것을 특징으로 하는 전압 레귤레이터.
  9. 청구항 1에 있어서,
    상기 전압 출력 회로는,
    상기 출력 단자와는 따로 설치된 전압 조정 단자의 전압에 의거하는 전압과 기준 전압이 입력되는 에러 앰프와,
    소스가 상기 입력 단자에 접속되고, 드레인이 상기 출력 단자에 접속되고, 상기 에러 앰프가 출력하는 전압에 의거하여 게이트가 제어되는 출력 트랜지스터와,
    게이트에 상기 출력 정지 신호가 입력되고, 소스가 상기 입력 단자에 접속되고, 드레인이 상기 출력 트랜지스터의 게이트에 접속된 PMOS 트랜지스터와,
    상기 입력 단자와 상기 출력 트랜지스터의 게이트의 사이에 직렬로 접속된 클램프 회로 및 스위치를 가지며,
    상기 스위치가 온되어 있을 때, 상기 클램프 회로는, 상기 출력 트랜지스터의 게이트가 소정의 전압을 밑돌지 않도록 클램프하고,
    상기 스위치는, 상기 테스트 모드 신호를 받으면 오프되고,
    상기 전압 검출 회로가 상기 테스트 모드 신호를 출력하고 있을 때, 상기 전압 조정 단자에는 상기 내부 전압보다 낮은 전압이 입력되어 있는 것을 특징으로 하는 전압 레귤레이터.
  10. 청구항 6에 있어서,
    상기 에러 앰프는, 상기 테스트 모드 신호를 받으면, 동작을 정지하는 것을 특징으로 하는 전압 레귤레이터.
  11. 청구항 1에 있어서,
    상기 감온 회로는, 일단에 전원 전압을 받고, 타단이 상기 테스트 단자에 접속된 전류원과, 상기 테스트 단자와 접지 단자의 사이에 순방향 접속된 다이오드 소자를 갖는 것을 특징으로 하는 전압 레귤레이터.
KR1020180035938A 2017-03-30 2018-03-28 전압 레귤레이터 Active KR102338806B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-068172 2017-03-30
JP2017068172A JP6793586B2 (ja) 2017-03-30 2017-03-30 ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
KR20180111627A true KR20180111627A (ko) 2018-10-11
KR102338806B1 KR102338806B1 (ko) 2021-12-13

Family

ID=63670480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180035938A Active KR102338806B1 (ko) 2017-03-30 2018-03-28 전압 레귤레이터

Country Status (5)

Country Link
US (1) US10353415B2 (ko)
JP (1) JP6793586B2 (ko)
KR (1) KR102338806B1 (ko)
CN (1) CN108693906B (ko)
TW (1) TWI760457B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102593912B1 (ko) * 2018-01-09 2023-10-26 삼성전자주식회사 모드 변경이 가능한 전원 회로 및 그것을 포함하는 스마트 카드
JP7391791B2 (ja) * 2020-08-12 2023-12-05 株式会社東芝 定電圧回路
AT526270A1 (de) * 2022-06-22 2024-01-15 Logicdev E U Steckbares lastmodul zur prüfung eines spannungsreglers
CN118409130B (zh) * 2024-07-02 2024-09-13 成都芯翼科技有限公司 一种电压监控器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04274504A (ja) 1991-02-28 1992-09-30 Nec Corp 電源降圧回路
US20050083028A1 (en) * 2003-10-21 2005-04-21 Mcclure David C. Voltage regulator with stress mode
US20080192398A1 (en) * 2007-02-14 2008-08-14 Kohsuke Inoue Semiconductor device and trimming method of the same
KR20100135667A (ko) * 2009-06-17 2010-12-27 세이코 인스트루 가부시키가이샤 과열 보호 회로 및 전원용 집적 회로
JP2011061966A (ja) * 2009-09-09 2011-03-24 Seiko Instruments Inc ボルテージレギュレータ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847591A (en) * 1997-03-31 1998-12-08 Siemens Aktiengesellschaft Voltage detection circuit and internal voltage clamp circuit
JP4163861B2 (ja) * 2001-02-16 2008-10-08 東光株式会社 半導体装置
JP4073708B2 (ja) * 2001-07-25 2008-04-09 株式会社ルネサステクノロジ 半導体集積回路
JP2004227372A (ja) * 2003-01-24 2004-08-12 Sharp Corp シリーズレギュレータおよびそれを用いた安定化電源装置
DE602006021740D1 (de) * 2006-08-04 2011-06-16 Stmicroelectronics Design And Applic S R O Mikroelektronische schaltung ausgestattet mit einer thermischen schutzschaltung und thermische schutzmethode für eine mikroelektronische schaltung
JP2008198821A (ja) * 2007-02-14 2008-08-28 Ricoh Co Ltd 過熱保護回路を備える定電圧回路を内蔵した半導体装置
US8716993B2 (en) * 2011-11-08 2014-05-06 Semiconductor Components Industries, Llc Low dropout voltage regulator including a bias control circuit
JP6250418B2 (ja) * 2013-05-23 2017-12-20 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6371543B2 (ja) * 2014-03-14 2018-08-08 エイブリック株式会社 過熱保護回路及びボルテージレギュレータ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04274504A (ja) 1991-02-28 1992-09-30 Nec Corp 電源降圧回路
US20050083028A1 (en) * 2003-10-21 2005-04-21 Mcclure David C. Voltage regulator with stress mode
US20080192398A1 (en) * 2007-02-14 2008-08-14 Kohsuke Inoue Semiconductor device and trimming method of the same
KR20100135667A (ko) * 2009-06-17 2010-12-27 세이코 인스트루 가부시키가이샤 과열 보호 회로 및 전원용 집적 회로
JP2011061966A (ja) * 2009-09-09 2011-03-24 Seiko Instruments Inc ボルテージレギュレータ

Also Published As

Publication number Publication date
KR102338806B1 (ko) 2021-12-13
US20180284821A1 (en) 2018-10-04
TWI760457B (zh) 2022-04-11
CN108693906B (zh) 2020-11-17
JP2018169912A (ja) 2018-11-01
US10353415B2 (en) 2019-07-16
TW201838299A (zh) 2018-10-16
JP6793586B2 (ja) 2020-12-02
CN108693906A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
KR100815388B1 (ko) 저전압 검출 회로
KR20180111627A (ko) 전압 레귤레이터
US8576529B2 (en) Power stage control circuit
US7646188B2 (en) Voltage regulator for generating constant output voltage
US20160033984A1 (en) Voltage regulator having source voltage protection function
US7969703B2 (en) Overcurrent protection circuit and voltage regulator incorporating same
KR102473993B1 (ko) 전압 레귤레이터
US20090154039A1 (en) Overvoltage protection circuit and electronic device comprising the same
KR20090079816A (ko) 전압 조정기
US9660636B2 (en) Drive device
KR20060096398A (ko) 전압 레귤레이터
KR20150049331A (ko) 과전류 보호 회로 및 모터 구동 장치
US11768510B2 (en) Power supply semiconductor integrated circuit including a short-circuit-fault detection circuit that detects a short circuit of the voltage-output terminal
JP2018169912A5 (ko)
US20160187900A1 (en) Voltage regulator circuit and method for limiting inrush current
KR101659901B1 (ko) 과전류 보호회로를 구비한 전원 레귤레이터
JP4435597B2 (ja) 電源供給装置
US20170344040A1 (en) Electronic Device
US20070086530A1 (en) Circuit arrangement for connecting a first circuit node to a second circuit node and for protecting the first circuit node for overvoltage
JP5686197B2 (ja) 内燃機関用点火装置
JP6439653B2 (ja) 定電圧電源回路
JP2022044133A (ja) 電源用半導体集積回路
US7545612B2 (en) Apparatus for powering electric motors

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180328

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201124

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180328

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211126

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211208

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211209

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241128

Start annual number: 4

End annual number: 4